JP2008008773A - Substrate inspection method and substrate inspecting device - Google Patents
Substrate inspection method and substrate inspecting device Download PDFInfo
- Publication number
- JP2008008773A JP2008008773A JP2006179826A JP2006179826A JP2008008773A JP 2008008773 A JP2008008773 A JP 2008008773A JP 2006179826 A JP2006179826 A JP 2006179826A JP 2006179826 A JP2006179826 A JP 2006179826A JP 2008008773 A JP2008008773 A JP 2008008773A
- Authority
- JP
- Japan
- Prior art keywords
- terminals
- inspection
- contact
- terminal
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007689 inspection Methods 0.000 title claims abstract description 163
- 239000000758 substrate Substances 0.000 title claims abstract description 117
- 238000000034 method Methods 0.000 title claims abstract description 63
- 238000004904 shortening Methods 0.000 abstract description 2
- 238000012360 testing method Methods 0.000 description 48
- 238000005259 measurement Methods 0.000 description 27
- 230000007547 defect Effects 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 239000000523 sample Substances 0.000 description 3
- 239000000969 carrier Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000009429 electrical wiring Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
- G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
- G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
- G01R1/07385—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using switching of signals between probe tips and test bed, i.e. the standard contact matrix which in its turn connects to the tester
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Environmental & Geological Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
Description
本発明は、複数の配線パターンを有する基板の電気的特性を検査する基板検査方法及び基板検査装置に関する。 The present invention relates to a substrate inspection method and a substrate inspection apparatus for inspecting electrical characteristics of a substrate having a plurality of wiring patterns.
なお、本発明は、プリント配線基板に限らず、例えば、フレキシブル基板、多層配線基板、液晶ディスプレイやプラズマディスプレイ用の電極板、及び半導体パッケージ用のパッケージ基板やフィルムキャリアなど種々の基板における電気的配線の検査に適用でき、この明細書では、それら種々の配線基板を総称して「基板」と称する。 The present invention is not limited to a printed wiring board, but includes, for example, electrical wiring on various substrates such as flexible substrates, multilayer wiring substrates, electrode plates for liquid crystal displays and plasma displays, package substrates for semiconductor packages, and film carriers. In this specification, these various wiring boards are collectively referred to as “substrates”.
近年、基板に配置される電気部品が複雑化されるとともに高機能化されるにしたがって、基板自体も多層化され、また複雑化されている。このため、基板に配置されるネット等がより微細に形成されて、より多くのネット等が形成されるようになった。 In recent years, as electrical components arranged on a substrate have become more complex and sophisticated, the substrate itself has become multilayered and complicated. For this reason, nets and the like arranged on the substrate are formed more finely, and more nets and the like are formed.
このネットを構成する配線パターンの導通又は短絡の検査は、配線パターン夫々に対して行う必要があるため、配線パターン等の数が増大することによって、検査回数が増加して検査時間が大幅に増加する問題を有していた。 Since the inspection of the continuity or short circuit of the wiring patterns that make up this net must be performed for each wiring pattern, the number of inspections increases and the inspection time significantly increases as the number of wiring patterns increases. Had a problem to do.
このように検査時間が増加する問題を解決するために、相互に絶縁された状態で並設されている配線パターンについての絶縁を検査する絶縁検査方法に関し、特許文献1に開示されるような技術が提案されている。 In order to solve the problem that the inspection time increases as described above, a technique as disclosed in Patent Document 1 relates to an insulation inspection method for inspecting insulation of wiring patterns arranged side by side in a mutually insulated state. Has been proposed.
しかしながら、この特許文献1に開示される技術は、絶縁検査に関するものであり、配線パターンの導通の検査に適用されるものではない。 However, the technique disclosed in Patent Document 1 relates to an insulation test, and is not applied to a wiring pattern continuity test.
特に、配線パターンの導通検査では、検査精度を向上させるために全ての配線パターン夫々を検査する必要があり、如何に効率良く全ての検査を行うかが大きな問題点となっていた。
本発明は、このような実情に鑑みてなされたもので、基板に設けられる配線パターンの導通検査時における検査回数を低減し、検査時間を短縮することができる基板検査方法及び基板検査装置を提供する。 The present invention has been made in view of such circumstances, and provides a substrate inspection method and a substrate inspection apparatus capable of reducing the number of inspections at the time of continuity inspection of a wiring pattern provided on a substrate and shortening the inspection time. To do.
上記の課題を解決するため、請求項1の発明では、一方表面及び他方表面に形成された複数の端子とそれらの端子間を接続する複数の配線パターンとによって複数のネットが形成された基板の電気的特性を検査する基板検査方法であって、前記複数の配線パターンを、前記一方表面に形成される前記端子間を接続する配線パターン群と、前記他方表面に形成される前記端子間を接続する配線パターン群と、前記一方表面に形成される前記端子と前記他方表面に形成される前記端子とを接続する配線パターン群とに分類し、前記一方表面に形成される前記端子間を接続する配線パターンについて検査する第一の検査処理と、前記他方表面に形成される前記端子間を接続する配線パターンについて検査する第二の検査処理と、前記一方表面に形成される前記端子と前記他方表面に形成される前記端子とを接続する配線パターンについて検査する第三の検査処理とを行う。 In order to solve the above-mentioned problem, in the invention of claim 1, there is provided a substrate on which a plurality of nets are formed by a plurality of terminals formed on one surface and the other surface and a plurality of wiring patterns connecting the terminals. A board inspection method for inspecting electrical characteristics, wherein the plurality of wiring patterns are connected between a group of wiring patterns connecting the terminals formed on the one surface and the terminals formed on the other surface. And the wiring pattern group for connecting the terminal formed on the one surface and the terminal formed on the other surface, and connecting the terminals formed on the one surface. A first inspection process for inspecting a wiring pattern, a second inspection process for inspecting a wiring pattern for connecting the terminals formed on the other surface, and forming on the one surface Performing a third test process for testing the wiring pattern for connecting the terminal formed on the terminal and the other surface being.
また、請求項2の発明では、請求項1の発明に係る基板検査方法において、前記第一の検査処理の対象となる配線パターンは、前記第二の検査処理の対象となる配線パターンとは相違するネットに属しており、前記第一の検査処理と前記第二の検査処理が、同時に並行して行われる。 According to a second aspect of the present invention, in the substrate inspection method according to the first aspect of the invention, the wiring pattern that is the object of the first inspection process is different from the wiring pattern that is the object of the second inspection process. The first inspection process and the second inspection process are performed in parallel at the same time.
また、請求項3の発明では、請求項1又は請求項2の発明に係る基板検査方法において、前記第三の検査処理は、互いに異なるネットによって接続される前記一方表面の前記端子と前記他方表面の前記端子との複数の組み合わせについて、前記端子間を接続する配線パターンの電気的特性の検査を同時に行う工程を含む。 According to a third aspect of the present invention, in the substrate inspection method according to the first or second aspect of the invention, the third inspection process includes the terminal on the one surface and the other surface connected by different nets. A step of simultaneously inspecting electrical characteristics of wiring patterns connecting the terminals for a plurality of combinations with the terminals.
また、請求項4の発明では、請求項1ないし請求項3のいずれかの発明に係る基板検査方法において、前記第一の検査処理、前記第二の検査処理及び前記第三の検査処理において、一つの前記端子に同時に接触可能に設けられた二つの接触端子を検査対象となる前記端子にそれぞれ接触させ、その二つの接触端子のうちのいずれか一方の接触端子を介して前記端子間に電流を供給しつつ、他方の接触端子を介して前記端子間の電圧を計測することにより、前記端子間を接続する前記配線パターンの電気的特性の検査を行う。 According to a fourth aspect of the present invention, in the substrate inspection method according to any one of the first to third aspects, in the first inspection process, the second inspection process, and the third inspection process, Two contact terminals provided so as to be simultaneously contactable with one of the terminals are brought into contact with the terminal to be inspected, and a current is passed between the terminals through one of the two contact terminals. The voltage characteristic between the terminals is measured through the other contact terminal while supplying the voltage, thereby inspecting the electrical characteristics of the wiring pattern connecting the terminals.
また、請求項5の発明では、請求項4の発明に係る基板検査方法において、前記端子間の電気的特性の検査に先立ち、同一の前記端子に接触された前記二つの接触端子間の導通状態に基づいて前記二つの接触端子の前記端子への接触状態を判定する。 According to a fifth aspect of the invention, in the substrate inspection method according to the fourth aspect of the invention, prior to the inspection of the electrical characteristics between the terminals, the conduction state between the two contact terminals that are in contact with the same terminal. The contact state of the two contact terminals to the terminal is determined based on the above.
また、請求項6の発明では、一方表面及び他方表面に形成された複数の端子とそれらの端子間を接続する複数の配線パターンとによって複数のネットが形成された基板の電気的特性を検査する基板検査装置であって、前記基板に設けられた前記ネットに関するネット情報を記憶する記憶部と、検査対象の前記端子に接触させる複数の接触子を有し、その接触子を介して前記端子間の電気的特性を検査する少なくとも二つの検査手段と、前記記憶部に記憶されたネット情報に基づいて、前記少なくとも二つの検査手段により検査する前記端子の順番を制御する制御部とを備え、前記制御部は、前記複数の配線パターンを、前記一方表面に形成される前記端子間を接続するものかならなる第一組と、前記他方表面に形成される前記端子間を接続するものからなる第二組と、前記一方表面に形成される前記端子と前記他方表面に形成される前記端子とを接続するものかならなる第三組とに分類し、その分類結果に基づいて前記端子の検査の順番を制御する。 According to the invention of claim 6, the electrical characteristics of the substrate on which a plurality of nets are formed by a plurality of terminals formed on one surface and the other surface and a plurality of wiring patterns connecting the terminals are inspected. A board inspection apparatus, comprising: a storage unit for storing net information on the net provided on the board; and a plurality of contacts that are brought into contact with the terminals to be inspected. And at least two inspection means for inspecting the electrical characteristics, and a control unit for controlling the order of the terminals to be inspected by the at least two inspection means based on the net information stored in the storage unit, The control unit connects the plurality of wiring patterns between the first group that is connected between the terminals formed on the one surface and the terminals formed on the other surface. Classifying into a second set consisting of things and a third set consisting of connecting the terminals formed on the one surface and the terminals formed on the other surface, based on the classification result, Control the order of terminal inspection.
請求項1に記載の発明によれば、基板に形成される複数の配線パターンに対する検査を、一方表面に形成される端子間を接続する配線パターンについての検査と、他方表面に形成される端子間を接続する配線パターンについての検査と、一方表面に形成される端子と他方表面に形成される端子とを接続する配線パターンについての検査とに分けて行うため、基板に設けられる配線パターンの導通検査時における検査回数を低減し、検査時間を短縮できる。 According to the first aspect of the present invention, the inspection on the plurality of wiring patterns formed on the substrate is performed on the wiring pattern connecting between the terminals formed on one surface and between the terminals formed on the other surface. The wiring pattern on the substrate is inspected for the inspection of the wiring pattern that connects the wiring pattern and the inspection of the wiring pattern that connects the terminal formed on the one surface and the terminal formed on the other surface. The number of inspections can be reduced and the inspection time can be shortened.
請求項2に記載の発明によれば、一方表面に形成される端子間を接続する配線パターンについての検査と、他方表面に形成される端子間を接続する配線パターンについての検査とが同時並行に行われるため、検査時間をさらに短縮できる。 According to the second aspect of the present invention, the inspection of the wiring pattern connecting the terminals formed on one surface and the inspection of the wiring pattern connecting the terminals formed on the other surface are simultaneously performed in parallel. Since this is done, the inspection time can be further shortened.
請求項3に記載の発明によれば、第三の検査処理が、互いに異なるネットによって接続される一方表面の端子と他方表面の端子との複数の組み合わせについて、端子間を接続する配線パターンの電気的特性の検査を同時に行う工程を含んでいるため、検査時間をさらに短縮できる。 According to the third aspect of the present invention, the third inspection process is performed by connecting the terminals of the wiring pattern for connecting a plurality of combinations of the terminals on the one surface and the terminals on the other surface connected by different nets. The inspection time can be further shortened because it includes a step of simultaneously inspecting the target characteristic.
請求項4に記載の発明によれば、電流供給用の接触端子と電圧計測用の接触端子とを設けているため、電圧計測の際の接触端子と端子との間の接触抵抗の影響を実質的に除去して、端子間にかかる電圧を正確に計測できる。その結果、端子間の抵抗値等の電気的特性を正確に計測でき、導通検査の信頼性を向上できる。 According to the invention described in claim 4, since the contact terminal for supplying current and the contact terminal for measuring voltage are provided, the influence of the contact resistance between the contact terminal and the terminal at the time of voltage measurement is substantially reduced. The voltage applied between the terminals can be measured accurately. As a result, electrical characteristics such as resistance between terminals can be accurately measured, and the reliability of the continuity test can be improved.
請求項5に記載の発明によれば、端子間の電気的特性の検査に先立ち、同一の端子に接触された二つの接触端子間の導通状態に基づいて二つの接触端子の前記端子への接触状態を判定するため、接触端子と端子との接触不良により端子間の導通検査に誤りが生じるを防止できる。 According to the invention described in claim 5, prior to the inspection of the electrical characteristics between the terminals, the contact of the two contact terminals to the terminal based on the conduction state between the two contact terminals in contact with the same terminal. Since the state is determined, it is possible to prevent an error in the continuity test between the terminals due to poor contact between the contact terminals.
請求項6に記載の発明によれば、基板に形成される複数の配線パターンに対する検査を、一方表面に形成される端子間を接続する配線パターンについての検査と、他方表面に形成される端子間を接続する配線パターンについての検査と、一方表面に形成される端子と他方表面に形成される端子とを接続する配線パターンについての検査とに分けて行うため、基板に設けられる配線パターンの導通検査時における検査回数を低減し、検査時間を短縮できる。 According to the invention described in claim 6, the inspection for the plurality of wiring patterns formed on the substrate is performed on the wiring pattern connecting between the terminals formed on one surface and between the terminals formed on the other surface. The wiring pattern on the substrate is inspected for the inspection of the wiring pattern that connects the wiring pattern and the inspection of the wiring pattern that connects the terminal formed on the one surface and the terminal formed on the other surface. The number of inspections can be reduced and the inspection time can be shortened.
本発明の一実施形態に係る基板検査方法及びそれに用いられる基板検査装置について説明する。 A substrate inspection method and a substrate inspection apparatus used therefor according to an embodiment of the present invention will be described.
本実施形態に係る基板検査方法は、一方表面及び他方表面に形成された複数の端子とそれらの端子間を接続する複数の配線パターンとによって複数のネットが形成された基板の電気的特性の検査に適用される。 The substrate inspection method according to the present embodiment inspects the electrical characteristics of a substrate on which a plurality of nets are formed by a plurality of terminals formed on one surface and the other surface and a plurality of wiring patterns connecting the terminals. Applies to
図1は、本実施形態に係る基板検査方法が適用される基板の一例を模式的に示す図である。この図1で示される基板10は、基板検査装置の検査対象となる基板、例えば、BGA(Ball Grid Array)パッケージに用いられるパッケージ基板である。この図1の基板10の一方表面11(表面11)は、半導体チップが取り付けられる素子配設面となっており、例えば、フリップチップボンディングやワイヤボンディングにより半導体チップを接続するための導体部である上端子T(端子T1・・・T13)を備えている。
FIG. 1 is a diagram schematically illustrating an example of a substrate to which the substrate inspection method according to the present embodiment is applied. A
この基板10の他方表面12(裏面12)は、例えば、はんだボールの端子をはんだ付けするためのパッドである下端子B(端子B1・・・B13)が設けられている。
The other surface 12 (back surface 12) of the
そして、これらの上端子T、下端子B同士、上端子T同士及び下端子同士は、夫々基板10の内部や表面に設けられた、内部ビア、内装配線パターン等の接続配線(以下、配線パターン)によって、電気的に接続されている。
The upper terminals T, the lower terminals B, the upper terminals T, and the lower terminals are connected wirings such as internal vias and interior wiring patterns (hereinafter referred to as wiring patterns) provided on the inside and the surface of the
なお、図1で示される基板10において、表面Aに設けられる上端子Tは、半導体チップが取り付けられる側であるので、各上端子Tが設けられるピッチが、下端子Bと比して小さい間隔となっている。また、図1の基板10には、上端子Tと下端子Bが夫々13個示されているが、これは説明の都合上であり、特に限定されない。
In the
図1の基板10は、上端子T1が下端子B1,B4と接続され、上端子T2が上端子T3と接続され、上端子T4が上端子T5、下端子B5,B6と接続され、上端子T6が上端子T9、下端子B7,B8と接続され、上端子T10が下端子B9,B10と接続され、上端子T11が上端子T12と接続され、上端子T13が下端子B13と接続され、下端子B2が下端子B3と接続され、下端子B11が下端子B12と接続されている。 1, the upper terminal T1 is connected to the lower terminals B1 and B4, the upper terminal T2 is connected to the upper terminal T3, the upper terminal T4 is connected to the upper terminal T5, and the lower terminals B5 and B6. T6 is connected to upper terminal T9, lower terminals B7, B8, upper terminal T10 is connected to lower terminals B9, B10, upper terminal T11 is connected to upper terminal T12, upper terminal T13 is connected to lower terminal B13, The lower terminal B2 is connected to the lower terminal B3, and the lower terminal B11 is connected to the lower terminal B12.
この図1の基板10では、上端子T、下端子Bと、これら端子を電気的に接続する配線パターンにより複数のネットN(ネットN1・・・N10)が形成されている。
In the
なお、図1では10本のネットが形成されているが、ネットの数も特に限定されるものではない。 In FIG. 1, ten nets are formed, but the number of nets is not particularly limited.
本実施形態に係る基板検査方法では、基板10に設けられるネットNの配線パターンが、電気的接続に問題を有していないかを検査する導通検査が行われる。このため、配線パターンの両端となる二つの端子(上端子同士、下端子同士、又は上端子と下端子同士)間の電気的接続を確認する検査が行われることになる。各端子間の導通検査では、その端子間に電流を流した状態で、端子間の電圧を計測することにより端子間の通電状態(抵抗値等)が検査されるようになっている。
In the substrate inspection method according to the present embodiment, a continuity inspection is performed to inspect whether the wiring pattern of the net N provided on the
次に、本実施形態に係る基板検査方法に用いる基板検査装置20の構成について説明する。図2は、基板検査装置1のブロック図である。この基板検査装置20は、図2に示すように、記憶部21と、制御部22と、出力部23と、第一及び第二電流供給部24,25と、第一及び第二電圧計測部26,27と、第一及び第二切替部28,29と、第一及び第二接触部30,31とを備えて構成されている。本発明に係る検査手段には、第一及び第二電流供給部24,25と、第一及び第二電圧計測部26,27と、第一及び第二切替部28,29と、第一及び第二接触部30,31とが相当している。
Next, the configuration of the
記憶部21は、基板10の端子位置や、配線パターンの配設形態等に関するネット情報が書き換え可能に格納されている。記憶部21に格納されているネット情報は、被検査基板10の種類の変更等に伴って適宜更新されるようになっている。出力部23は、検査結果等の出力に用いられ、表示装置等によって構成される。
The
第一及び第二接触部30,31は、図3に示すように、複数の接触子32(図4参照)と、その接触子32を保持する治具33とを備えて構成されている。接触子32は、その先端部が治具33の基板10と対向する基板対向面33aから突出するようにして設けられている。また、接触子32の配置位置は、基板10の表面11及び裏面12に設けられる端子T,Bの配置位置と対応するように設定されている。これによって、治具30の基板対向面33aが基板10に近接されるのに伴って、各接触子32が対応する端子T,Bと当接(接触)するようになっている。なお、図3に示す例では、装置1内の所定位置にセットされた基板10に対して、矢印A1,A2で示すように、治具32を上下から近接させることにより、接触子32を基板10の端子T,Bに接触させる構成としているが、例えば、いずれか一方の治具33(例えば、下側の治具33)については固定式とし、基板10が所定位置にセットされるのに伴って、その固定式の治具33に設けられた接触子32が基板10の端子T,Bに接触するようにしてもよい。
As shown in FIG. 3, the first and
また、第一及び第二接触部30,31に設けられる各接触子32には、図4に示すように、一つの端子T,Bに同時に接触する二つの接触端子32a,32bが備えられている。この二つの接触端子32a,32bは、例えば一方が電流供給用に用いられ、他方が電圧計測用に用いられるようになっている。なお、図4では図面の簡略化のため、治具33が省略されているとともに、一部の接触子32のみを記載し、他の接触子32については記載を省略している(図5、図7についても、同様)。
Further, as shown in FIG. 4, each contact 32 provided in the first and
このように、各端子T,Bに夫々二つの接触端子32a,32bを配置することによって、端子T,Bと接触端子32a,32b間に生じる接触抵抗の影響を無視して、所定の配線パターンの電気的特性を測定することができる(四端子測定方法を実施することができる)。
As described above, by arranging the two
第一接触部30に設けられた各接触端子32a,32bは、配線を介して第一切替部28内のスイッチ28aにそれぞれ接続され、スイッチ28aによって第一及び第二電流供給部24,25、及び第一及び第二電圧計測部26,27との接続関係が切り替えられるようになっている。また、同様に、第二接触部31に設けられた各接触端子32a,32bは、配線を介して第二切替部29内のスイッチ29aにそれぞれ接続され、スイッチ29aによって第一及び第二電流供給部24,25、及び第一及び第二電圧計測部26,27との接続関係が切り替えられるようになっている。
Each
第一及び第二電流供給部24,25は、例えば電源回路(例えば、出力電圧の調節が可能な電源回路)と、出力電流の電流値を制御する電流制御回路とを備えて構成されており、制御部22の制御により電流の供給動作を行うようになっている。例えば、電流供給部24,25は、電流制御回路の働きにより、予め定められた一定値の電流を出力するようになっている。
The first and second
そして、第一電流供給部24には、第一及び第二切替部28,29によって第一及び第二接触部30,31内のいずれか二つの接触端子32a,32bが回路を形成するように接続され、第一電流供給部24が供給する電流がその接触端子32a,32bを介して基板10の対応する端子T,Bに供給されるようになっている。また、同様に、第一及び第二切替部28,29によって第一及び第二接触部30,31内のいずれか二つの接触端子32a,32bが回路を形成するように接続され、第二電流供給部25が供給する電流がその接触端子32a,32bを介して基板10の対応する端子T,Bに供給されるようになっている。
In the first
第一電圧計測部26は、第一及び第二切替部28,29を介して第一及び第二接触部30,31内のいずれか二つの接触端子32a,32bに接続され、その接触端子32a,32bが接触された基板10の端子T,B間の電圧を計測し、計測結果を制御部22に与えるようになっている。また、同様に、第二電圧計測部27は、第一及び第二切替部28,29を介して第一及び第二接触部30,31内のいずれか二つの接触端子32a,32bに接続され、その接触端子32a,32bが接触された基板10の端子T,B間の電圧を計測し、計測結果を制御部22に与えるようになっている。
The first
第一切替部28は、制御部22の制御により独立して動作する半導体スイッチング素子等からなる複数のスイッチ28aを備えて構成され、第一接触部30に備えられる複数の接触端子32a,32bと、第一及び第二電流供給部24,25、及び第一及び第二電圧計測部26,27との接続関係を切り替えるようになっている。また、同様に、第二切替部29は、制御部22の制御により独立して動作する半導体スイッチング素子等からなる複数のスイッチ29aを備えて構成され、第二接触部31に備えられる複数の接触端子32a,32bと、第一及び第二電流供給部24,25、及び第一及び第二電圧計測部26,27との接続関係を切り替えるようになっている。
The
制御部22は、記憶部21に格納されているネット情報に基づいて、基板10に設けられた配線パターンに対する検査手順を決定し(この検査手順については後に詳述する)、その手順に従って、第一及び第二切替部28,29のスイッチ28a,29bを動作させ、第一及び第二電流供給部24,25及び第一及び第二電圧計測部26,27に接続される第一及び第接触部30,31内の接触端子32a,32bを順次切り替えていくようになっている。また、この切替動作に同期して、制御部22は、第一及び第二電流供給部24,25に接触端子32a,32bを介して検査手順に応じた基板10の端子間に電流を供給させ、その端子間の電圧を第一及び第二電圧計測部26,27に接触端子32a,32bを介して計測させ、その計測結果等に基づいて各配線パターンの電気的特性に関する良否判定を行うようになっている。
The
その良否判定は、例えば、電流供給部24,25が供給している電流値と、電圧計測部26,27が計測した電圧値とに基づいて行われる。より詳細には、例えば、その電流値と電圧値とに基づいて配線パターンの抵抗値を算出し、その抵抗値が所定の許容範囲内に収まっているか否か、又は、この抵抗値と所定閾値との大小関係等によって良否判定される。
The quality determination is performed based on, for example, the current value supplied by the
例えば、図4に示すように、上端子T4,T5間を接続する配線パターンに対する導通検査が行われる場合には、上端子T4に対応する接触子32Aの一方の接触端子32a,32b(例えば、端子32a)と上端子T5に対応する接触子32Bの一方の接触端子32a,32b(例えば、端子32b)とが第一切替部28により第一電流供給部24の正負の電流出力部とそれぞれ接続される。これと同時に、接触子32Aの他方の接触端子32a,32b(例えば、端子32b)と接触子32Bの他方の接触端子32a,32b(例えば、端子32a)とが第一切替部28により第一電圧計測部24の正負の電圧入力部とそれぞれ接続される。そして、第一電流供給部24により上端子T4,T5間に電流が供給された状態で、第一電圧計測部26により上端子T4,T5間の電圧が計測される。
For example, as shown in FIG. 4, when a continuity test is performed on the wiring pattern connecting the upper terminals T4 and T5, one of the
また、制御部22は、第一及び第二接触部30,31の接触端子32a,32bが基板10の端子T,Bに接触された際に、基板10の配線パターンに対する導通検査に先立って、接触端子32a,32bが端子T,Bに接触しているか否かを確認するための接触検査を行うようになっている。
In addition, when the
この接触検査は、例えば、基板10の表面11側の上端子Tに対する検査と、裏面12側の下端子Bに対する検査とが同時並行で行われるようになっている。より具体的には、一方表面11については、接触子32が接触された複数の端子Tについて順番が付与され、その順番に従って、各端子Tに接触された接触端子32a,32bが第一切替部28により第一電流供給部24に接続され、端子Tを介してその接触端子32a,32b間に電流が供給される。そして、例えば、その接触端子32a,32b間に電流が流れるか否か等を判断することにより、その端子Tに接触端子32a,32bが接触しているか否かが判断されるようになっている。基板10の他方面12側の端子Bについても、同様に、接触子32が接触された複数の端子Bについて順番が付与され、その順番に従って、各端子Bに接触された接触端子32a,32bが第二切替部29により第二電流供給部25に接続され、端子Bを介してその接触端子32a,32b間に電流が流れるか否かが判定されるようになっている。
In this contact inspection, for example, an inspection for the upper terminal T on the
例えば、図5に示すように、上端子T4に対する接触子32Aの接触検査が行われる場合には、上端子T4に対応する接触子32Aの接触端子32a,32bが第一切替部28により第一電流供給部24の正負の電流出力部にそれぞれ接続される。そして、第一電流供給部24により接触子32Aの接触端子32a,32b間に上端子T4を介して電流が流れるか否かが判定されること等により、検査が行われるようになっている。このように上端子Tに対する接触検査が行われるのに並行して、下端子Bに対する接触検査が行われるようになっている。
For example, as shown in FIG. 5, when the contact inspection of the contact 32A with respect to the upper terminal T4 is performed, the
次に、基板10の配線パターンに対する導通検査の具体的な手順について説明する。まず、制御部22により、記憶部21に格納されているネット情報に基づいて、基板10に設けられた配線パターンが第一ないし第三組に分類される。
Next, a specific procedure of the continuity inspection for the wiring pattern of the
第一組には、表面11側の上端子T間のみを接続する配線パターンが分類される。図1に示す例では、図6に示す表のように、上端子T2と上端子T3を繋ぐ配線パターン、上端子T4と上端子T5を繋ぐ配線パターン、上端子T6と上端子T9を繋ぐ配線パターン、上端子T7と上端子T8を繋ぐ配線パターン、上端子T11と上端子T12を繋ぐ配線パターンが第一組に分類される。
In the first group, wiring patterns that connect only the upper terminals T on the
第二組には、裏面12側の上端子B間のみを接続する配線パターンが分類される。図1に示す例では、図6に示す表のように、下端子B1と下端子B4を繋ぐ配線パターン、下端子B2と下端子B3を繋ぐ配線パターン、下端子B5と下端子B6を繋ぐ配線パターン、下端子B7と下端子B8を繋ぐ配線パターン、下端子B9と下端子B10を繋ぐ配線パターン、下端子B11と下端子B12を繋ぐ配線パターンが分類される。
In the second group, wiring patterns that connect only the upper terminals B on the
第三組には、表面11側の上端子Tと裏面12側の下端子Bとの間を接続する配線パターンが分類される。但し、一つのネット内にこの第三組に分類される上端子Tが複数存在する場合には、そのうちのいずれか一つの端子T(ここでは、符号「T1・・・」の一番小さい端子T)が代表して検査対象として第三組に分類されるようになっている。下端子Bについても、一つのネット内にこの第三組に分類される複数の下端子Bが存在する場合には、そのうちのいずれか一つの端子B(ここでは、符号「B1・・・」の一番小さい端子B)が代表して検査対象として第三組に分類されるようになっている。すなわち、一つのネット内に上端子Tと下端子Bとを接続する複数の配線パターンが存在する場合には、そのうちのいずれか一つの配線パターンに対してのみ導通検査を行うことにし、これによって検査の効率化が図られている。
In the third group, wiring patterns that connect between the upper terminal T on the
具体例に基づいて説明すると、図1に示す例では、上端子Tと下端子Bとを接続する配線パターンとしては、ネットN1における上端子T1と下端子B1又は下端子B4を繋ぐ配線パターン、ネットN3における上端子T4又は上端子T5と下端子B5又は下端子B6を繋ぐ配線パターン、ネットN4における上端子T6又は上端子T9と下端子B7又は下端子B8を繋ぐ配線パターン、ネットN6における上端子T10と下端子B9又は下端子B10を繋ぐ配線パターン、及び、ネットN8における上端子T13と下端子B13を繋ぐ配線パターンが該当している。しかし、前記のように選別を行うことにより、最終的に第三組に分類されるのは、ネットN1の上端子T1と下端子B1を繋ぐ配線パターン、ネットN3の上端子T4と下端子B5を繋ぐ配線パターン、ネットN4の上端子T6と下端子B7を繋ぐ配線パターン、ネットN6の上端子T10と下端子B9を繋ぐ配線パターン、及び、ネットN8の上端子T13と下端子B13を繋ぐ配線パターンとなる。 Describing based on a specific example, in the example shown in FIG. 1, as a wiring pattern for connecting the upper terminal T and the lower terminal B, a wiring pattern connecting the upper terminal T1 and the lower terminal B1 or the lower terminal B4 in the net N1, Wiring pattern connecting upper terminal T4 or upper terminal T5 and lower terminal B5 or lower terminal B6 in net N3, wiring pattern connecting upper terminal T6 or upper terminal T9 and lower terminal B7 or lower terminal B8 in net N4, upper in net N6 The wiring pattern connecting the terminal T10 and the lower terminal B9 or the lower terminal B10 and the wiring pattern connecting the upper terminal T13 and the lower terminal B13 in the net N8 are applicable. However, by performing the selection as described above, what is finally classified into the third group is a wiring pattern connecting the upper terminal T1 and the lower terminal B1 of the net N1, and the upper terminal T4 and the lower terminal B5 of the net N3. A wiring pattern connecting the upper terminal T6 and the lower terminal B7 of the net N4, a wiring pattern connecting the upper terminal T10 and the lower terminal B9 of the net N6, and a wiring connecting the upper terminal T13 and the lower terminal B13 of the net N8. It becomes a pattern.
次に、実際の導通検査について説明する。まず、第一組と第二組に分類された配線パターンの導通検査について説明する。 Next, an actual continuity test will be described. First, the continuity test of the wiring patterns classified into the first group and the second group will be described.
第一組として分類された配線パターンの導通検査は、第一組の配線パターンが接続された二つの上端子Tを用いて検査が行われ、第二組として分類された配線パターンの導通検査は、第二組の配線パターンが接続された二つの下端子Bを用いて検査が行われる。そして、この第一組の配線パターンに対する導通検査と第二組の配線パターンに対する導通検査とは、互いに独立したネットに属する配線パターンに対して検査を行っていくことにより、同時並行して行われるようになっている。 The continuity test of the wiring patterns classified as the first set is performed using the two upper terminals T connected to the first set of wiring patterns, and the continuity test of the wiring patterns classified as the second set is performed. The inspection is performed using the two lower terminals B to which the second set of wiring patterns are connected. The continuity test for the first set of wiring patterns and the continuity test for the second set of wiring patterns are performed in parallel by performing tests on the wiring patterns belonging to the mutually independent nets. It is like that.
例えば、図1に示す配線パターンを有する基板10の場合、図4に示すように、第一組に分類された上端子T4と上端子T5を繋ぐ配線パターンの導通検査を行うと同時に、第二組に分類され、且つ上端子T4と上端子T5を繋ぐ配線パターンが属するネットN3に属さない配線パターン、例えば、下端子B1と下端子B4を繋ぐ配線パターン、下端子B9と下端子B10を繋ぐ配線パターン(又は下端子B7と下端子B8を繋ぐ配線パターン)の導通検査を行うようになっている。
For example, in the case of the
このように、第一組と第二組から同一のネットNに属さない配線パターン(上端子T又は下端子B)を少なくとも一つ夫々選択して、同時に導通検査を行うことができる。このため、通常の導通検査の時間を短縮することが可能となる。 In this manner, at least one wiring pattern (upper terminal T or lower terminal B) that does not belong to the same net N can be selected from the first group and the second group, and the continuity test can be performed at the same time. For this reason, it becomes possible to shorten the time of a normal continuity test.
第一組に属する配線パターンに対する導通検査、及び第二組に属する配線パターンに対する導通検査の具体例としては、例えば、図4に示すものがある。図4に示す検査工程では、上端子T4,T5間を接続する配線パターンに対する導通検査と、下端子B9,B10間を接続する配線パターンに対する導通検査とが同時に行われている。 As a specific example of the continuity test for the wiring patterns belonging to the first group and the continuity test for the wiring patterns belonging to the second group, for example, there is the one shown in FIG. In the inspection process shown in FIG. 4, the continuity test for the wiring pattern connecting the upper terminals T4 and T5 and the continuity test for the wiring pattern connecting the lower terminals B9 and B10 are simultaneously performed.
より詳細には、上端子T4に対応する接触子32Aの一方の接触端子32aと上端子T5に対応する接触子32Bの一方の接触端子32bとが第一切替部28により第一電流供給部24の正負の電流出力部とそれぞれ接続される。これと同時に、接触子32Aの他方の接触端子32bと接触子32Bの他方の接触端子32aとが第一切替部28により第一電圧計測部26の正負の電圧入力部とそれぞれ接続される。そして、第一電流供給部24により上端子T4,T5間に電流が供給された状態で、第一電圧計測部26により上端子T4,T5間の電圧が計測される。
More specifically, one
これと同時並行に、下端子B9に対応する接触子32Cの一方の接触端子32aと下端子B10に対応する接触子32Dの一方の接触端子32bとが第二切替部29により第二電流供給部25の正負の電流出力部とそれぞれ接続される。これと同時に、接触子32Dの他方の接触端子32bと接触子32Dの他方の接触端子32aとが第二切替部29により第二電圧計測部27の正負の電圧入力部とそれぞれ接続される。そして、第二電流供給部25により下端子B9,B10間に電流が供給された状態で、第二電圧計測部27により下端子B9,B10間の電圧が計測される。
At the same time, one
そして、1工程分(上下一組分)の第一組に属する配線パターンに対する導通検査、及び第二組に属する配線パターンに対する導通検査が終了すると、第一及び第二切替部28,29の接続状態が切り替えされ、次の検査対象となる配線パターンが接続された端子T,Bに対応する接触端子32a,32bの組み合わせが、第一及び第二電流供給部24,25、及び第一及び第二電圧計測部26,27と接続されるようになっている。
When the continuity test for the wiring pattern belonging to the first group for one process (one set in the upper and lower directions) and the continuity test for the wiring pattern belonging to the second group are completed, the connection of the first and
次に、第三組の配線パターンの導通検査について説明する。第三組に分類されている配線パターンは、すべて相違するネットNに属する配線パターンであるので、任意に複数選択しても、同時にこれら選択された配線パターンを導通検査することができるようになっている。 Next, the continuity test of the third set of wiring patterns will be described. Since the wiring patterns classified into the third group are all wiring patterns belonging to different nets N, even if a plurality of wiring patterns are arbitrarily selected, the selected wiring patterns can be inspected at the same time. ing.
第三組に属する配線パターンに対する導通検査の具体例としては、例えば、図7に示すものがある。図7に示す検査工程では、端子T6,B7間を接続する配線パターンに対する導通検査と、端子T10,B10間を接続する配線パターンに対する導通検査とが同時に行われている。 A specific example of the continuity test for the wiring patterns belonging to the third group is shown in FIG. In the inspection process shown in FIG. 7, a continuity test for the wiring pattern connecting the terminals T6 and B7 and a continuity test for the wiring pattern connecting the terminals T10 and B10 are simultaneously performed.
より詳細には、上端子T6に対応する接触子32Eの一方の接触端子32bと下端子B7に対応する接触子32Fの一方の接触端子32bとが第一及び第二切替部28,29により第一電流供給部24の正負の電流出力部とそれぞれ接続される。これと同時に、接触子32Eの他方の接触端子32aと接触子32Fの他方の接触端子32aとが第一及び第二切替部28,29により第一電圧計測部26の正負の電圧入力部とそれぞれ接続される。そして、第一電流供給部24により端子T6,B7間に電流が供給された状態で、第一電圧計測部26により端子T6,B7間の電圧が計測される。
More specifically, one
これと同時並行に、上下端子T10に対応する接触子32Bの一方の接触端子32bと下端子B10に対応する接触子32Dの一方の接触端子32bとが第一及び第二切替部28,29により第二電流供給部25の正負の電流出力部とそれぞれ接続される。これと同時に、接触子32Bの他方の接触端子32aと接触子32Dの他方の接触端子32aとが第一及び第二切替部28,29により第二電圧計測部27の正負の電圧入力部とそれぞれ接続される。そして、第二電流供給部25により端子T10,B10間に電流が供給された状態で、第二電圧計測部27により端子T10,B10間の電圧が計測される。
At the same time, one
そして、1工程分(ネット二つ分)の第三組に属する配線パターンに対する導通検査が終了すると、第一及び第二切替部28,29の接続状態が切り替えされ、次の検査対象となる配線パターンが接続された端子T,Bに対応する接触端子32a,32bの組み合わせが、第一及び第二電流供給部24,25、及び第一及び第二電圧計測部26,27と接続されるようになっている。
When the continuity test for the wiring pattern belonging to the third set for one process (two nets) is completed, the connection state of the first and
図8は、図1の基板10の配線パターンに対する導通検査の手順を示す図(表)である。なお、この導通検査に先立って、第一及び第二接触部30,31の各接触端子32a,32bと各端子T,Bとの接触状態を確認するための接触検査が行われるようになっている。
FIG. 8 is a table (table) showing a procedure of continuity inspection for the wiring pattern of the
1回目の導通検査では、上端子T4と上端子T5とを接続する配線パターンと、下端子B9と下端子B10とを接続する配線パターンとが同時に検査される。2回目の導通検査では、上端子T6と上端子T9とを接続する配線パターンと、下端子B1と下端子B4とを接続する配線パターンとが同時に検査される。 In the first continuity test, a wiring pattern connecting the upper terminal T4 and the upper terminal T5 and a wiring pattern connecting the lower terminal B9 and the lower terminal B10 are simultaneously tested. In the second continuity test, the wiring pattern connecting the upper terminal T6 and the upper terminal T9 and the wiring pattern connecting the lower terminal B1 and the lower terminal B4 are simultaneously tested.
3回目の導通検査では、下端子Bによる配線パターンは残存するが、上端子Tによる配線パターンは存在しないため、異なるネットNに属する下端子B7と下端子B8と接続する配線パターンの検査と、下端子B5と下端子B6とを接続する配線パターンの検査とが同時に行われるように設定されている。以上が、第一組及び第二組に属する配線パターンに対する検査である。 In the third continuity test, the wiring pattern by the lower terminal B remains, but the wiring pattern by the upper terminal T does not exist. Therefore, the inspection of the wiring pattern connected to the lower terminal B7 and the lower terminal B8 belonging to different nets N, It is set so that the inspection of the wiring pattern connecting the lower terminal B5 and the lower terminal B6 is performed simultaneously. The above is the inspection for the wiring patterns belonging to the first group and the second group.
次に、第三組に属する配線パターンに対する検査について説明する。この第三組の配線パターンは、すべて独立したネットNに属しているため、例えば、上端子Tに付与される識別順に、二つの配線パターンごとに、第一電流供給部24及び第一電圧計測部26のセットと、第二電流供給部25及び第二電圧計測部27のセットとが割り当てられるようにする。図8の表では、上端子Tの符号の順番により割り当てが行われており、6回目で全ての配線パターンの検査が終了することになる。
Next, inspection for wiring patterns belonging to the third group will be described. Since the third set of wiring patterns all belong to the independent net N, for example, the first
なお、図7は、図10の5回目の導通検査の状態を示しており、上端子T6と下端子B7を接続する配線パターンの検査と、上端子T10と下端子B10とを接続する配線パターンの検査とが同時に行われている。 FIG. 7 shows the state of the fifth continuity test in FIG. 10. The wiring pattern for connecting the upper terminal T6 and the lower terminal B7 and the wiring pattern for connecting the upper terminal T10 and the lower terminal B10 are shown. The inspection is performed at the same time.
図9は、基板検査装置20の動作を示すフローチャートである。まず、検査対象となる被検査基板10のネット情報を記憶部21に記憶させる。
FIG. 9 is a flowchart showing the operation of the
被検査基板10に前記情報が記憶されると、被検査基板10の導通検査を行うために、制御部22により記憶部21の前記情報が読み出しされる(S1)。
When the information is stored in the inspected
実際に被検査基板10が基板検査装置1にセットされるとともに、導通検査を行うことができるように多針状の接触子32を有する第一及び第二接触部30,31が、被検査基板10に対して押圧され、各端子T,Bに接触される。なお、多針状接触子を有していないフライングプローブの如き検査手段を用いる場合には、所定の各端子T,Bへフライングプローブの接触子が接触するように動作が制御される。
The first and
次に、セットされた被検査基板10の端子T,Bと第一及び第二接触部30,31の各接触端子32a,32bとの接触状態の確認検査が、前述のようにして行われる(S2)。このとき、いずれかの接触子32において接触不良がある場合には、第一及び第二接触部30,31の被検査基板10に対する押圧のやり直しや、出力部23を介した接触不良の存在を示す表示出力等の処理が行われる(S3)。
Next, the check inspection of the contact state between the terminals T and B of the
接触検査の結果、接触不良がない場合には、制御部22が記憶部21に格納されている前記情報から、配線パターンを第一組、第二組と第三組に分類する(S4)。そして、制御分22は、分類された配線パターンの組に応じて、導通検査を行うための配線パターンの検査工程を設定する。このとき、前記のように第一組と第二組の配線パターンは少なくとも各組一つの配線パターンが検査される。このため、本基板検査装置1により検査時間を短縮することができるようになっている。
As a result of the contact inspection, if there is no contact failure, the
続いて、第一組及び第二組の配線パターンの導通検査が行われ、不良が発見されれば不良ありと出力部23により表示され(S8)、不良が発見されなければ、第三組の配線パターンが検査されることになる(S6)。 Subsequently, the continuity inspection of the first set and the second set of wiring patterns is performed. If a defect is found, the presence of a defect is displayed by the output unit 23 (S8). If no defect is found, the third set of wiring patterns is displayed. The wiring pattern is inspected (S6).
第一組と第二組の配線パターンの導通検査が終了すると、次に、第三組の配線パターンの導通検査が行われる(S6)。このとき、第三組の配線パターンは、ネット毎に一本設定されているが、第一組と第二組により配線パターンの導通が確認されている場合には、この第三組の配線パターンの導通検査を行うだけで、ネットの導通検査を行うことができる。 When the continuity test for the first and second wiring patterns is completed, the continuity test for the third set of wiring patterns is performed (S6). At this time, one third wiring pattern is set for each net, but if the first and second wiring patterns are confirmed to be conductive, this third wiring pattern The net continuity test can be performed simply by performing the continuity test.
また、本基板検査装置1が有する第一及び第二切替部28,29、第一電流供給部24、及び第一電圧計測部26と、第二電流供給部25及び第二電圧計測部27とを基板10の表面と裏面との分け隔てなく用いることができるため、基板10の導通検査の検査時間を短くすることができるとともに、電流供給部24,25及び電圧計測部26,27を効率良く検査に用いることができる。
The first and
第三組の配線パターンに対する導通検査の結果、不良が発見されれば不良ありと出力部23により表示され(S8)、不良が発見されなければ、被検査基板10は導通不良を有していない基板10として判定(表示)される(S7)。
If a defect is found as a result of the continuity test for the third set of wiring patterns, the
このように、本実施形態によれば、基板10に形成される複数の配線パターンに対する検査を、表面11に形成される端子T間を接続する配線パターンについての検査と、裏面12に形成される端子B間を接続する配線パターンについての検査と、表面11に形成される端子Tと裏面12に形成される端子Bとを接続する配線パターンについての検査とに分けて行うため、基板10に設けられる配線パターンの導通検査時における検査回数を低減し、検査時間を短縮できる。
As described above, according to the present embodiment, the inspection on the plurality of wiring patterns formed on the
また、表面11に形成される端子T間を接続する配線パターンについての検査と、裏面12に形成される端子B間を接続する配線パターンについての検査とが並行して行われるため、検査時間をさらに短縮できる。
Further, since the inspection for the wiring pattern connecting the terminals T formed on the
また、互いに独立したネットNによって接続される表面11の端子T間を接続する配線パターンと、裏面12の端子B間を接続する配線パターンとが選出され、その選出された少なくとも二つの配線パターンに対する電気的特性の検査が同時に行われるため、検査時間を有効に短縮できる。
In addition, a wiring pattern that connects between the terminals T on the
また、第三組に属する配線パターンについては、二つの配線パターンごとに同時に導通検査が行われるため、検査時間をさらに短縮できる。 In addition, for the wiring patterns belonging to the third group, since the continuity inspection is performed simultaneously for every two wiring patterns, the inspection time can be further shortened.
また、一つの端子T,Bに接触される接触子32に二つの接触端子32a,32bを備える構成であるため、いずれか一方の接触端子32a,32bを電流供給用に用い、いずれか他方の接触端子32a,32bを電圧計測用に用いることができ、これによって電圧計測の際の接触端子32a,32bと端子T,Bとの間の接触抵抗の影響を実質的に除去して端子T,B間にかかる電圧を正確に計測できる。その結果、端子T,B間の抵抗値等の電気的特性を正確に計測でき、導通検査の信頼性を向上できる。
In addition, since the contact 32 that is in contact with one terminal T, B is provided with two
また、端子T,B間の導通検査に先立ち、同一の端子T,Bに接触された二つの接触端子32a,32b間の導通状態に基づいて二つの接触端子32a,32bの前記端子T,Bへの接触状態を判定するため、接触端子32a,32bと端子T,Bとの接触不良により端子T,B間の導通検査に誤りが生じるを防止できる。
Prior to the conduction test between the terminals T and B, the terminals T and B of the two
なお、前述の実施形態では、二セットの電流供給部24,25及び電圧計測部26,27を切替部28,29を介して接触部30,31に接続するようにしたが、三セット以上の電流供給部及び電圧計測部を、切替部28,29を介して接触部30,31に接続するようにしてもよい。
In the above-described embodiment, the two sets of
また、前述の実施形態では、多針状の接触子32を有する接触部30,31を用いたが、x方向、y方向及びz方向に移動可能、且つz軸回りに回転可能なフライングプローブを基板10の表面11側及び裏面12側に複数個(例えば、二個)ずつ設けるようにしてもよい。
In the above-described embodiment, the
また、前述の実施形態では、各端子T,Bに接触する接触子32に二つの接触端子32a,32bを備えるようにしたが、接触子32に単一の接触端子を備える構成としてもよい。この場合、電流供給部及び電圧計測部は正極側及び負極側ごとに一つの接触端子に共通に接続される。
In the above-described embodiment, the contact 32 that contacts the terminals T and B includes the two
10 基板、11 一方表面(表面)、12 他方表面(裏面)、20 基板処理装置、21 記憶部、22 制御部、23 出力部、24 第一電流供給部、25 第二電流供給部、26 第一電圧計測部、27 第二電圧計測部、28 第一切替部、28a スイッチ、29 第二切替部、29a スイッチ、30 第一接触部、31 第二接触部、32 接触子、32a,32b 接触端子、33 治具、B 下端子、N ネット、T 上端子。 10 substrate, 11 one surface (front surface), 12 other surface (back surface), 20 substrate processing device, 21 storage unit, 22 control unit, 23 output unit, 24 first current supply unit, 25 second current supply unit, 26 One voltage measurement unit, 27 Second voltage measurement unit, 28 First switching unit, 28a switch, 29 Second switching unit, 29a switch, 30 First contact unit, 31 Second contact unit, 32 Contact, 32a, 32b Contact Terminal, 33 Jig, B Lower terminal, N Net, T Upper terminal.
Claims (6)
前記複数の配線パターンを、前記一方表面に形成される前記端子間を接続する配線パターン群と、前記他方表面に形成される前記端子間を接続する配線パターン群と、前記一方表面に形成される前記端子と前記他方表面に形成される前記端子とを接続する配線パターン群とに分類し、
前記一方表面に形成される前記端子間を接続する配線パターンについて検査する第一の検査処理と、
前記他方表面に形成される前記端子間を接続する配線パターンについて検査する第二の検査処理と、
前記一方表面に形成される前記端子と前記他方表面に形成される前記端子とを接続する配線パターンについて検査する第三の検査処理と、
を行うことを特徴とする基板検査方法。 A substrate inspection method for inspecting electrical characteristics of a substrate on which a plurality of nets are formed by a plurality of terminals formed on one surface and the other surface and a plurality of wiring patterns connecting the terminals,
The plurality of wiring patterns are formed on the one surface, a wiring pattern group connecting the terminals formed on the one surface, a wiring pattern group connecting the terminals formed on the other surface, and the one surface. Classify into a wiring pattern group connecting the terminals and the terminals formed on the other surface,
A first inspection process for inspecting a wiring pattern connecting the terminals formed on the one surface;
A second inspection process for inspecting a wiring pattern connecting the terminals formed on the other surface;
A third inspection process for inspecting a wiring pattern that connects the terminal formed on the one surface and the terminal formed on the other surface;
A substrate inspection method characterized by:
前記第一の検査処理の対象となる配線パターンは、前記第二の検査処理の対象となる配線パターンとは相違するネットに属しており、
前記第一の検査処理と前記第二の検査処理が、同時に並行して行われることを特徴とする基板検査方法。 The substrate inspection method according to claim 1,
The wiring pattern that is the target of the first inspection process belongs to a different net from the wiring pattern that is the target of the second inspection process,
The substrate inspection method, wherein the first inspection process and the second inspection process are simultaneously performed in parallel.
前記第三の検査処理は、互いに異なるネットによって接続される前記一方表面の前記端子と前記他方表面の前記端子との複数の組み合わせについて、前記端子間を接続する配線パターンの電気的特性の検査を同時に行う工程を含むことを特徴とする基板検査方法。 In the board | substrate inspection method of Claim 1 or Claim 2,
In the third inspection process, for a plurality of combinations of the terminal on the one surface and the terminal on the other surface connected by different nets, an inspection of the electrical characteristics of the wiring pattern connecting the terminals is performed. A method for inspecting a substrate, comprising a step of simultaneously performing the steps.
前記第一の検査処理、前記第二の検査処理及び前記第三の検査処理において、一つの前記端子に同時に接触可能に設けられた二つの接触端子を検査対象となる前記端子にそれぞれ接触させ、その二つの接触端子のうちのいずれか一方の接触端子を介して前記端子間に電流を供給しつつ、他方の接触端子を介して前記端子間の電圧を計測することにより、前記端子間を接続する前記配線パターンの電気的特性の検査を行うことを特徴とする基板検査方法。 In the board | substrate inspection method in any one of Claim 1 thru | or 3,
In the first inspection process, the second inspection process and the third inspection process, two contact terminals provided so as to be capable of simultaneously contacting one terminal are brought into contact with the terminals to be inspected, respectively. Connect the terminals by measuring the voltage between the terminals through the other contact terminal while supplying current between the terminals through one of the two contact terminals. A circuit board inspection method comprising: inspecting electrical characteristics of the wiring pattern.
前記端子間の電気的特性の検査に先立ち、同一の前記端子に接触された前記二つの接触端子間の導通状態に基づいて前記二つの接触端子の前記端子への接触状態を判定することを特徴とする基板検査方法。 The substrate inspection method according to claim 4,
Prior to the inspection of the electrical characteristics between the terminals, the contact state of the two contact terminals with the terminal is determined based on a conduction state between the two contact terminals in contact with the same terminal. Substrate inspection method.
前記基板に設けられた前記ネットに関するネット情報を記憶する記憶部と、
検査対象の前記端子に接触させる複数の接触子を有し、その接触子を介して前記端子間の電気的特性を検査する少なくとも二つの検査手段と、
前記記憶部に記憶されたネット情報に基づいて、前記少なくとも二つの検査手段により検査する前記端子の順番を制御する制御部と、
を備え、
前記制御部は、
前記複数の配線パターンを、前記一方表面に形成される前記端子間を接続するものかならなる第一組と、前記他方表面に形成される前記端子間を接続するものからなる第二組と、前記一方表面に形成される前記端子と前記他方表面に形成される前記端子とを接続するものかならなる第三組とに分類し、その分類結果に基づいて前記端子の検査の順番を制御することを特徴とする基板検査装置。 A board inspection apparatus for inspecting electrical characteristics of a board on which a plurality of nets are formed by a plurality of terminals formed on one surface and the other surface and a plurality of wiring patterns connecting between the terminals,
A storage unit for storing net information on the net provided on the substrate;
A plurality of contacts for contacting the terminals to be inspected, and at least two inspection means for inspecting electrical characteristics between the terminals via the contacts;
Based on the net information stored in the storage unit, a control unit that controls the order of the terminals to be inspected by the at least two inspection means;
With
The controller is
A plurality of wiring patterns, a first set that is connected between the terminals formed on the one surface, and a second set that is connected between the terminals formed on the other surface; The terminal formed on the one surface and the terminal formed on the other surface are classified into a third set that should be connected, and the inspection order of the terminals is controlled based on the classification result. A substrate inspection apparatus.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006179826A JP2008008773A (en) | 2006-06-29 | 2006-06-29 | Substrate inspection method and substrate inspecting device |
TW096121866A TW200809227A (en) | 2006-06-29 | 2007-06-15 | Board inspecting method and board inspecting device |
PCT/JP2007/062337 WO2008001651A1 (en) | 2006-06-29 | 2007-06-19 | Board inspecting method and board inspecting device |
KR1020087026200A KR20090031663A (en) | 2006-06-29 | 2007-06-19 | Board inspecting method and board inspecting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006179826A JP2008008773A (en) | 2006-06-29 | 2006-06-29 | Substrate inspection method and substrate inspecting device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008008773A true JP2008008773A (en) | 2008-01-17 |
Family
ID=38845419
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006179826A Pending JP2008008773A (en) | 2006-06-29 | 2006-06-29 | Substrate inspection method and substrate inspecting device |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP2008008773A (en) |
KR (1) | KR20090031663A (en) |
TW (1) | TW200809227A (en) |
WO (1) | WO2008001651A1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010014603A (en) * | 2008-07-04 | 2010-01-21 | Hioki Ee Corp | Measuring apparatus and method |
JP2010014479A (en) * | 2008-07-02 | 2010-01-21 | Hioki Ee Corp | Measuring apparatus and method |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5428748B2 (en) * | 2009-10-21 | 2014-02-26 | 日本電産リード株式会社 | Inspection jig maintenance method and substrate inspection apparatus |
WO2020054214A1 (en) * | 2018-09-14 | 2020-03-19 | 日本電産リード株式会社 | Inspection instruction information generation device, substrate inspection system, inspection instruction information generation method, and inspection instruction information generation program |
TWI834728B (en) * | 2018-11-09 | 2024-03-11 | 日商日本電產理德股份有限公司 | Inspection instruction information generation device, substrate inspection system, inspection instruction information generation method and inspection instruction information generation program |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0419574A (en) * | 1990-05-14 | 1992-01-23 | Fujitsu Ltd | Inspection jig for printed circuit board |
JPH0666832A (en) * | 1992-08-24 | 1994-03-11 | Hitachi Ltd | Probe and inspecting device |
JPH06207963A (en) * | 1993-01-12 | 1994-07-26 | Matsushita Electric Ind Co Ltd | Production of test data for printed board |
JPH07191076A (en) * | 1993-12-27 | 1995-07-28 | Fujitsu Ltd | Printed wiring board tester |
JP2003043091A (en) * | 2002-04-23 | 2003-02-13 | Ngk Spark Plug Co Ltd | Board inspection apparatus, board manufacturing method and board with bumps |
-
2006
- 2006-06-29 JP JP2006179826A patent/JP2008008773A/en active Pending
-
2007
- 2007-06-15 TW TW096121866A patent/TW200809227A/en unknown
- 2007-06-19 KR KR1020087026200A patent/KR20090031663A/en not_active Application Discontinuation
- 2007-06-19 WO PCT/JP2007/062337 patent/WO2008001651A1/en active Application Filing
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0419574A (en) * | 1990-05-14 | 1992-01-23 | Fujitsu Ltd | Inspection jig for printed circuit board |
JPH0666832A (en) * | 1992-08-24 | 1994-03-11 | Hitachi Ltd | Probe and inspecting device |
JPH06207963A (en) * | 1993-01-12 | 1994-07-26 | Matsushita Electric Ind Co Ltd | Production of test data for printed board |
JPH07191076A (en) * | 1993-12-27 | 1995-07-28 | Fujitsu Ltd | Printed wiring board tester |
JP2003043091A (en) * | 2002-04-23 | 2003-02-13 | Ngk Spark Plug Co Ltd | Board inspection apparatus, board manufacturing method and board with bumps |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010014479A (en) * | 2008-07-02 | 2010-01-21 | Hioki Ee Corp | Measuring apparatus and method |
JP2010014603A (en) * | 2008-07-04 | 2010-01-21 | Hioki Ee Corp | Measuring apparatus and method |
Also Published As
Publication number | Publication date |
---|---|
TW200809227A (en) | 2008-02-16 |
KR20090031663A (en) | 2009-03-27 |
WO2008001651A1 (en) | 2008-01-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4532570B2 (en) | Circuit board inspection apparatus and circuit board inspection method | |
JP2009244077A (en) | Substrate inspection device and method | |
JP2008008773A (en) | Substrate inspection method and substrate inspecting device | |
JP4489106B2 (en) | Failure analysis device | |
JP5215072B2 (en) | Circuit board inspection apparatus and circuit board inspection method | |
JP2007322127A (en) | Method for inspecting substrate and substrate inspection system | |
JP4247076B2 (en) | Substrate inspection system and substrate inspection method | |
JP5208787B2 (en) | Circuit board inspection apparatus and circuit board inspection method | |
JP5191805B2 (en) | Inspection apparatus and inspection method | |
JP6182974B2 (en) | Board inspection method | |
JP6618826B2 (en) | Circuit board inspection equipment | |
JP5420303B2 (en) | Circuit board inspection apparatus and circuit board inspection method | |
JP2010032310A (en) | Circuit board inspection device and circuit board inspection method | |
JP2020128881A (en) | Short circuit inspection system, and short circuit inspection method | |
KR20140009027A (en) | Apparatus and method for inspecting board | |
JP4999143B2 (en) | Board inspection equipment | |
JP5430892B2 (en) | Circuit board inspection apparatus and circuit board inspection method | |
JP2004361249A (en) | Substrate inspection device | |
JP4257164B2 (en) | Substrate inspection apparatus and substrate inspection method | |
JP2014137231A (en) | Inspection jig inspection method | |
JP5329160B2 (en) | Circuit board inspection apparatus and circuit board inspection method | |
JP2011022104A (en) | Method and device for inspecting opening/short-circuit of external terminal in integrated circuit | |
KR101300505B1 (en) | Substrate inspecting apparatus and substrate inspecting method | |
KR20060099749A (en) | Testing apparatus of bga package solder ball | |
JP6138660B2 (en) | Substrate inspection apparatus and substrate inspection method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090428 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100616 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110613 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111107 |