JP2009244077A - Substrate inspection device and method - Google Patents
Substrate inspection device and method Download PDFInfo
- Publication number
- JP2009244077A JP2009244077A JP2008090593A JP2008090593A JP2009244077A JP 2009244077 A JP2009244077 A JP 2009244077A JP 2008090593 A JP2008090593 A JP 2008090593A JP 2008090593 A JP2008090593 A JP 2008090593A JP 2009244077 A JP2009244077 A JP 2009244077A
- Authority
- JP
- Japan
- Prior art keywords
- pins
- inspection
- pin
- substrate
- electrical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、基板検査装置及びその方法に関する。更に具体的には、被検査基板の導体パターンに接触する基板検査装置の接触端子間に電気的ショートが発生したとき、効率よく短絡発生を検出することが出来る基板検査装置及びその方法に関する。 The present invention relates to a substrate inspection apparatus and method. More specifically, the present invention relates to a substrate inspection apparatus and method for efficiently detecting occurrence of a short circuit when an electrical short occurs between contact terminals of a substrate inspection apparatus that contacts a conductor pattern of a substrate to be inspected.
基板検査装置の接触端子間に電気的ショートが発生しているか否かを確認するため、現在行われている検査では、1枚の基板の基板検査が終了する毎に全ての接触端子間を逐次ペアにして電気的ショートの有無を検査している。このような検査が必要な理由は、基板の所定位置に設定される検査点に接触端子が接触する場合に、接触端子に検査点が接触することにより、接触端子に異物(検査点を構成する組成物)が付着することがあり、特に、検査点がはんだで形成されている場合には、接触端子に検査点の半田が付着して、隣接する接触端子と電気的ショートを発生する場合が生じることがあるためである。配線の両端に配置される接触子同士がこのように電気的にショートしていた場合には、例えば、配線が断線しているときでも、接触子同士が導通状態となり、配線の断線を検出できない不具合がある。 In order to check whether or not an electrical short has occurred between the contact terminals of the substrate inspection apparatus, every time the substrate inspection of one substrate is completed, all contact terminals are sequentially Pairs are inspected for electrical shorts. The reason why such inspection is necessary is that when the contact terminal comes into contact with the inspection point set at a predetermined position on the substrate, the inspection point comes into contact with the contact terminal, thereby forming a foreign object (inspection point on the contact terminal). In particular, when the inspection point is formed of solder, the solder at the inspection point may adhere to the contact terminal and cause an electrical short circuit with the adjacent contact terminal. This is because it may occur. When the contacts arranged at both ends of the wiring are electrically short-circuited in this way, for example, even when the wiring is disconnected, the contacts are in a conductive state and the disconnection of the wiring cannot be detected. There is a bug.
ここで、本出願書類では、「基板」は、単層又は多層のプリント配線板、フレキシブル基板、液晶ディスプレイやプラズマディスプレイ用の電極板、フィルムキャリア、半導体ウェハ等の種々の基板を総称するものとする。 Here, in the present application documents, “substrate” is a generic term for various substrates such as single-layer or multilayer printed wiring boards, flexible substrates, electrode plates for liquid crystal displays and plasma displays, film carriers, and semiconductor wafers. To do.
本発明者等は、以下の説明するような基板検査装置の接触端子間の電気的ショートの有無を検査する方法に関する公開特許文献又は公開非特許文献の存在を知らない。 The present inventors do not know the existence of a published patent document or a published non-patent document relating to a method for inspecting the presence / absence of an electrical short between contact terminals of a substrate inspection apparatus as described below.
一方、最近の電子機器の小型化、それに伴う基板の高密度化により、基板検査に使用する接触端子の本数は、多いときでは数1000本にのぼる。そのため、接触端子間の全数検査は、検査ポイントが非常に多くなり、検査に長時間を要している。 On the other hand, with the recent miniaturization of electronic devices and the accompanying increase in the density of substrates, the number of contact terminals used for substrate inspection is several thousand at most. Therefore, 100% inspection between contact terminals requires a great number of inspection points and requires a long time for inspection.
そこで、本発明は、被検査基板に当接する基板検査装置の接触端子相互間に発生する電気的ショートを効率よく検出することが出来る基板検査装置及びその方法を提供することを目的とする。 SUMMARY OF THE INVENTION An object of the present invention is to provide a substrate inspection apparatus and method that can efficiently detect an electrical short generated between contact terminals of a substrate inspection apparatus in contact with a substrate to be inspected.
上記目的に鑑みて、本発明に係る基板検査装置は、基板の配線パターンの所定の検査点に接触されて検査信号を伝送する複数本のピン(接触端子)を有し、該ピンを介して配線パターンの電気的特性の良否を検査する基板検査装置において、該基板を外した状態で、該ピン相互間の電気的ショートの有無を検査する手段を備え、該手段は、前記複数本のピンを二分割してピン群を形成し、更に形成された各ピン群を二分割してピン群を形成することを、1本のピンに分割されるまで繰り返す手段と、二分割する毎に、分割されたピン群相互間又はピン相互間の電気的ショートの有無を検査する手段とを有し、2回目の分割以降は、分割されたピン群相互間又はピン相互間の検査を同時に実施することを特徴とする。 In view of the above-described object, a board inspection apparatus according to the present invention has a plurality of pins (contact terminals) that are in contact with a predetermined inspection point of a wiring pattern on a board and transmit an inspection signal, via the pins. In the board inspection apparatus for inspecting the quality of the electrical characteristics of the wiring pattern, the board inspection apparatus includes means for inspecting the presence or absence of an electrical short between the pins with the board removed, the means comprising the plurality of pins Are divided into two to form a pin group, and each formed pin group is further divided into two to form a pin group. And means for inspecting whether there is an electrical short between the divided pin groups or between the pins. After the second division, the divided pin groups or between the pins are simultaneously tested. It is characterized by that.
更に、本発明に係る基板検査装置は、基板の配線パターンの所定の検査点に接触されて検査信号を伝送する複数本のピン(接触端子)を有し、該ピンを介して配線パターンの電気的特性の良否を検査する基板検査装置において、前記基板を外した状態で、ピン相互間又はピン群相互間の電気的ショートの有無を検査する手段を備え、前記複数本の全てのピンに対して、ピン相互間の電気的ショートの有無を同時に検査し、電気的ショート無しとされたピンを1つのピン群にまとめて、これらピン群相互間の電気的ショートの有無を同時に検査し、更に、電気的ショート無しとされたピン群を1つのピン群にまとめて、これらピン群相互間の電気的ショートの有無を同時に検査することを繰り返して、前記複数本の全てのピンが2つの群に分かれるまで検査することを特徴とする。 Furthermore, the substrate inspection apparatus according to the present invention has a plurality of pins (contact terminals) that are in contact with predetermined inspection points of the wiring pattern of the substrate and transmit inspection signals, and the wiring pattern is electrically connected via the pins. In the substrate inspection apparatus for inspecting the quality of the electrical characteristics, the substrate inspection apparatus includes means for inspecting the presence or absence of an electrical short between the pins or between the pin groups with the substrate removed, and for all the plurality of pins In addition, it is simultaneously inspected whether there is an electrical short between the pins, and the pins that have not been electrically shorted are grouped into one pin group, and the presence of an electrical short between these pin groups is simultaneously inspected, and In this case, a group of pins that are not electrically short-circuited are grouped into a single pin group, and the presence or absence of an electrical short circuit between these pin groups is simultaneously inspected. In minutes And characterized in that the inspection until the.
更に、上記基板検査装置では、前記複数本のピンの実際のピン総数が2の倍数でないとき、実際のピン総数より大きい2の倍数であって最小の数字を仮のピン総数とし、仮のピン総数と実際のピン総数の差を空きピンと定義して、ピン群相互間又はピン相互間の電気的ショートの有無を検査し、空きピンと他のピン間又は空きピン同士間の検査は電気的ショート無しとして処理することもできる。 Further, in the board inspection apparatus, when the actual total pin number of the plurality of pins is not a multiple of 2, the minimum number is a multiple of 2 that is larger than the actual total pin number and the smallest number is the temporary pin total. The difference between the total number and the actual number of pins is defined as an empty pin, and the presence or absence of an electrical short between pins or between pins is inspected. The inspection between an empty pin and other pins or between empty pins is an electrical short. It can also be processed as none.
更に、上記基板検査装置では、前記ピン群相互間又はピン相互間の電気的ショートの有無の検査は、基板に対する通常の基板検査を終了後であって次の基板に対する通常の基板検査の開始前の期間に実施されるようにしてもよい。 Further, in the board inspection apparatus, the inspection for the presence or absence of an electrical short between the pin groups or between the pins is performed after the normal board inspection for the board is completed and before the normal board inspection for the next board is started. It may be carried out during this period.
更に、上記基板検査装置では、前記複数本のピンに対して、検査治具で固定されたときに位置的に近いピンに対しては近いピン番号を付与して、ピン番号の近いピンに関する検査を早い段階で実施するようにしてもよい。 Further, in the board inspection apparatus, for the plurality of pins, a pin number close to a pin that is close in position when fixed by an inspection jig is given, and an inspection relating to a pin having a close pin number is performed. May be implemented at an early stage.
更に、本発明に係るピン相互間の電気的ショートの有無を検査する方法は、基板の電気的特性の良否を検査する基板検査の際に配線パターンの所定の検査点に接触されて検査信号を伝送する複数本のピン(接触端子)に対するピン相互間の電気的ショートの有無を検査する方法であって、(a)前記基板を前記ピンから取り外し、(b)前記複数本のピンを二分割して、電気的に並列接続されたピンの集まりであるピン群を形成し、(c)前記ピン群相互間の電気的ショートの有無を検査し、(d)更に、各ピン群を二分割して、電気的に接続されたピン群を形成し、(e)分割されたピン群相互間の電気的ショートの有無を同時に検査し、(f)工程(d)〜(e)を1本のピン相互間の検査まで繰り返す。 Further, according to the method of inspecting the presence or absence of electrical shorts between pins according to the present invention, an inspection signal is output by contacting a predetermined inspection point of a wiring pattern at the time of substrate inspection for inspecting the electrical characteristics of the substrate. A method for inspecting the presence or absence of an electrical short between pins for a plurality of pins (contact terminals) to be transmitted, comprising: (a) removing the substrate from the pins; and (b) dividing the plurality of pins into two Forming a pin group which is a group of electrically connected pins, (c) checking for the presence of an electrical short between the pin groups, and (d) further dividing each pin group into two Then, an electrically connected pin group is formed, (e) the presence or absence of an electrical short between the divided pin groups is simultaneously checked, and (f) one of steps (d) to (e) is performed. Repeat until the inspection between pins.
更に、本発明に係るピン相互間の電気的ショートの有無を検査する方法は、基板の電気的特性の良否を検査する基板検査の際に配線パターンの所定の検査点に接触されて検査信号を伝送する複数本のピン(接触端子)に対するピン相互間の電気的ショートの有無を検査する方法であって、(a)前記基板を前記ピンから取り外し、(b)前記複数本の全てのピンに対して、ピン相互間の電気的ショートの有無を同時に検査し、(c)電気的ショート無しとされたピンを1つのピン群にまとめて、これらピン群相互間の電気的ショートの有無を同時に検査し、(d)電気的ショート無しとされたピン群を1つのピン群にまとめて、これらピン群相互間の電気的ショートの有無を同時に検査し、(e)工程(c)〜(d)を前記複数本の全てのピンが2つの群に分かれるまで繰り返す。 Further, according to the method of inspecting the presence or absence of electrical shorts between pins according to the present invention, an inspection signal is output by contacting a predetermined inspection point of a wiring pattern at the time of substrate inspection for inspecting the electrical characteristics of the substrate. A method for inspecting the presence or absence of electrical shorts between pins for a plurality of pins (contact terminals) to be transmitted, comprising: (a) removing the substrate from the pins; and (b) attaching all of the plurality of pins to the plurality of pins. On the other hand, the presence or absence of electrical shorts between pins is simultaneously inspected, and (c) the pins that have been identified as having no electrical shorts are grouped into one pin group, and the presence or absence of electrical shorts between these pin groups is simultaneously observed. (D) A group of pins that have been identified as having no electrical shorts are combined into one pin group, and the presence or absence of electrical shorts between these pin groups is simultaneously inspected, and (e) steps (c) to (d) ) Until all the pins are divided into two groups. Return.
更に、上記本発明に係るピン相互間の電気的ショートの有無を検査する方法では、前記複数本のピンの実際のピン総数が2の倍数でないとき、実際のピン総数より大きい2の倍数であって最小の数字を仮のピン総数とし、仮のピン総数と実際のピン総数の差を空きピンと定義して、ピン群相互間又はピン相互間の電気的ショートの有無を検査し、空きピンと他のピン間又は空きピン同士間の検査は電気的ショート無しとして処理することもできる。 Further, in the method for inspecting the presence or absence of an electrical short between the pins according to the present invention, when the actual total pin number of the plurality of pins is not a multiple of 2, it is a multiple of 2 larger than the actual total pin number. The smallest number is the total number of temporary pins, the difference between the total number of temporary pins and the actual total number of pins is defined as an empty pin, and the presence or absence of an electrical short between pins or between pins is inspected. The inspection between the pins or between the empty pins can be processed as no electrical short.
更に、上記本発明に係るピン相互間の電気的ショートの有無を検査する方法では、前記ピン群相互間又はピン相互間の電気的ショートの有無の検査は、基板に対する通常の基板検査を終了後であって次の基板に対する通常の基板検査の開始前の期間に実施することもできる。 Further, in the method for inspecting the presence or absence of an electrical short between pins according to the present invention, the inspection for the presence or absence of an electrical short between the pin groups or between the pins is performed after a normal substrate inspection for the substrate is completed. However, it can be carried out in a period before the start of the normal substrate inspection for the next substrate.
更に、上記本発明に係るピン相互間の電気的ショートの有無を検査する方法では、前記複数本のピンに対して、検査治具で固定されたときに位置的に近いピンに対しては近いピン番号を付与して、ピン番号の近いピンに関する検査を早い段階で実施することもできる。 Furthermore, in the method for inspecting the presence or absence of electrical shorts between pins according to the present invention, the plurality of pins are close to pins that are close in position when fixed by an inspection jig. It is also possible to assign a pin number and perform an inspection on a pin having a similar pin number at an early stage.
本発明によれば、被検査基板に当接する基板検査装置の接触端子相互間に発生する電気的ショートを効率よく検出することが出来る基板検査装置及びその方法を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the board | substrate inspection apparatus which can detect efficiently the electrical short generate | occur | produced between the contact terminals of the board | substrate inspection apparatus contact | abutted to a to-be-inspected board | substrate, and its method can be provided.
以下、本発明に係る基板検査装置及び方法の実施形態に関して、添付の図面を参照しながら詳細に説明する。なお、図中、同じ要素に対して同じ参照符号を付して、重複した説明を省略する。 Hereinafter, embodiments of a substrate inspection apparatus and method according to the present invention will be described in detail with reference to the accompanying drawings. In the drawings, the same reference numerals are assigned to the same elements, and duplicate descriptions are omitted.
[基板検査]
基板製造メーカでは、基板を製造後、基板単体に対して、基板の仕上がりを保証するため各種の検査を実施している。電気的な検査の代表的なものとして、導通検査や短絡検査と呼ばれる検査がある。本出願書類ではこれらをまとめて、単に「基板検査」という。
[Board inspection]
Substrate manufacturers, after manufacturing a substrate, perform various types of inspections to guarantee the finish of the substrate on a single substrate. As a typical electrical inspection, there are inspections called continuity inspection and short circuit inspection. In the present application documents, these are collectively referred to as “substrate inspection”.
基板検査の1つは、本来、一端と他端が電気的に導通するように設計された導体が、所定の範囲の直流抵抗値で形成されていることを確認する導通検査である。導体パターンの断線、細り等の不良を検出するためである。また、基板検査の他の1つは、本来、相互に電気的に接続しないように設計された隣接する導体が、電気的に短絡(ショート)していないこと又は所定の抵抗値以上で電気的に絶縁されていることを確認する短絡検査(絶縁検査)である。各導体間の電気的ショート、絶縁不良等を検出するためである。 One of the board inspections is a continuity inspection that confirms that a conductor originally designed so that one end and the other end are electrically connected is formed with a DC resistance value within a predetermined range. This is for detecting defects such as disconnection and thinning of the conductor pattern. Another one of the board inspections is that adjacent conductors that are originally designed not to be electrically connected to each other are not electrically short-circuited (short-circuited) or are electrically above a predetermined resistance value. This is a short-circuit inspection (insulation inspection) for confirming that they are insulated. This is to detect electrical shorts between each conductor, insulation failure, and the like.
基板検査は、二端子法と呼ばれる方法で行われる。二端子法は、基板表面に形成された導体パターンの所定の複数個の検査点に対して、基板検査装置の複数本のプローブを夫々接触し、選択された2本のプローブ間を通して導体パターンに直流電流を流し、そのプローブ間に生じる直流電圧で抵抗値を求めることにより実施される。導体パターンの検査点は、通常、パッドと呼ばれる表面実装タイプの部品の端子を半田付け又はボンディングするために設けたランド又はこのランド上に形成された半田バンプである。 The substrate inspection is performed by a method called a two-terminal method. In the two-terminal method, a plurality of probes of the substrate inspection apparatus are brought into contact with a predetermined plurality of inspection points of the conductor pattern formed on the surface of the substrate, and the conductor pattern is formed between the two selected probes. This is carried out by passing a direct current and obtaining a resistance value with a direct current voltage generated between the probes. The inspection point of the conductor pattern is usually a land provided for soldering or bonding a terminal of a surface mounting type component called a pad, or a solder bump formed on the land.
(四端子法)
ここで、導体パターンの抵抗値がごく小さい場合、プローブにつながるケーブルの導体抵抗、プローブと導体パターンとの接触抵抗が無視できなくなり、測定誤差が生じる。JISによれば、この測定誤差は5%以内に納めなければならない。
(4-terminal method)
Here, when the resistance value of the conductor pattern is very small, the conductor resistance of the cable connected to the probe and the contact resistance between the probe and the conductor pattern cannot be ignored, resulting in a measurement error. According to JIS, this measurement error must be within 5%.
このケーブルや接触抵抗の誤差を防ぐための計測方法が、四端子法である。図1は、四端子法を説明する図である。四端子法では、導体パターン2に電流を流す電流プローブ4−1,4−2と、導体パターン2から生じた電圧を検出する電圧プローブ6−1,6−2とを別々に設けて電圧プローブ間で計測を行う。
A four-terminal method is a measurement method for preventing errors in this cable and contact resistance. FIG. 1 is a diagram for explaining the four-terminal method. In the four-terminal method, current probes 4-1 and 4-2 for supplying a current to the
定電流源8で一定電流を流すため、電流側のケーブル4−1,4−2の導体抵抗、プローブと導体パターン2との接触抵抗に影響されることなく規定の電流が被検査導体パターン2に流れる。そして、被検査導体パターンの抵抗R2、検出側のケーブルの導体抵抗、電圧プローブ6−1,6−2と被検査導体パターン2との接触抵抗に比べ、電圧検出器9の入力インピーダンスを非常に大きくすれば、これらの抵抗による電圧降下は無視でき、2本の電圧プローブ6−1,6−2間に生じた電圧が正確に計測できる。この計測された電圧Vと導体パターンIに流れる電流から、被検査導体の抵抗R2(=V/I)を算出することができる。
Since a constant current is caused to flow by the constant
図2に示すように、このような高密度配線パターンの基板16を四端子法で検査するため、電流プローブと電圧プローブを纏めたり(図2(A))又は一体化して1本の接触子10とし形成して(図2(B))、複数本の接触子を一体化した検査治具(図7,8符号58u,58d参照)が採用されている。本出願書類では、電流プローブ又は電圧プローブを「接触端子」又は「ピン」と呼び、電流プローブと電圧プローブを一体化又は一対として扱うものを「接触子」と呼ぶこととする。
As shown in FIG. 2, in order to inspect the
典型的には、相互に電気的に絶縁された2本のピン(電流ピンと電圧ピン)が形成されている。2本のピンは、例えば、図2(A)に示すような平行に並んだ一組のピン12−1,12−2として、又は図2(B)に示すような芯のピン12−4とそれを取り巻く円環状ピン12−3が1本の接触子10−1に一体に形成される。 Typically, two pins (a current pin and a voltage pin) that are electrically isolated from each other are formed. The two pins are, for example, a pair of pins 12-1 and 12-2 arranged in parallel as shown in FIG. 2A, or a core pin 12-4 as shown in FIG. 2B. And an annular pin 12-3 surrounding it is integrally formed with one contact 10-1.
なお、基板16の全ての配線パターンの基板検査を、四端子法で行う必要はない。ケーブルや接触抵抗の誤差の存在が問題にならない場合は二端子法が採用され、二端子法や四端子法を適宜組み合わせて実際の検査は行われる。以下に説明するピン相互間の電気的ショートの検出方法は、四端子法及び二端子法のいずれの場合にも採用され、特に、二端子法や四端子法に限定されるものではない。
In addition, it is not necessary to perform the board | substrate test | inspection of all the wiring patterns of the board |
[ピン相互間の電気的ショートの検出]
近年、電子機器の小型化による基板の高密度実装の要請から、配線パターンは高密度になり、搭載部品は表面実装タイプが採用される傾向にある。このため、検査点は、配線パターンのランドに加えて、表面実装タイプの部品の端子を半田付け又はボンディングするために設けたランド18に形成された半田バンプ20であることが多い。
[Detection of electrical short between pins]
In recent years, due to the demand for high-density mounting of substrates due to miniaturization of electronic devices, wiring patterns have become high-density, and surface-mounting types tend to be adopted as mounting components. Therefore, the inspection point is often a
基板検査に際して、密に並んだ複数本の接触端子12−1、12−2を有する検査治具(図7,858u,58d参照)を、被検査基板16に対して位置決めする。検査治具を被検査基板16に接近させて、各接触端子12−1,12−2を、対応する被検査基板16の検査点に当接させる。この結果、各接触端子12−1,12−2は、所定の検査点である半田バンプ20に夫々当接し、電流ピンを介して半田バンプ20に電流を流し、電圧ピンを介して半田バンプ20の電位を測定する。最近のピンの直径は、大きくても数十ミクロンオーダーである。電流ピンと電圧ピンを一体として接触子として用いる場合には、1本の接触子に形成された2本のピン12−1〜12−2の間隙は、広くても数十ミクロンオーダーと非常に密に配置されている。被検査基板16は、典型的には数センチ平方の面積であって、この面積内に多いときでは数千ポイントの検査点が設定されている。
At the time of substrate inspection, an inspection jig (see FIGS. 7, 858u, 58d) having a plurality of contact terminals 12-1, 12-2 arranged closely is positioned with respect to the
各ピン12−1〜12−2は、例えば、周囲を金コーティングされたベリリウム銅(BeCu)やタングステン(W)等の金属から形成されている。ピンを被検査基板16の半田バンプ20へ接触させ、更に接触する。図2に示すように、ランド18の上に形成される半田バンプ20に若干突き刺さる。このため、半田バンプ20は凹み、検査終了後に接触端子12−1,12−2を引き上げてピン12−1〜12−2を半田バンプ20から抜いたとき、半田がピンへ付着することがある。
Each of the pins 12-1 to 12-2 is made of, for example, a metal such as beryllium copper (BeCu) or tungsten (W) whose periphery is coated with gold. The pins are brought into contact with the solder bumps 20 of the
この結果、ピンへ付着した半田によってピン相互間(12−1と12−2の間)で電気的ショートが発生する場合がある。ピン相互間で電気的ショートが発生すると、次の基板検査を実施することが出来ない。このため、1枚の基板の基板検査する毎に、ピン相互間を電気的に短絡するような半田付着の有無、即ち、ピン相互間の導通検査が必要となる。 As a result, an electrical short may occur between the pins (between 12-1 and 12-2) due to the solder adhered to the pins. If an electrical short occurs between pins, the next board inspection cannot be performed. For this reason, every time a board inspection of a single board is performed, it is necessary to check whether or not there is solder adhesion so that the pins are electrically short-circuited, that is, a continuity test between the pins.
また、隣接する接触子相互間の距離も短いため、1本の接触端子(12−1又は12−2)の2本の一対のピン相互間(12−1と12−2の間)の検査だけでなく、隣接する接触端子に夫々属するピン相互間の検査も実施する必要がある。結局、検査の信頼性を向上させるためにも、ピン相互間の全数検査が必要となる。ピン相互間を全数検査するには、非常に長い検査時間が必要であり、本来の基板検査よりピンの全数検査に長い時間が必要な場合もある。 In addition, since the distance between adjacent contacts is also short, inspection between two pairs of pins (between 12-1 and 12-2) of one contact terminal (12-1 or 12-2). In addition, it is necessary to perform inspection between pins belonging to adjacent contact terminals. After all, in order to improve the reliability of the inspection, it is necessary to perform a total inspection between the pins. In order to inspect all pins, a very long inspection time is required, and in some cases, it takes a longer time to inspect all pins than the original board inspection.
(ピン相互間の電気的ショートの検出方法)
本実施形態に係るピン相互間の電気的ショートを検出する方法を、現在のピン相互間の電気的ショート検出方法を比較しながら説明する。図3は、現在実施されているピン相互間の全数検査の方法を説明する図である。ここでは、説明の便宜上、全体のピン12の本数を8,192本と仮定する。また、視覚的に分かり易くするため、図示するように各ピン12が正規状に配置されているものとする。ピンを特定するため、行数を1,2,…,8とし、列数をa,b,…,pとする。第1行に配置されたピン12を左から右に、1a,1b,1c,…,1pと呼び、第2行に配置されたピン12を左から右に、2a,2b,2c,…,2pと呼ぶこととする。
(Detection method of electrical short between pins)
A method for detecting an electrical short between pins according to the present embodiment will be described by comparing the current method for detecting an electrical short between pins. FIG. 3 is a diagram for explaining a method of 100% inspection between pins currently being performed. Here, for convenience of explanation, it is assumed that the total number of
現在実施されているピン相互間の電気的ショートの有無に関する検査は、ピン−ピン間の総当たり検査である。具体的には、基準となるピンを定め、この基準ピンと他の全てのピンとの間で電気的ショートが発生しているか否かを順次検査する。検査内容は、ピン相互間の導通検査、即ち所定の抵抗値以下で接続しているか否かである。他の全てのピンに対する検査が終了したら、基準ピンを次のピンに定め、既に終了したピンとの間を除き、他のピンとの間で電気的ショートが発生しているか否かを順次検査している。 The inspection currently conducted regarding the presence or absence of an electrical short between pins is a brute force inspection between pins. Specifically, a reference pin is determined, and it is sequentially inspected whether or not an electrical short circuit has occurred between this reference pin and all other pins. The inspection content is a continuity test between pins, that is, whether or not the connection is made at a predetermined resistance value or less. When all other pins have been inspected, set the reference pin as the next pin, and inspect whether or not an electrical short has occurred with other pins, except for the pin already completed. Yes.
図3を用いて説明すると、例えば、最初に、ピン1aを基準ピンに定め、(1a)−(1b,1c,1d,………,8p)間を検査する。次に、ピン1bを基準として、(1b)−(1c,1d,1e,………,8p)間を検査する。このとき、1b−1a間は、最初の段階で検査済みであるので再検査はしない。これを繰り返し、最後には、(8o)−(8p)間を検査する。次に、ピン1bを基準ピンに定め、1b−1c間,1b−1d間,…,1b−8p間を順次検査する。 Referring to FIG. 3, for example, first, the pin 1a is set as a reference pin, and the section between (1a)-(1b, 1c, 1d,..., 8p) is inspected. Next, with reference to the pin 1b, the area between (1b)-(1c, 1d, 1e,..., 8p) is inspected. At this time, since 1b-1a has already been inspected at the first stage, re-inspection is not performed. This is repeated, and finally (8o)-(8p) is inspected. Next, pin 1b is set as a reference pin, and inspection is sequentially performed between 1b-1c, 1b-1d,..., 1b-8p.
検査中に電気的ショートの発生を検出した時は、直ちに検査を中断して、ピン12の清浄作業を行う。このピン清浄作業は、ピン先端部に付着した半田などを除去するためのものであり、例えば、ピン先端部をワイヤブラシで擦ったり、清浄空気を高圧で吹き付けたり、加熱して半田を溶融したり、又はこれらの幾つかを同時に行ったりしている。清浄作業後、再度、同じ検査を実施して、付着半田が除去され電気的ショートが無くなったことを確認する。
When the occurrence of an electrical short is detected during the inspection, the inspection is immediately interrupted and the
本発明者等は、このピン−全ピン検査の時間を大幅に短縮するため、次の方法を提案する。現在の方法で説明した条件と同様に、全体のピンの本数を8,192本とする。同様に、視覚的に分かり易くするため、各接触端子が正規状に配置されているものとする。 The present inventors propose the following method in order to greatly reduce the time for this pin-to-all pin inspection. Similar to the conditions described in the current method, the total number of pins is 8,192. Similarly, it is assumed that the contact terminals are arranged in a regular manner for easy visual understanding.
本発明者等の提案する第1の方法を、図4A及び図5を用いて説明する。図4A及び図5Aに示すように、検査順序1回目では、8,192本のピンを二等分して4,096ピンの群を2個形成し、これら4,096ピン群の間で電気的ショートの有無を検査する。即ち、この検査は、同じ群に属するピンを電気的に並列接続し、ピン群相互間の導通検査(即ち、所定の抵抗値以下で接続しているか否かの検査)を実施する。各ピンのピン番号の付与、各ピンがいずれのピン群に属するかの決定に関しては、後で特に言及しない限り任意であり、検査プログラム上で行われる。検査に際して、実際のピン群の電気的な形成は、後述するように基板検査装置のスキャナで実施される。 The first method proposed by the present inventors will be described with reference to FIGS. 4A and 5. As shown in FIG. 4A and FIG. 5A, in the first inspection sequence, the 8,192 pins are divided into two to form two groups of 4,096 pins, and the presence or absence of an electrical short between these 4,096 pin groups is inspected. To do. That is, in this test, pins belonging to the same group are electrically connected in parallel, and a continuity test between the pin groups (that is, a test of whether or not they are connected at a predetermined resistance value or less) is performed. The assignment of the pin number of each pin and the determination of which pin group each pin belongs to are arbitrary and are performed on the inspection program unless otherwise specified. In the inspection, the actual electrical formation of the pin group is performed by a scanner of the substrate inspection apparatus as will be described later.
ここで、4,096ピン群の間で電気的ショートが発生していないと判明した場合、仮に何処かのピン相互間で電気的ショートが発生していたとしても、その電気的ショートは2つの4,096ピン群のいずれか一方の群に属するピン相互間で発生しているのであって、2つの4,096ピン群にまたがって発生しているのではない。即ち、一方の群に属するピンと他方の群に属するピンとの間では電気的ショートは無いことが保証される。 Here, if it is determined that an electrical short circuit has not occurred between the 4,096 pin groups, even if an electrical short circuit has occurred between some pins, the electrical short circuit has two 4,096 pins. It occurs between pins belonging to one of the groups, not across two 4,096 pin groups. That is, it is guaranteed that there is no electrical short between the pins belonging to one group and the pins belonging to the other group.
図4A及び図5Bに示すように、検査順序2回目では、一方の4,096本のピンを更に二等分して2,048ピンの群を2個形成し、これら2,028ピン群の間で電気的ショートの有無を検査する。同時に、他方の4,096本のピンも二等分して2,048ピンの群を2個形成し、これら2,028ピン群の間で電気的ショートの有無を検査する。即ち、同時に2箇所で検査を実施する。上述したように、2,028ピン群の間で電気的ショートが発生していないと判明した場合、仮に何処かの接触端子間で電気的ショートが発生していたとしても、そのショートはいずれか一方のピン群に属するピン間で発生しているのであって、ピン群にまたがった電気的ショートは無い。 As shown in FIGS. 4A and 5B, in the second inspection sequence, one of the 4,096 pins is further divided into two to form two groups of 2,048 pins, and an electrical short circuit between these 2,028 pin groups. Check for presence. At the same time, the other 4,096 pins are equally divided into two groups of 2,048 pins, and the presence of an electrical short circuit between these 2,028 pin groups is inspected. That is, the inspection is performed at two locations at the same time. As described above, if it is determined that an electrical short circuit has not occurred between the 2,028 pin groups, even if an electrical short circuit has occurred between any contact terminals, the short circuit is not This occurs between the pins belonging to the pin group, and there is no electrical short across the pin group.
同様に、図4A及び図5Cに示すように、検査順序3回目では、各2,048本のピン群を更に夫々二等分して1,024ピンの群とし、これら1,024ピン群の間でショートの有無を検査する。同時に4箇所で検査を実施する。 Similarly, as shown in FIGS. 4A and 5C, in the third inspection sequence, each 2,048 pin group is further equally divided into 1,024 pin groups, and whether there is a short circuit between these 1,024 pin groups. inspect. Conduct inspections at four locations simultaneously.
同様に、図4A及び図5Dに示すように、検査順序4回目では、各1,024本のピン群を更に夫々二等分して512ピンの群とし、これら512ピン群の間でショートの有無を検査する。同時に8箇所で検査を実施する。 Similarly, as shown in FIGS. 4A and 5D, in the fourth inspection sequence, each 1,024 pin group is further divided into two groups of 512 pins, and whether or not there is a short circuit between these 512 pin groups. inspect. Conduct inspections at 8 locations simultaneously.
これを繰り返し、検査順序13回目では、各2本のピン群を夫々二等分して1ピンとし、これら1ピン同士の間でショートの有無を検査する。このとき、同時に4,096箇所で検査を実施することになる。 This is repeated, and in the thirteenth inspection sequence, each of the two pin groups is divided into two equal parts, and one pin is inspected for the presence or absence of a short circuit. At this time, inspections are performed at 4,096 locations simultaneously.
仮に1箇所の検査に1秒間必要としても、現在実施されている方法では、基準ピン1aを順に8oまでずらして検査するので、全てのピン間の検査に8,190秒間と非常に長い時間を必要とする。これに対して、第1の方法によれば、13回の検査、即ち、13秒間で検査が終了することとなる。 Even if one inspection is required for one second, the current method is inspected by shifting the reference pin 1a up to 8o in order, so that an inspection between all the pins requires a very long time of 8,190 seconds. To do. On the other hand, according to the first method, 13 inspections, that is, the inspections are completed in 13 seconds.
現在実施されている方法では、順次個別に全数検査していたピン相互間の検査を、本発明者等の提案する第1の方法では、ピン群間で検査することにより実質的にピン群間に夫々属するピン相互間の検査を一回で終了してしまうこと、更に、検査順序を重ねることにより同時検査箇所が倍数で増加すること、により検査時間を大幅に短縮することが出来る。 In the method currently being implemented, the first method proposed by the present inventors performs the inspection between pins that have been inspected in total by one by one. In the first method proposed by the present inventors, the inspection is performed substantially between the pin groups. The inspection time can be significantly shortened by completing the inspection between the pins belonging to each time in one time and further increasing the number of simultaneous inspection locations by multiplying the inspection order.
検査中に電気的ショートを検出した時は、現在実施の方法で説明したように、検査を中断してピンの清浄作業を行う。清浄作業後、付着半田が除去され電気的ショートが無くなったことを確認するため、再度、検査を実施する。 When an electrical short is detected during the inspection, the inspection is interrupted and the pin is cleaned as described in the current implementation method. After the cleaning operation, the inspection is performed again to confirm that the adhered solder has been removed and the electrical short has disappeared.
更に、本発明者等は第2の方法を提案する。第2の方法は、第1の方法の検査順序を逆転して検査を実施する方法である。第2の方法は、電気的ショートは距離的に近いピン相互間で発生する確率が高いので、このようなピン相互間を早い段階で検査する方が電気的ショートを早期に発見できる、との考え方に基づくものである。 Furthermore, the present inventors propose a second method. The second method is a method of performing inspection by reversing the inspection order of the first method. According to the second method, since there is a high probability that an electrical short will occur between pins that are close to each other, it is possible to detect an electrical short earlier by inspecting such pins at an early stage. It is based on the idea.
第2の方法は、図4Bに示すように、検査順序1回目では、1本のピン相互間を、4,096箇所同時に検査する。この検査は、第1の方法の検査順序13回目の検査と同じである。 In the second method, as shown in FIG. 4B, in the first inspection order, 4,096 locations are inspected simultaneously between one pin. This inspection is the same as the 13th inspection in the inspection sequence of the first method.
検査順序2回目では、第1回目の検査でショート発生無と判明したピン−ピンをまとめて2ピンの群として、このようにして形成された2ピン群間を、2,096箇所同時に検査する。この検査は、第1の方法の検査順序12回目の検査と同じである。同様に、検査順序3回目では、検査順序2回目でショート発生無と判明した4ピンを群とし、このようにして形成された4ピン群間を、1,024箇所同時に検査する。この検査は、第1の方法の検査順序11回目の検査と同じである。これを繰り返し、検査順序13回目では、4,096ピン群間を検査する。 In the second inspection sequence, the pin-pins that were found to be free of short-circuits in the first inspection are collected into a group of two pins, and the two pin groups thus formed are inspected simultaneously at 2,096 locations. This inspection is the same as the 12th inspection in the inspection sequence of the first method. Similarly, in the third inspection sequence, a group of four pins that are found not to cause a short circuit in the second inspection sequence, and the 1,024 locations between the four-pin groups thus formed are inspected simultaneously. This inspection is the same as the 11th inspection in the inspection sequence of the first method. This is repeated, and the 4,096 pin group is inspected in the 13th inspection order.
第2の方法による全てのピンに対する検査に要する時間は、第1の方法の検査時間と同じである。しかし、検査中に電気的ショートを検出した時は、検査を中断してピンの清浄作業を行っている。以下に説明するように、第2の方法は、第1の方法に比較して、検査順序の早い段階でショート発生を検出する確率が高い。即ち、ショート検出までの検査時間を、第1の方法に比較して更に短縮することが期待できる。 The time required for the inspection of all the pins by the second method is the same as the inspection time of the first method. However, when an electrical short is detected during the inspection, the inspection is interrupted and the pin is cleaned. As will be described below, the second method has a higher probability of detecting occurrence of a short circuit at an earlier stage of the inspection sequence than the first method. That is, it can be expected that the inspection time until the short detection is further reduced as compared with the first method.
即ち、第2の方法では、同じ接触子10に形成された隣接する1対のピンに対して、連続したピン番号を付与して、隣接する1対のピンを早い段階で検査する検査プログラムを作成することが出来る。更に、隣接する接触子に属するピンに対しても前後連続したピン番号を付与して、これらのピンに対するショート有無の検査を比較的早い段階で実施することが出来る。更に、検査治具により位置的に近傍に配置された接触子のピンに対して比較的近いピン番号を付与することにより、同様の効果が得られる。このように位置的に近い関係にあるピンに対して近いピン番号を付与して、ピン番号の近いピンに関する検査を早い段階で検査する検査プログラムを作成することにより、ショート発生を検出するまでの時間を一層短縮することができる。
That is, in the second method, an inspection program for inspecting a pair of adjacent pins at an early stage by assigning consecutive pin numbers to a pair of adjacent pins formed on the
なお、第2の方法でも、清浄作業後に実施するショート無の確認検査では、検査順序1〜13回目を全て検査するため、第1の方法の検査時間と同じである。
Even in the second method, in the confirmation test without a short circuit performed after the cleaning operation, all the
ここで、第1及び第2の方法に関して補足説明をする。第1の方法及び第2の方法を説明するに際して幾つかの前提を置いている。この前提に関して、実際のピンの状況を勘案して説明する。 Here, a supplementary explanation will be given regarding the first and second methods. Several assumptions are made in describing the first method and the second method. This premise will be explained in consideration of the actual pin situation.
上記説明に於いて、ピンの本数を8,192本と仮定して説明した。被除数8,192を除数2で除算すると、商は4,096となり、余りは無い。更に、被除数4,096を除数2で除算すると、商は2,048となり、余りは無い。これを繰り返して、順次算出された商を除数2で除算しても、最後まで(即ち、商が1となるまで)除算は可能であり、余りは生じない。
In the above description, the number of pins is assumed to be 8,192. Dividing the dividend 8,192 by the
しかし、実際の基板検査装置のピン数は、このような都合の良い数字ではない。実際のピン数が、例えば、6,345本又は1,564本の場合にどうするかを説明する。実際のピン数が、6,345本の場合、6,345より大きい2の倍数であって最小の数字8,192をピン総数とする。このとき、8,192と6,345の差を架空のピン、即ち、空きピンとして定義する。そして、この検査を実行するプログラム上では、ピン総数を(実際のピン数+空きピン)の合計8,192として取り扱う。 However, the actual number of pins of the board inspection apparatus is not such a convenient number. A description will be given of what to do when the actual number of pins is, for example, 6,345 or 1,564. When the actual number of pins is 6,345, the minimum number 8,192, which is a multiple of 2 greater than 6,345 and is the total number of pins. At this time, the difference between 8,192 and 6,345 is defined as an imaginary pin, that is, an empty pin. In the program for executing this inspection, the total number of pins is handled as a total of 8,192 (the actual number of pins + free pins).
実際のピン数が1,564本の場合は、1,564より大きい2の倍数であって最小の数字2,048をピン総数とする。このとき、2,048と1,564の差を架空のピン、即ち、空きピンとして定義し、空きピンを含めてプログラム上ではピン総数を2,048として取り扱う。 When the actual number of pins is 1,564, the minimum number 2,048, which is a multiple of 2 larger than 1,564 and is the total number of pins. At this time, the difference between 2,048 and 1,564 is defined as an imaginary pin, that is, an empty pin, and the total number of pins including the empty pin is handled as 2,048.
空きピンと他のピン間、又は空きピン同士間の検査は、検査プログラム上でショート無しとして処理することにより、上記第1及び第2の方法を実行することが出来る。 The inspection between the empty pins and other pins or between the empty pins can be executed by executing the first and second methods by treating the inspection program as no short circuit.
このように空きピンの概念を持ち込むことにより、実際のピン数より大きい2の倍数であって最小の数字をプログラム上のピン総数と規定することにより、上記第1及び第2の方法は、任意のピン数に対して適用可能となる。 In this way, by introducing the concept of empty pins, the first and second methods are arbitrary by defining the minimum number that is a multiple of 2 larger than the actual number of pins as the total number of pins in the program. It becomes applicable to the number of pins.
また、上記説明に於いて各接触端子が正規状に配置されているものとしたのは、視覚的に分かり易くするためである。四端子測定法のみを用いる場合であれば、実際のピンは、2本ずつ接触子単位で形成され、接触子10の配置は被検査基板16の配線パターンの検査点に対応して決定される。このような場合でも、各ピンに対して順次ピン番号を付与することにより、ピン群の形成、ピン群の分割、ピン群相互間で実施される検査等は、上記説明に従って実行することが出来る。
In the above description, the reason why the contact terminals are arranged in a regular manner is to facilitate visual understanding. If only the four-terminal measurement method is used, two actual pins are formed in contact units, and the arrangement of the
更に、第2の方法の長所・利点は、接触子及び各接触子の配置(即ち、被検査パターンの検査点の配置)に基づき位置的に近いピンに対して近いピン番号を付して、検査プログラム上、ピン番号の近い関係のピンを早期に検査することにより実現できる。 Further, the advantage and advantage of the second method is that the pin number close to the position is assigned based on the arrangement of the contact and each contact (that is, the arrangement of the inspection points of the pattern to be inspected), This can be realized by inspecting pins with similar pin numbers early in the inspection program.
なお、ピン番号は、ピンの識別記号であり、上記説明したような英数字だけでなく、任意の記号を用いてもよい。 The pin number is an identification symbol of the pin, and an arbitrary symbol may be used in addition to the alphanumeric characters as described above.
(ピン相互間の電気的ショートの検出及び基板検査)
ピン相互間のショート検出検査は、基板検査の効率を向上させるために、被検査基板に対する通常の基板検査の終了後であって、次の被検査基板に対する通常の基板検査の開始前の、基板検査装置が基板検査を実施していない期間(アイドルタイム)に実施することが好ましい。これは、このアイドルタイム中に、検査終了後の基板が取り外され、次の検査を行うための基板が搬入されて、所定検査位置にセットされる間に行われることにより、大量の基板の検査を効率よく処理を行うことができるからである。
(Detection of electrical short between pins and board inspection)
In order to improve the efficiency of board inspection, the short-circuit inspection between pins is performed after the normal board inspection for the board to be inspected and before the start of the normal board inspection for the next board to be inspected. It is preferable to carry out during a period (idle time) when the inspection apparatus is not performing the substrate inspection. This is done during the idle time while the substrate after the inspection is removed, and the substrate for the next inspection is carried in and set at a predetermined inspection position, thereby inspecting a large number of substrates. This is because the processing can be performed efficiently.
図6に示すように、ステップS01で、最初の基板検査が実施され、ステップS11で基板検査が終了すると、破線で囲まれたピン相互間の電気的ショートの有無の検査ブロックに入る。 As shown in FIG. 6, the first board inspection is performed in step S01, and when the board inspection is completed in step S11, an inspection block for the presence or absence of an electrical short between pins surrounded by a broken line is entered.
ステップS12で、ピン相互間の電気的ショートの有無の検査が開始される。ステップS13で、電気的ショートが検出されると、直ちに検査を中止して、ステップS14でピン先端部の清浄化作業が実施される。ショートが検出されない場合は、ステップS17の検査終了に進む。 In step S12, an inspection for the presence of an electrical short between the pins is started. If an electrical short is detected in step S13, the inspection is immediately stopped, and a pin tip cleaning operation is performed in step S14. If no short is detected, the process proceeds to the end of the inspection in step S17.
ピンに対する清浄化作業後、ステップS15で、ショートが無くなったことを確認する確認検査が開始され、ステップS16でショートの有無が判定される。ここでも、ショートが検出されると、直ちに検査を中止して、ステップS14に戻りピン先端部の清浄化作業が実施される。ショートが検出されず、確認検査が最後まで終了した場合は、ステップ17の検査終了に進む。以上が、ピン相互間の電気的ショートの有無の検査の手順である。 After the cleaning operation for the pins, in step S15, a confirmation inspection for confirming that there is no short circuit is started, and in step S16, it is determined whether there is a short circuit. Here again, when a short circuit is detected, the inspection is immediately stopped, and the process returns to step S14 to carry out the cleaning operation of the tip of the pin. If no short is detected and the confirmation inspection is completed to the end, the process proceeds to the end of the inspection in step 17. The above is the procedure for inspecting the presence or absence of an electrical short between pins.
ステップS18で、最後の基板か否かが判定され、最後の基板でなければ、ステップS19で次の基板検査が実施される。ステップS20で、基板検査が終了すると、破線で囲まれたピン相互間のショートの有無の検査ブロックのステップS12でショート検査が開始される。最後の基板であれば、終了する。 In step S18, it is determined whether or not it is the last substrate. If it is not the last substrate, the next substrate inspection is performed in step S19. When the substrate inspection is completed in step S20, a short inspection is started in step S12 of the inspection block for the presence / absence of a short circuit between pins surrounded by a broken line. If it is the last substrate, the process ends.
[基板検査装置]
次に、通常の基板検査及びピン相互間の電気的ショートの有無の検査を実施する基板検査装置に関して、簡単に説明する。
[Board inspection equipment]
Next, a substrate inspection apparatus that performs a normal substrate inspection and an inspection for the presence or absence of an electrical short between pins will be briefly described.
図7は、基板検査装置全体の側面断面図であり、図8は、基板検査装置の電気的構成の説明図であり、図9は、基板検査装置のスキャナの構成の説明図である。 FIG. 7 is a side sectional view of the entire substrate inspection apparatus, FIG. 8 is an explanatory view of the electrical configuration of the substrate inspection apparatus, and FIG. 9 is an explanatory view of the configuration of the scanner of the substrate inspection apparatus.
図7に示すように、基板検査装置50は、搬送テーブル60に固定された被検査基板16の上方及び下方に、複数本の接触子(各接触子には電流ピンと電圧ピンが形成されている。)10を束ねて固定した検査治具58u,58dが夫々配置されている。検査治具58u,58dは同じものであるので、上方の検査治具について説明する。図8に示すように、検査治具58uは検査治具駆動機構56uによりX,Y,Z,θ(Z軸周りの回転)方向に移動し位置決め可能となっている。
As shown in FIG. 7, the
図8に示すように、基板検査装置50は、予め記憶装置(図示せず。)に記憶された検査プログラムに従って装置全体の動作を制御する制御部76と、制御部からの検査開始指令を受けて、検査プログラムに従って所定の接触子10を順次選択してスキャナ72にスキャン指令を出力するテスターコントローラ74とを備えている。
As shown in FIG. 8, the
図9に示すように、スキャナ72は、検査処理部82と、切換スイッチ80とを有する。検査処理部82は、テスターコントローラ74からのスキャン指令に応じて、所定のピンを順次選択して切換スイッチ80に切換信号を出力すると共に測定された電圧値(又は、電圧値と電流値から算出した抵抗値)を基準電圧値(又は、基準抵抗値)と比較して配線パターンの良否を判定する。切換スイッチ80は、検査処理部82からの切換信号に応じて、所定のピンを定電流源8又は電圧検出部9に夫々接続するスイッチアレイ等から成る。
As shown in FIG. 9, the
基板検査の動作を説明する。被検査基板16は、開閉扉52から搬入部54に搬入され、搬送テーブル60に載せられて、上下2つの検査治具58u,58dの間に搬送されて固定される。検査治具駆動機構56u,56dにより検査治具58u,58dが検査可能な位置に位置決めされ、接触子10のピンが、被検査基板16の配線パターン上の対応する検査点18に当接される。
The operation of the substrate inspection will be described. The
制御部76、テスターコントローラ74、スキャナ72等により、検査プログラムに従って、基板検査が実行される。基板検査が終了すると、検査治具58u,58dが被検査基板16より離され、搬送テーブル60により搬送部54に送られ、開閉扉52より取り出される。以上により、通常の基板検査が行われる。
Substrate inspection is executed by the
図6に関連して説明した様に、ピン相互間ショート検出検査及び清浄化作業後の確認検査は、上記通常の基板検査の間に実施される。この検査は、ピン相互間の電気的ショートの有無の検査プログラムに従って、被検査基板がない状態で、通常の基板検査と同じように実施される。 As described with reference to FIG. 6, the inter-pin short detection inspection and the confirmation inspection after the cleaning operation are performed during the normal substrate inspection. This inspection is performed in the same manner as a normal substrate inspection in the absence of a substrate to be inspected according to an inspection program for the presence or absence of electrical shorts between pins.
具体的には、予め、記憶装置(図示せず。)に記憶された本実施形態に係るピン相互間の電気的ショート検出プログラム(第1の方法及び/又は第2の方法を実行する検査プログラム)に従って、制御部76はテスターコントローラ74に対して検査開始指令を発する。テスターコントローラ74は、ピン相互間の電気的ショート検出プログラムに従って、スキャナ72に対してスキャン指令を出力する。スキャナ72の検査処理部82は、スキャン指令を受けて、切換スイッチ80に切換信号を出力する。
Specifically, an electrical short detection program between pins according to the present embodiment stored in a storage device (not shown) in advance (an inspection program for executing the first method and / or the second method) ), The
具体的には、第1の方法の場合には、図4Aに示す様に、検査順序第1回目では4096ピン群−4096ピン群の間の導通検査が出来るように、同じピン群内のピンを並列接続して、ピン群間で検査を実行する。検査順序第2回目では、2箇所で、2048ピン群−2048ピン群の間の導通検査を同時に実行する。検査順序第3回目では、4箇所で、1024ピン群−1024ピン群の間の導通検査を同時に実行する。以下、図4Aに示す様に進める。 Specifically, in the case of the first method, as shown in FIG. 4A, in the first inspection sequence, the pins in the same pin group can be inspected for continuity between the 4096 pin group and the 4096 pin group. Are connected in parallel and the inspection is performed between the pin groups. In the second inspection sequence, continuity inspection between the 2048 pin group and the 2048 pin group is simultaneously performed at two locations. In the third inspection sequence, continuity inspection between the 1024 pin group and the 1024 pin group is simultaneously performed at four locations. Hereinafter, the process proceeds as shown in FIG. 4A.
第2の方法の場合には、図4Bに示す様に、検査順序第1回目では、4096箇所で、1ピン−1ピンの間の導通検査を同時に実行する。検査順序第2回目では、2048箇所で、2ピン群−2ピン群の間の導通検査が出来るように、同じピン群内のピンを並列接続して、ピン群間の検査を同時に実行する。検査順序第3回目では、1024箇所で、4ピン群−4ピン群の間の導通検査を同時に実行する。以下、図4Bに示す様に進める。 In the case of the second method, as shown in FIG. 4B, in the first inspection sequence, continuity inspection between 1 pin and 1 pin is simultaneously performed at 4096 locations. In the second inspection sequence, the pins in the same pin group are connected in parallel and the inspection between the pin groups is performed simultaneously so that the continuity inspection between the 2-pin group and the 2-pin group can be performed at 2048 locations. In the third inspection sequence, continuity inspection between the 4-pin group and the 4-pin group is simultaneously performed at 1024 locations. Hereinafter, the process proceeds as shown in FIG. 4B.
検査処理部82は、定電流を流したときの電圧値を基準電圧値と比較して、ピン相互間の電気的ショートの有無を判定する。ショートが検出された場合、直ちに、操作パネル78に表示されると共に検査が中断され、操作員の指示に従う。ショートが検出されなかった場合、操作パネル78にその旨が表示される。
The
本発明にかかるピン相互間のショート検査方法では、検査対象となる全ピンを、二つの群に分割し、一方の群に一の電極(例えば、正極)を印加し、他方の群に他の電極(例えば、負極)を印加する。このように、夫々の電極を各群に印加することにより、二つの群間の導通を測定し、その群間の電気的特性(例えば、抵抗値や電流値)を計測・算出して、ピン同士のショートを検出する。 In the short inspection method between pins according to the present invention, all pins to be inspected are divided into two groups, one electrode (for example, positive electrode) is applied to one group, and the other group is applied to the other group. An electrode (for example, a negative electrode) is applied. In this way, by applying each electrode to each group, the continuity between the two groups is measured, and the electrical characteristics (for example, resistance value and current value) between the groups are measured and calculated. Detect shorts between each other.
次いで、ピン同士のショートが検出されない場合には、一方の群を更に二つの群に分割して、これらの二つの群間に各電極を印加してショートを検出するとともに、他方の群も二つの群に分割して、これらの二つの群間に各電極を印加してショートを検出する。この分割を繰り返すことにより、ピン間のショートの有無を検出する。 Next, when a short circuit between pins is not detected, one group is further divided into two groups, each electrode is applied between these two groups to detect a short circuit, and the other group also has two groups. Dividing into two groups, each electrode is applied between these two groups to detect a short circuit. By repeating this division, the presence or absence of a short between pins is detected.
[本実施形態の利点・効果]
本実施形態は、次のような利点・効果を有している。
(1)現在の方法に比較して、本実施形態に係る方法では、ピン相互間に発生する電気的ショートの有無を短時間で検査することが出来る。
(2)第1の方法及び第2の方法とも、任意のピン本数に対して適用できる。
(3)第2の方法は、ピンの位置的関係を考慮して、第1の方法より更に短時間で電気的ショート発生を検出することが期待できる。
[Advantages and effects of this embodiment]
The present embodiment has the following advantages and effects.
(1) Compared with the current method, in the method according to the present embodiment, the presence or absence of an electrical short occurring between pins can be inspected in a short time.
(2) Both the first method and the second method can be applied to an arbitrary number of pins.
(3) The second method can be expected to detect the occurrence of an electrical short in a shorter time than the first method in consideration of the positional relationship of the pins.
[代替例その他]
以上説明した実施形態は、例示であって、本発明はこれに限定されない。当業者が容易になしえる、実施形態に対する追加、削除、変更、改良等は、本発明の範囲内である。例えば、次の様な代替例が挙げられる。
[Alternative examples and others]
The embodiment described above is an exemplification, and the present invention is not limited to this. Additions, deletions, modifications, improvements, and the like to the embodiments that can be easily made by those skilled in the art are within the scope of the present invention. For example, there are the following alternative examples.
(1)上記実施形態で、第1及び第2の方法をピン相互間の電気的ショートの有無を検査する内容で説明した。しかし、第1及び第2の方法は、通常の基板検査、即ち、配線パターンに対する基板導通検査、基板短絡検査及び基板絶縁検査においても採用できる。 (1) In the above embodiment, the first and second methods have been described in terms of checking for the presence of electrical shorts between pins. However, the first and second methods can also be employed in normal substrate inspection, that is, substrate continuity inspection, substrate short-circuit inspection, and substrate insulation inspection for a wiring pattern.
(2)上記実施形態で、ピン相互間に発生する電気的ショートは半田の付着によるものとして説明したが、これに限定されない。他の導電性物質の付着、ピンの変形、検査治具の不良等による全てのピン相互間の電気的ショートに対して、本発明は適用できる。 (2) In the above embodiment, the electrical short generated between the pins has been described as being due to the adhesion of solder, but is not limited thereto. The present invention can be applied to all electrical shorts between pins due to adhesion of other conductive materials, deformation of pins, defective inspection jigs, and the like.
(3)図4A、5A〜5Dを用いて第1の方法を説明した際に、検査対象となる両方のピン群は同数のピンの群としている。例えば、検査順序第1回目は4096ピン群と4096ピン群との間で検査し、検査順序第2回目は2048ピン群と2048ピン群との間で検査している。 (3) When the first method is described with reference to FIGS. 4A and 5A to 5D, both pin groups to be inspected are groups of the same number of pins. For example, the first inspection order is inspected between the 4096 pin group and the 4096 pin group, and the second inspection order is inspected between the 2048 pin group and the 2048 pin group.
しかし、検査対象となるピン群のピン数は同数である必要はない。例えば、図4Aに示す検査順序で、ほぼ0.6:0.4に群分割するように、ピン総数8192ピンを、第1回目で4916ピン群と3276ピン群に分割して検査し、2回目で最初のグループを2950ピン群と1966ピン群に分割し、且つ次のグループを1966ピン群と1310ピン群に分割して検査して検査することもできる。奇数個のピン群が発生して群分割が出来ない場合には、検査プログラム上で架空のピン(空ピン)を追加して偶数個に整えることにより、最後まで群分割しながら検査を実行することが出来る。 However, the number of pins in the pin group to be inspected need not be the same. For example, in the inspection sequence shown in FIG. 4A, the total number of pins of 8192 pins is divided into the 4916 pin group and the 3276 pin group at the first time so as to be divided into groups of approximately 0.6: 0.4. The group can be divided into a 2950 pin group and a 1966 pin group, and the next group can be divided into a 1966 pin group and a 1310 pin group for inspection and inspection. If an odd number of pins occur and group division is not possible, add a fictitious pin (empty pin) on the inspection program and adjust it to an even number, and execute the inspection while dividing the group to the end. I can do it.
図4Bを用いて説明した第2の方法でも、同様に、必ずしも検査でショート発生無しと判明したピン全部をまとめる対象とせず、一部のピンをそのままにすることにより、検査対象となるピン群のピン数を同数としない方法を採用してもよい。 Similarly, in the second method described with reference to FIG. 4B, not all pins that have been found to be short-circuited by the inspection are necessarily collected, but a group of pins to be inspected by leaving some pins as they are. A method may be employed in which the number of pins is not the same.
従って、本発明の技術的範囲は、添付の特許請求の範囲の記載によって定められる。 Accordingly, the technical scope of the present invention is defined by the description of the appended claims.
1a〜1p〜2a〜8p:ピン、 2:被検査導体パターン,導体パターン、 4,4−1,4−2:電流プローブ、6,6−1,6−2:電圧プローブ、 8:定電流源、 9: 電圧検出部: 10,10−1,10−2:接触子、 12−1,12−2,12−3,12−4:ピン、 16:基板,被検査基板、 18:検査点,ランド、 20:半田バンプ、 50:基板検査装置、 52:開閉扉、 54:搬送部、 56u,56d:検査治具駆動機構、 58u,58d:検査治具、 60:搬送テーブル、 72:スキャナ、 76:制御部、 74:テスターコントローラ、 80:切換スイッチ、 82:検査処理部 1a to 1p to 2a to 8p: pins, 2: conductor pattern to be inspected, conductor pattern, 4,4-1, 4-2: current probe, 6,6-1, 6-2: voltage probe, 8: constant current 9: Voltage detection unit: 10, 10-1, 10-2: Contact, 12-1, 12-2, 12-3, 12-4: Pin, 16: Substrate, substrate to be inspected, 18: Inspection Point, Land, 20: Solder bump, 50: Board inspection device, 52: Opening / closing door, 54: Transport section, 56u, 56d: Inspection jig driving mechanism, 58u, 58d: Inspection jig, 60: Transfer table, 72: Scanner 76: Control unit 74: Tester controller 80: Changeover switch 82: Inspection processing unit
Claims (10)
前記複数本のピンを二分割してピン群を形成し、更に形成された各ピン群を二分割してピン群を形成することを、1本のピンに分割されるまで繰り返す手段と、
二分割する毎に、分割されたピン群相互間又はピン相互間の電気的ショートの有無を検査する手段とを有し、2回目の分割以降は、分割されたピン群相互間又はピン相互間の検査を同時に実施することを特徴とする、基板検査装置。 In a substrate inspection apparatus that has a plurality of pins (contact terminals) that are in contact with a predetermined inspection point of a wiring pattern on a substrate and transmit an inspection signal, and inspect the electrical characteristics of the wiring pattern through the pins And means for inspecting the presence or absence of an electrical short between the pins with the substrate removed, the means comprising:
Means for dividing the plurality of pins into two to form a pin group, and further dividing each formed pin group into two to form a pin group until it is divided into one pin;
And means for inspecting the presence or absence of electrical shorts between the divided pin groups or between the pins every time it is divided into two, and after the second division, between the divided pin groups or between the pins A substrate inspection apparatus characterized by simultaneously performing the inspections.
前記基板を外した状態で、ピン相互間又はピン群相互間の電気的ショートの有無を検査する手段を備え、前記複数本の全てのピンに対して、ピン相互間の電気的ショートの有無を同時に検査し、電気的ショート無しとされたピンを1つのピン群にまとめて、これらピン群相互間の電気的ショートの有無を同時に検査し、更に、電気的ショート無しとされたピン群を1つのピン群にまとめて、これらピン群相互間の電気的ショートの有無を同時に検査することを繰り返して、前記複数本の全てのピンが2つの群に分かれるまで検査することを特徴とする、基板検査装置。 In a substrate inspection apparatus that has a plurality of pins (contact terminals) that are in contact with a predetermined inspection point of a wiring pattern on a substrate and transmit an inspection signal, and inspect the electrical characteristics of the wiring pattern through the pins ,
A means for inspecting the presence or absence of electrical shorts between pins or between groups of pins with the substrate removed, and the presence or absence of electrical shorts between pins for all the plurality of pins. At the same time, the pins that are not electrically short-circuited are grouped into one pin group, the presence or absence of an electrical short between these pin groups is simultaneously inspected, and the pin group that is not electrically short-circuited is 1 A board characterized in that it is inspected until all of the plurality of pins are divided into two groups by repeatedly inspecting for the presence or absence of electrical shorts between these pin groups, collectively in one pin group. Inspection device.
前記複数本のピンの実際のピン総数が2の倍数でないとき、実際のピン総数より大きい2の倍数であって最小の数字を仮のピン総数とし、仮のピン総数と実際のピン総数の差を空きピンと定義して、ピン群相互間又はピン相互間の電気的ショートの有無を検査し、空きピンと他のピン間又は空きピン同士間の検査は電気的ショート無しとして処理する、基板検査装置。 In the board | substrate inspection apparatus of Claim 1 or 2,
When the actual number of pins of the plurality of pins is not a multiple of 2, the difference between the total number of temporary pins and the actual total number of pins is a multiple of 2 that is larger than the actual total number of pins and the smallest number is the total number of temporary pins. Is defined as a vacant pin, inspects for the presence of electrical shorts between pin groups or between pins, and the inspection between vacant pins and other pins or between vacant pins is treated as having no electrical shorts. .
前記ピン群相互間又はピン相互間の電気的ショートの有無の検査は、基板に対する通常の基板検査を終了後であって次の基板に対する通常の基板検査の開始前の期間に実施される、基板検査装置。 In the board | substrate inspection apparatus of Claim 1 or 2,
The substrate is inspected for the presence or absence of an electrical short between the pin groups or between the pins, after the normal substrate inspection for the substrate is completed and before the start of the normal substrate inspection for the next substrate. Inspection device.
前記複数本のピンに対して、検査治具で固定されたときに位置的に近いピンに対しては近いピン番号を付与して、ピン番号の近いピンに関する検査を早い段階で実施する、基板検査装置。 The substrate inspection apparatus according to claim 2,
A board that performs a test on a pin with a close pin number at an early stage by assigning a close pin number to a pin that is close in position to the plurality of pins when fixed by an inspection jig. Inspection device.
(a)前記基板を前記ピンから取り外し、
(b)前記複数本のピンを二分割して、電気的に並列接続されたピンの集まりであるピン群を形成し、
(c)前記ピン群相互間の電気的ショートの有無を検査し、
(d)更に、各ピン群を二分割して、電気的に接続されたピン群を形成し、
(e)分割されたピン群相互間の電気的ショートの有無を同時に検査し、
(f)工程(d)〜(e)を1本のピン相互間の検査まで繰り返す、検査する方法。 Check for electrical shorts between pins for multiple pins (contact terminals) that are in contact with a predetermined inspection point on the wiring pattern and transmit inspection signals when inspecting the board for electrical characteristics. In the inspection method,
(a) removing the substrate from the pin;
(b) dividing the plurality of pins into two to form a group of pins that are a group of electrically connected pins;
(c) Check for electrical shorts between the pins,
(d) Furthermore, each pin group is divided into two to form electrically connected pin groups,
(e) Inspect simultaneously for the presence of electrical shorts between the divided pin groups,
(f) A test method in which the steps (d) to (e) are repeated until the test between one pin.
(a)前記基板を前記ピンから取り外し、
(b)前記複数本の全てのピンに対して、ピン相互間の電気的ショートの有無を同時に検査し、
(c)電気的ショート無しとされたピンを1つのピン群にまとめて、これらピン群相互間の電気的ショートの有無を同時に検査し、
(d)電気的ショート無しとされたピン群を1つのピン群にまとめて、これらピン群相互間の電気的ショートの有無を同時に検査し、
(e)工程(c)〜(d)を前記複数本の全てのピンが2つの群に分かれるまで繰り返す、検査する方法。 Check for electrical shorts between pins for multiple pins (contact terminals) that are in contact with a predetermined inspection point on the wiring pattern and transmit inspection signals when inspecting the board for electrical characteristics. In the inspection method,
(a) removing the substrate from the pin;
(b) For all the plurality of pins, simultaneously inspect for the presence of electrical shorts between the pins,
(c) Combine the pins that have no electrical shorts into one pin group, and simultaneously inspect for the presence of electrical shorts between these pin groups,
(d) A group of pins that have no electrical shorts are combined into a single pin group, and the presence or absence of electrical shorts between these pin groups is simultaneously inspected,
(e) A test method in which steps (c) to (d) are repeated until all of the plurality of pins are divided into two groups.
前記複数本のピンの実際のピン総数が2の倍数でないとき、実際のピン総数より大きい2の倍数であって最小の数字を仮のピン総数とし、仮のピン総数と実際のピン総数の差を空きピンと定義して、ピン群相互間又はピン相互間の電気的ショートの有無を検査し、空きピンと他のピン間又は空きピン同士間の検査は電気的ショート無しとして処理する、検査する方法。 In the method for inspecting the presence or absence of an electrical short between pins according to claim 6 or 7,
When the actual number of pins of the plurality of pins is not a multiple of 2, the difference between the total number of temporary pins and the actual total number of pins is a multiple of 2 that is larger than the actual total number of pins and the smallest number is the total number of temporary pins. Is defined as an empty pin, and the presence or absence of an electrical short between pins or between pins is inspected, and the inspection between an empty pin and another pin or between empty pins is treated as no electrical short. .
前記ピン群相互間又はピン相互間の電気的ショートの有無の検査は、基板に対する通常の基板検査を終了後であって次の基板に対する通常の基板検査の開始前の期間に実施される、検査する方法。 In the method for inspecting the presence or absence of an electrical short between pins according to claim 6 or 7,
The inspection for the presence or absence of an electrical short between the pin groups or between the pins is performed after a normal substrate inspection for a substrate and before a normal substrate inspection for the next substrate is started. how to.
前記複数本のピンに対して、検査治具で固定されたときに位置的に近いピンに対しては近いピン番号を付与して、ピン番号の近いピンに関する検査を早い段階で実施する、検査する方法。 The method for inspecting the presence or absence of an electrical short between pins according to claim 7,
For the plurality of pins, an inspection is performed at an early stage by assigning a close pin number to a pin that is close in position when fixed by an inspection jig, and performing an inspection on a pin having a close pin number. how to.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008090593A JP2009244077A (en) | 2008-03-31 | 2008-03-31 | Substrate inspection device and method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008090593A JP2009244077A (en) | 2008-03-31 | 2008-03-31 | Substrate inspection device and method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009244077A true JP2009244077A (en) | 2009-10-22 |
Family
ID=41306137
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008090593A Pending JP2009244077A (en) | 2008-03-31 | 2008-03-31 | Substrate inspection device and method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009244077A (en) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012018116A (en) * | 2010-07-09 | 2012-01-26 | Hioki Ee Corp | Probe unit for circuit board checkup and circuit board checkup device |
JP2013061260A (en) * | 2011-09-14 | 2013-04-04 | Hioki Ee Corp | Circuit board inspection device and circuit board inspection method |
JP2013104798A (en) * | 2011-11-15 | 2013-05-30 | Sharp Corp | Inspection equipment, inspection method, inspection program, and program recording medium |
JP2013104799A (en) * | 2011-11-15 | 2013-05-30 | Sharp Corp | Inspection equipment, inspection method, inspection program, and program recording medium |
KR101363608B1 (en) | 2013-08-26 | 2014-02-19 | 주식회사 포스텔 | Burn-in board test jig |
JP2015038989A (en) * | 2009-11-05 | 2015-02-26 | ローム株式会社 | Signal transmission circuit device, semiconductor device and inspection device and inspection method therefor, and signal transmission device and motor driving device using the same |
JP2015114164A (en) * | 2013-12-10 | 2015-06-22 | 株式会社メイコー | Inspection method of printed wiring board |
JP2015225039A (en) * | 2014-05-29 | 2015-12-14 | 日本電産リード株式会社 | Substrate inspection device and inspection jig |
JP2015225040A (en) * | 2014-05-29 | 2015-12-14 | 日本電産リード株式会社 | Substrate inspection device and inspection jig |
KR101924413B1 (en) | 2018-04-30 | 2018-12-03 | 주식회사 디케이티 | Apparatus and Method for inspecting Flexible Printed Circuit Board |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5622972A (en) * | 1979-06-22 | 1981-03-04 | Genrad Inc | Method and device of electrical short test etc* |
JPH02210271A (en) * | 1989-02-10 | 1990-08-21 | Fujitsu Ltd | Checking device for short-circuit of multi-pin probe |
JPH05264632A (en) * | 1992-03-17 | 1993-10-12 | Fujitsu Ltd | Test terminal selecting circuit |
-
2008
- 2008-03-31 JP JP2008090593A patent/JP2009244077A/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5622972A (en) * | 1979-06-22 | 1981-03-04 | Genrad Inc | Method and device of electrical short test etc* |
JPH02210271A (en) * | 1989-02-10 | 1990-08-21 | Fujitsu Ltd | Checking device for short-circuit of multi-pin probe |
JPH05264632A (en) * | 1992-03-17 | 1993-10-12 | Fujitsu Ltd | Test terminal selecting circuit |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9632135B2 (en) | 2009-11-05 | 2017-04-25 | Rohm Co., Ltd. | Signal transmission circuit device, semiconductor device, method and apparatus for inspecting semiconductor device, signal transmission device, and motor drive apparatus using signal transmission device |
US11658659B2 (en) | 2009-11-05 | 2023-05-23 | Rohm Co., Ltd. | Signal transmission circuit device, semiconductor device, method and apparatus for inspecting semiconductor device, signal transmission device, and motor drive apparatus using signal transmission device |
US11115020B2 (en) | 2009-11-05 | 2021-09-07 | Rohm Co., Ltd. | Signal transmission circuit device, semiconductor device, method and apparatus for inspecting semiconductor device, signal transmission device, and motor drive apparatus using signal transmission device |
JP2015038989A (en) * | 2009-11-05 | 2015-02-26 | ローム株式会社 | Signal transmission circuit device, semiconductor device and inspection device and inspection method therefor, and signal transmission device and motor driving device using the same |
US10382035B2 (en) | 2009-11-05 | 2019-08-13 | Rohm Co., Ltd. | Signal transmission circuit device, semiconductor device, method and apparatus for inspecting semiconductor device, signal transmission device, and motor drive apparatus using signal transmission device |
JP2012018116A (en) * | 2010-07-09 | 2012-01-26 | Hioki Ee Corp | Probe unit for circuit board checkup and circuit board checkup device |
KR101731000B1 (en) | 2010-07-09 | 2017-04-27 | 히오끼 덴끼 가부시끼가이샤 | Probe unit for inspection of circuit board and circuit board inspection device |
JP2013061260A (en) * | 2011-09-14 | 2013-04-04 | Hioki Ee Corp | Circuit board inspection device and circuit board inspection method |
JP2013104799A (en) * | 2011-11-15 | 2013-05-30 | Sharp Corp | Inspection equipment, inspection method, inspection program, and program recording medium |
JP2013104798A (en) * | 2011-11-15 | 2013-05-30 | Sharp Corp | Inspection equipment, inspection method, inspection program, and program recording medium |
KR101363608B1 (en) | 2013-08-26 | 2014-02-19 | 주식회사 포스텔 | Burn-in board test jig |
JP2015114164A (en) * | 2013-12-10 | 2015-06-22 | 株式会社メイコー | Inspection method of printed wiring board |
JP2015225040A (en) * | 2014-05-29 | 2015-12-14 | 日本電産リード株式会社 | Substrate inspection device and inspection jig |
JP2015225039A (en) * | 2014-05-29 | 2015-12-14 | 日本電産リード株式会社 | Substrate inspection device and inspection jig |
KR101924413B1 (en) | 2018-04-30 | 2018-12-03 | 주식회사 디케이티 | Apparatus and Method for inspecting Flexible Printed Circuit Board |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009244077A (en) | Substrate inspection device and method | |
JPH04309875A (en) | In-circuit tester | |
US20050200363A1 (en) | Electrical inspection method and apparatus for printed wiring board for the electronic component mounting, and computer-readable recording medium | |
JP4532570B2 (en) | Circuit board inspection apparatus and circuit board inspection method | |
KR20130037641A (en) | Substrate inspecting apparatus | |
JP4068248B2 (en) | Insulation inspection apparatus for substrate and insulation inspection method thereof | |
JP2011089858A (en) | Method of maintaining inspection tool and substrate inspection apparatus | |
JP2010014479A (en) | Measuring apparatus and method | |
WO2008001651A1 (en) | Board inspecting method and board inspecting device | |
JP5208787B2 (en) | Circuit board inspection apparatus and circuit board inspection method | |
JP2007322127A (en) | Method for inspecting substrate and substrate inspection system | |
JP2007155640A (en) | Method and system for inspecting integrated circuit | |
JP2014228301A (en) | Board inspection method | |
WO2017168530A1 (en) | Inspection method and inspection system for wiring path of substrate | |
JP5420303B2 (en) | Circuit board inspection apparatus and circuit board inspection method | |
JP2020128881A (en) | Short circuit inspection system, and short circuit inspection method | |
JP2003004795A (en) | Inspection system for connection of board for integrated circuit | |
JP6520127B2 (en) | Substrate inspection apparatus, substrate inspection method, and substrate inspection jig | |
JP3361982B2 (en) | Inspection apparatus and inspection method for substrate etc. having a plurality of terminals | |
JP2014020815A (en) | Substrate inspection device and substrate inspection method | |
JP2008060162A (en) | Mount testing apparatus for testing appropriate design of land pattern, and its mount testing method | |
JP2004361249A (en) | Substrate inspection device | |
JP5404113B2 (en) | Circuit board pass / fail judgment method | |
JP2009250659A (en) | Tool tester and tool testing method | |
JPH10104301A (en) | Method for inspecting package substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110330 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120517 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121004 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121003 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130227 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130625 |