JP2008004771A - 薄膜トランジスタ及び液晶表示装置 - Google Patents
薄膜トランジスタ及び液晶表示装置 Download PDFInfo
- Publication number
- JP2008004771A JP2008004771A JP2006172920A JP2006172920A JP2008004771A JP 2008004771 A JP2008004771 A JP 2008004771A JP 2006172920 A JP2006172920 A JP 2006172920A JP 2006172920 A JP2006172920 A JP 2006172920A JP 2008004771 A JP2008004771 A JP 2008004771A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- film transistor
- source electrode
- thin film
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 31
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 11
- 239000004065 semiconductor Substances 0.000 claims abstract description 44
- 230000014759 maintenance of location Effects 0.000 abstract description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 10
- 239000000758 substrate Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Thin Film Transistor (AREA)
- Shift Register Type Memory (AREA)
Abstract
【課題】ＴＦＴ液晶ディスプレイの電荷保持特性を向上させて画質を向上させることができる薄膜トランジスタ及び薄膜トランジスタを用いた液晶表示装置を提供する。
【解決手段】一対の電極肢を有するソース電極１３と、前記ソース電極の一対の電極肢間に、当該ソース電極の一対の電極肢に対し、電極肢が平行に対向配置されたドレーン電極１４と、前記ソース電極と前記ドレーン電極との間のチャンネル領域に形成する半導体層として、前記ソース電極の一対の電極肢と前記ドレーン電極の電極肢とが平行に対向配置されるチャンネル領域１２ｂにのみ形成した半導体層１２とを備える。
【選択図】図１
【解決手段】一対の電極肢を有するソース電極１３と、前記ソース電極の一対の電極肢間に、当該ソース電極の一対の電極肢に対し、電極肢が平行に対向配置されたドレーン電極１４と、前記ソース電極と前記ドレーン電極との間のチャンネル領域に形成する半導体層として、前記ソース電極の一対の電極肢と前記ドレーン電極の電極肢とが平行に対向配置されるチャンネル領域１２ｂにのみ形成した半導体層１２とを備える。
【選択図】図１
Description
本発明は、表示装置の画質を向上させるための薄膜トランジスタ及び液晶表示装置に関するものである。
図５は、従来の薄膜トランジスタの構造を示す平面図である。図５に示す薄膜トランジスタは、ゲート電極１１と、ａ−Ｓｉ層でなる半導体層１２と、Ｕ字型のソース電極１３及び当該ソース電極１３の一対の電極肢の間に先端の電極肢が平行に対向配置されたドレーン電極１４とを備えたａ−Ｓｉ・ＴＦＴ構造を有し、ソース電極１３をドレーン電極１４の周りにＵ字型に構成することで、ドレーン電極１４とソース電極１３間に電荷が流れるチャンネルをさらに確保できる（例えば、特許文献１参照）。
このようなａ−Ｓｉ・ＴＦＴは、ソース電極１３の内側がＵ字型を示すＵ字型ＴＦＴを形成し、ソース電極１３とドレーン電極１４との間の半導体層１２として、半円弧状の半導体領域１２ａと平行対向電極半導体領域１２ｂとを有し、Ｕ字型ＴＦＴの特性としては、２つの平行対向電極ＴＦＴと１つの半円弧状ＴＦＴからなる並列接続ＴＦＴ特性の合成と考えられる。
しかしながら、このようなＴＦＴ構造においては、ドレーン電圧Ｖｄｓが印加されている状態で、Ｖｄｓ画像化すると、ゲート電圧Ｖｇｓのマイナスの領域でドレーン電流Ｉｄｓが激増することになり、このドレーン電流の激増によりＴＦＴ液晶ディスプレイの電荷保持特性が悪化し、画質が低下する。
これは、ゲート電圧Ｖｇｓのマイナスの領域でドレーン電圧Ｖｄｓが閾値を越えるとＵ字型ＴＦＴの半円弧状ＴＦＴ部分のドレーン電流が激増するためである。この現象は半円弧状半導体領域１２ａの外周電極に囲まれた部分の電位が外周電極の電位に誘導されて高くなり、半円弧状半導体領域１２ａにチャンネルが生じ漏洩電流が流れることにより電荷保持特性が悪化するものと解釈される。
そこで、本発明は上述した点に鑑みてなされたもので、ＴＦＴ液晶ディスプレイの電荷保持特性を向上させて画質を向上させることができる薄膜トランジスタ及び薄膜トランジスタを用いた液晶表示装置を提供することを目的とする。
上記目的を達成するために、本発明に係る薄膜トランジスタは、一対の電極肢を有するソース電極と、前記ソース電極の一対の電極肢間に、当該ソース電極の一対の電極肢に対し、電極肢が平行に対向配置されたドレーン電極と、前記ソース電極と前記ドレーン電極との間のチャンネル領域に形成する半導体層として、前記ソース電極の一対の電極肢と前記ドレーン電極の電極肢とが平行に対向配置されるチャンネル領域にのみ形成した半導体層とを備えたものである。
また、本発明に係る液晶表示装置は、前記記載の薄膜トランジスタを用いたことを特徴とするものである。
本発明によれば、ソース電極とドレーン電極との間のチャンネル領域に形成する半導体層として、ソース電極の一対の電極肢とドレーン電極の電極肢とが平行に対向配置されるチャンネル領域にのみ形成した半導体層を備えることで、ゲート電圧Ｖｇｓのマイナス領域でのドレーン電流Ｉｄｓを激減させることができ、ＴＦＴ液晶ディスプレイの電荷保持特性を向上させて画質を向上させることができる。
実施の形態１．
図１は、本発明の実施の形態１に係る薄膜トランジスタのチャンネル領域部分を示すものであり、（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ’線断面図、（ｃ）は（ａ）のＢ−Ｂ’線断面図である。
図１は、本発明の実施の形態１に係る薄膜トランジスタのチャンネル領域部分を示すものであり、（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ’線断面図、（ｃ）は（ａ）のＢ−Ｂ’線断面図である。
図１に示す薄膜トランジスタは、ガラス基板１０上に形成されたゲート電極１１と、ガラス基板１０及びゲート電極１１を覆う絶縁層１５と、絶縁層１５の上に形成されたｉ・ａ−Ｓｉ層でなる半導体層１２と、半導体層１２上にｎ＋ａ−Ｓｉ層１６を介して形成されたソース電極１３／ドレーン電極１４とを備える。
図１に示す薄膜トランジスタは、ソース電極１３の内側がＵ字型を示すＵ字型ＴＦＴを形成し、ドレーン電極１４の電極肢は、Ｕ字型のソース電極１３の一対の電極肢の間に平行に対向配置されてなり、ソース電極１３とドレーン電極１４との間の半導体層１２は、円弧状のソース電極１３とドレーン電極１４とに挟まれた半円弧状の領域にはａ−Ｓｉ層が除去されて半導体層１２は形成されなく、Ｕ字型のソース電極１３の一対の電極肢と、これら電極肢の間に平行に対向配置されたドレーン電極１４の電極肢との間の平行対向電極半導体領域１２ｂのみ半導体層１２が形成されている。
すなわち、図１に示す薄膜トランジスタは、円弧状のソース電極１３とドレーン電極１４とに挟まれた半円弧状の領域には半導体層１２が形成されてない。
また、図１に示す薄膜トランジスタには、ゲート電極１１の端部とソース電極１３とドレーン電極１４の段差領域（横切る領域）にも半導体層１２を残すことが歩留りの観点から望ましい。
図２は、上記構成に係る薄膜トランジスタのゲート電圧Ｖｇｓのマイナス領域でのドレーン電流Ｉｄｓの激減効果を説明する特性図であり、ドレーン電圧Ｖｄｓ＝１５Ｖ印加時におけるゲート電圧Ｖｇｓ：ドレーン電流Ｉｄｓの特性を示している。
図２に示すように、図５に示す構成を備える従来例の特性Ｂに対して、図１に示す構成を備える本発明の特性Ａは、ゲート電圧Ｖｇｓのマイナス領域でのドレーン電流Ｉｄｓを激減することができる。例えば、ゲート電圧Ｖｇｓ＝−１０Ｖの場合、従来例の特性Ｂはドレーン電流Ｉｄｓ＝１×１０−１１Ａの電流値が流れるのに対し、本発明の特性Ａはドレーン電流Ｉｄｓ＝２×１０−１５Ａの電流値であり、点線で示す範囲Ｃのドレーン電流Ｉｄｓの激減効果を得ることができる。
これは、図５に示す従来例の構成の場合、ソース電極１３とドレーン電極１４との間の半導体層１２として、半円弧状の半導体領域１２ａと平行対向電極半導体領域１２ｂとが存在するが、図１に示す本発明の構成の場合は、半円弧状の半導体領域１２ａは存在しなく、平行対向電極半導体領域１２ｂのみが存在することに起因するもので、半円弧状半導体領域に流れる漏洩電流を無くするものである。
従って、実施の形態１によれば、ソース電極１３とドレーン電極１４との間のチャンネル領域に形成する半導体層１２として、ソース電極１３の一対の電極肢とドレーン電極１４の電極肢とが平行に対向配置されるチャンネル領域にのみ形成した半導体層を設けることにより、ゲート電圧Ｖｇｓのマイナス領域でのドレーン電流Ｉｄｓを激減させることができ、これによって、ＴＦＴ液晶ディスプレイの電荷保持特性を向上させて画質を向上させることができる。
実施の形態２．
図３は、本発明の実施の形態２に係る薄膜トランジスタのチャンネル領域部分を示すものである。上述した実施の形態１では、ソース電極１３として、Ｕ字状に形成された場合を示しているが、この実施の形態２では、コ字状に形成された場合を示している。
図３は、本発明の実施の形態２に係る薄膜トランジスタのチャンネル領域部分を示すものである。上述した実施の形態１では、ソース電極１３として、Ｕ字状に形成された場合を示しているが、この実施の形態２では、コ字状に形成された場合を示している。
図３（ａ）に示すように、コ字状に形成されたソース電極１３’の胴体部分にドレーン電極１４の電極肢先端が対向する長方形の領域にはａ−Ｓｉ層が除去されて半導体層は形成されてなく、コ字型のソース電極１３’の一対の電極肢と、これら電極肢の間に平行に対向配置されたドレーン電極１４の電極肢との間の平行対向電極半導体領域１２ｂのみ半導体層１２が形成されている。
図３（ａ）に示す構成では、ドレーン電極１４の電極肢先端までが平行対向電極半導体領域１２ｂ内に収容されているが、図３（ｂ）に示す場合のように、ドレーン電極１４の電極肢先端の一部が平行対向電極半導体領域１２ｂ内からはみだし、半導体層は形成されてない長方形の領域に及んでも効果上差異はなく、図３（ａ）、（ｂ）に示す実施の形態２においても実施の形態１と同様の効果を得ることができる。
実施の形態３．
図４は、図１に示す実施の形態１に係る薄膜トランジスタの製造工程を説明する図である。以下、図４（ａ）乃至（ｄ）に従って工程順に説明する。まず、基板上にゲート電極１１を形成する（図４（ａ）参照）。次に、ゲート電極１１を覆うようにしてＰ−ＥＣＶＤ法により図示しない絶縁層を形成した後、絶縁層の上にＰ−ＥＣＶＤ法によりｉ・ａ−Ｓｉ層を形成し、連続してｎ＋ａ−Ｓｉ層を形成し、フォトリソグラフィとドライエッチング法を用いて半導体層１２のａ−Ｓｉアイランドを形成する（図４（ｂ）参照）。
図４は、図１に示す実施の形態１に係る薄膜トランジスタの製造工程を説明する図である。以下、図４（ａ）乃至（ｄ）に従って工程順に説明する。まず、基板上にゲート電極１１を形成する（図４（ａ）参照）。次に、ゲート電極１１を覆うようにしてＰ−ＥＣＶＤ法により図示しない絶縁層を形成した後、絶縁層の上にＰ−ＥＣＶＤ法によりｉ・ａ−Ｓｉ層を形成し、連続してｎ＋ａ−Ｓｉ層を形成し、フォトリソグラフィとドライエッチング法を用いて半導体層１２のａ−Ｓｉアイランドを形成する（図４（ｂ）参照）。
次に、スパッタリング法によりソース・ドレーン電極材料を成膜し、フォトリソグラフィとウエットエッチング法を用いてソース電極１３／ドレーン電極１４を形成する（図４（ｃ）参照）。その後、ソース・ドレーン間のｎ＋ａ−Ｓｉ層をドライエッチング法によりエッチングして完了する（図４（ｄ）参照）。
なお、図４（ｄ）においては、斜線で示すソース電極１３／ドレーン電極１４の周囲にも半導体層１２が形成されているが、必ずしもこの斜線部分の半導体層１２は必要なく、少なくとも平行対向電極半導体領域１２ｂにのみ半導体層１２を形成すればよい。
また、上述した実施の形態による薄膜トランジスタは、液晶表示装置の基板上のゲート配線とデータ配線が交差する地点にマトリクス状に配置してスイッチング素子として用いられる。
１０・・・ガラス基板、１１・・・ゲート電極、１５・・・ゲート絶縁層、１２・・・半導体層、１３，１３’・・・ソース電極、１４・・・ドレーン電極、１２ａ・・・半円弧状半導体領域１２ｂ・・・平行対向電極半導体領域。
Claims (5)
- 一対の電極肢を有するソース電極と、
前記ソース電極の一対の電極肢間に、当該ソース電極の一対の電極肢に対し、電極肢が平行に対向配置されたドレーン電極と、
前記ソース電極と前記ドレーン電極との間のチャンネル領域に形成する半導体層として、前記ソース電極の一対の電極肢と前記ドレーン電極の電極肢とが平行に対向配置されるチャンネル領域にのみ形成した半導体層と
を備えた薄膜トランジスタ。 - 請求項１に記載の薄膜トランジスタにおいて、
ソース電極とドレーン電極がゲート電極端部を横切る領域に、半導体層が設けられている
ことを特徴とする薄膜トランジスタ。 - 請求項１または２に記載の薄膜トランジスタにおいて、
前記ソース電極は、Ｕ字状に形成された
ことを特徴とする薄膜トランジスタ。 - 請求項１または２に記載の薄膜トランジスタにおいて、
前記ソース電極は、コ字状に形成された
ことを特徴とする薄膜トランジスタ。 - 請求項１から４までのいずれか１項に記載の薄膜トランジスタを用いたことを特徴とする液晶表示装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006172920A JP4257345B2 (ja) | 2006-06-22 | 2006-06-22 | 薄膜トランジスタ及び液晶表示装置 |
| KR1020060118094A KR20070121490A (ko) | 2006-06-22 | 2006-11-28 | 박막트랜지스터 및 액정표시장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006172920A JP4257345B2 (ja) | 2006-06-22 | 2006-06-22 | 薄膜トランジスタ及び液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008004771A true JP2008004771A (ja) | 2008-01-10 |
| JP4257345B2 JP4257345B2 (ja) | 2009-04-22 |
Family
ID=39008909
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006172920A Active JP4257345B2 (ja) | 2006-06-22 | 2006-06-22 | 薄膜トランジスタ及び液晶表示装置 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP4257345B2 (ja) |
| KR (1) | KR20070121490A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020098048A1 (zh) * | 2018-11-12 | 2020-05-22 | 惠科股份有限公司 | 显示面板和显示装置 |
-
2006
- 2006-06-22 JP JP2006172920A patent/JP4257345B2/ja active Active
- 2006-11-28 KR KR1020060118094A patent/KR20070121490A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020098048A1 (zh) * | 2018-11-12 | 2020-05-22 | 惠科股份有限公司 | 显示面板和显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4257345B2 (ja) | 2009-04-22 |
| KR20070121490A (ko) | 2007-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11921392B2 (en) | Display device | |
| KR102080065B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| JP4850057B2 (ja) | 液晶表示装置及びその製造方法 | |
| US20180294361A1 (en) | Thin film transistor and method for manufacturing the same array substrate and display device | |
| US10290661B2 (en) | Thin film transistor and method of fabricating the same, array substrate and display apparatus | |
| KR102127781B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| JP6227016B2 (ja) | アクティブマトリクス基板 | |
| WO2019033812A1 (zh) | 显示基板、显示面板及显示装置 | |
| US9123820B2 (en) | Thin film transistor including semiconductor oxide layer having reduced resistance regions | |
| US20160155736A1 (en) | Liquid crystal display device and manufacturing method thereof | |
| TWI575577B (zh) | 畫素結構及畫素結構的製造方法 | |
| US8067767B2 (en) | Display substrate having vertical thin film transistor having a channel including an oxide semiconductor pattern | |
| US9947798B2 (en) | Display device | |
| KR102224457B1 (ko) | 표시장치와 그 제조 방법 | |
| US20150206818A1 (en) | Liquid crystal display and method of fabricating the same | |
| US9917208B2 (en) | Thin film transistor and method for manufacturing the same, and array substrate | |
| JP4257345B2 (ja) | 薄膜トランジスタ及び液晶表示装置 | |
| CN106024811A (zh) | 显示基板及其制作方法、显示器件 | |
| CN111312729B (zh) | 共享薄膜晶体管及显示面板 | |
| KR101327849B1 (ko) | 박막 트랜지스터 및 그 제조 방법과, 그를 이용한 표시장치및 표시장치용 구동 회로 | |
| JP6262477B2 (ja) | 薄膜トランジスタ、表示装置用電極基板およびそれらの製造方法 | |
| JP5452842B2 (ja) | 薄膜トランジスタ、および薄膜トランジスタの製造方法 | |
| KR101273671B1 (ko) | 산화물 반도체 박막 트랜지스터 제조방법, 이에 따라 제조된 산화물 반도체 박막 트랜지스터를 포함하는 디스플레이 장치 및 능동구동센서 장치 | |
| KR101385471B1 (ko) | 박막 트랜지스터 및 그 제조 방법과, 그를 이용한 액정표시 장치 및 유기 발광 다이오드 표시 장치 | |
| JP2014165310A (ja) | 表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080411 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080422 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080718 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080819 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081114 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20081222 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090120 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090202 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120206 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4257345 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130206 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140206 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |