JP2007534139A - 強誘電体コンデンサのための回復アニールを可能にする多層障壁 - Google Patents

強誘電体コンデンサのための回復アニールを可能にする多層障壁 Download PDF

Info

Publication number
JP2007534139A
JP2007534139A JP2006521040A JP2006521040A JP2007534139A JP 2007534139 A JP2007534139 A JP 2007534139A JP 2006521040 A JP2006521040 A JP 2006521040A JP 2006521040 A JP2006521040 A JP 2006521040A JP 2007534139 A JP2007534139 A JP 2007534139A
Authority
JP
Japan
Prior art keywords
ferroelectric
barrier layer
hydrogen
oxygen
multilayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006521040A
Other languages
English (en)
Inventor
アンドレアス・ヒリガー
ジンユ・リアン
ニコラス・ナゲル
ライナー・ブルフハウス
シュテファン・ゲルンハルト
ウヴェ・ヴェルハウゼン
モン・ブムキ
カール・ホルニック
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of JP2007534139A publication Critical patent/JP2007534139A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1236Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates
    • H01G4/1245Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates containing also titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/33Thin- or thick-film capacitors 
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/57Capacitors with a dielectric comprising a perovskite structure material comprising a barrier layer to prevent diffusion of hydrogen or oxygen

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Ceramic Capacitors (AREA)

Abstract

強誘電体コンデンサ101のための多層障壁115は、水素及び酸素の両方を通すことができる外方拡散障壁115aを備えている。外方拡散障壁層115aは、強誘電体コンデンサ101の強誘電体を被覆している。エッチング時に生じる強誘電体の損傷を修復するために、酸素アニール処理時に、酸素は外方拡散障壁層を通って強誘電体内に入る。外方拡散障壁層は、酸素アニール処理時に、分子が強誘電体から離脱するのを妨げることにより強誘電体の分解を低減する。多層障壁はまた、酸素アニール処理による強誘電体の修復後に、外方拡散障壁層上に堆積される水素障壁層115bも備えている。水素障壁層は、最終処理時に水素が強誘電体内に入るのを多層障壁が妨げることを可能にする。

Description

本発明は、強誘電体デバイス内の障壁層に関するものである。
FeRAM(強誘電体ランダムアクセスメモリ:Ferroelectric Random Access Memory)中の強誘電体材料及びDRAM中の高K材料は、一般に、酸素雰囲気中において高温(500℃又はこれより高温)でアニール処理が施され、例えば材料の反応性イオンエッチング(RIE)によって生じる損傷などといった処理時の損傷を回復する。アニール処理時に、周囲の酸素は強誘電体材料内に拡散し、高温で反応して回復をもたらす。通常、強誘電体が高温で分解するのを防止するため、アニール処理に先立って、障壁層(例えば、Al)が堆積される。強誘電体としてPZTが用いられる場合、障壁が、PZTからの鉛の外方拡散を低減するということが重要である。
従来技術における障壁層はまた、例えば最終のBEOL処理時に水素が強誘電体内に拡散して強誘電体を損傷するのを防止することも必要とする。BEOL処理のいくつかの具体例は、絶縁部の堆積と、銅処理とフォーミングガスのアニール処理とを含んでいる。障壁層は、強誘電体内への水素の拡散を防止するために最適化することができるが、この最適化された層はまた、結果的に酸素に対する障壁ともなる。強誘電体内への酸素の拡散が減少するのに伴って、有効な回復アニールが減少するといった結果が生じる。
1つの選択肢は、より高温でより長時間回復アニール処理を続行することであるが、これは、とくにプラグ構造の上にコンデンサを有するコンデンサに対しては問題を生じさせる。ポリシリコンのプラグ又はタングステンのプラグ(コンタクトプラグ)は、しばしば、強誘電体コンデンサの底部電極をトランジスタに接続するための上下方向の相互接続部として用いられる。強誘電体コンデンサにおいては、このようなコンタクトプラグは、プラグ上コンデンサ(COP)構造を形成する。COP構造においては、プラグの頂部の上の障壁は、酸素が強誘電体からプラグに通り抜けるのを防止する。回復アニール処理を高温であまりにも長時間実施すると、酸素はプラグの頂部で障壁を通り抜け、プラグの材料を酸化してコンタクトの機能を失わせるであろう。
PZTは、アニール処理時に酸素が強誘電体内に入ることを許容する一方、アニール処理の高温に起因して強誘電体が分解するのを防止する障壁を有するのが望ましいであろう。さらに、障壁は、BEOL処理時に水素が強誘電体内に入って強誘電体に損傷を生じさせるのを防止するのが望ましいであろう。
本発明は、アニール処理時に酸素が強誘電体内に入ることを許容する(allow)一方、アニール処理の高温に起因して強誘電体が分解するのを防止する障壁(barrier)を提供する。この障壁はまた、アニール後の処理時(post-anneal processing)に水素が強誘電体内に入って該強誘電体に損傷(damage)を生じさせるのも防止する。
一般論としては、本発明は、水素及び酸素を両方とも通すことができる外方拡散障壁層(outdiffusion barrier layer)を有する強誘電体コンデンサのための多層障壁(multi-layer barrier)を含んでいる。この外方拡散障壁層は、強誘電体コンデンサの強誘電体を被覆している。エッチング時に生じた強誘電体の損傷を修復する(repair)ために、酸素アニール処理時に、酸素が外方拡散障壁層を通って強誘電体内に入る。外方拡散障壁層は、酸素アニール処理時に、分子が強誘電体から離脱するのを妨げる(block)ことにより強誘電体の分解を低減する。多層障壁はまた、酸素アニール処理によって強誘電体を修復した後、外方拡散障壁層の上に堆積される(deposited)水素障壁層も含んでいる。この水素障壁層は、多層障壁をして、最終処理(back-end process)の実行時に水素が強誘電体内に入るのを妨げさせる。
この多層障壁を生成する方法は、次の各ステップを含む。コンデンサの強誘電体の上に、水素及び酸素を両方とも通すことができる外方拡散障壁層を堆積する(deposit)ステップ。酸素アニール処理を行って強誘電体の損傷を修復するステップ。酸素が外方拡散障壁層を通って強誘電体に入るのを許容する一方、酸素アニール処理時に外方拡散障壁層を用いて強誘電体の分解を低減するステップ。酸素アニール処理により強誘電体を修復した後、外方拡散障壁層の上に水素障壁層を堆積するステップ。堆積された水素障壁層を伴った多層障壁を用いて、最終処理の実行時に水素が強誘電体内に入るのを妨げるステップ。
以下、添付の図面を参照しつつ、単に本発明を例示することのみを目的として、本発明の好ましい特徴を説明する。
図1は、強誘電体コンデンサ(フェロキャパシタ:ferrocapacitor)101を示している。頂部電極105と底部電極107との間にはPZT層103が存在する。なお、他の実施の形態では、PZTに代えてその他の強誘電体材料を用いてもよい。頂部電極105には、メタルコンタクト106(metal contact:金属接触部)が電気的に接続されている。
底部電極107の支持(supporting)は、例えばTEOSで形成された下部構造体109(substructure)によって行われる。例えばポリシリコン又はタングステンで形成されたコンタクトプラグ111(contact plug)は、下部構造体109を通り抜け、底部電極107を下敷シリコン活性領域113(underlying silicon active region)に電気的に接続している。
底部電極107はまた、コンタクトプラグ111から強誘電体層103内への酸素の拡散を防止するための障壁層を含んでいてもよい。
頂部電極105の被覆(covering)は、頂部電極105及び強誘電体層103(PZT層)にエッチングを施すのに用いられる第1のTEOSハードマスク119(hardmask)によって行われる。多層障壁115は、ハードマスク119と頂部電極105と強誘電体層103(PZT層)とを被覆している。多層障壁115は、少なくとも2つの層で構成されているが、さらに追加の層を設けてもよい。第2のTEOSハードマスク121は、多層障壁115と底部電極107とを被覆し、底部電極107にエッチングを施すのに用いられる。外側障壁層117は、第2のTEOSハードマスク121を被覆している。TEOS以外のハードマスク材料を用いてこれらのハードマスク119、121を形成してもよい。いくつかの実施の形態においては、強誘電体コンデンサ(フェロキャパシタ)に、単一のハードマスクのみを用いてエッチングを施しているが、多層障壁115を用いてもよい。
以下、図4を参照しつつ、図1に示す多層障壁115を生成する方法を説明する。なお、図2及び図3は、この方法の各ステップの実行時における多層障壁115の一部分123を示す概略図である。
この方法は、PZT層103に外方拡散障壁層115aを設けるステップ401を含んでいる。図2は、ステップ401を実行した後における多層障壁115の一部分123を示している。外方拡散障壁層115aは、非常に薄くすべきであり(例えば、2〜10nm)、例えばAlで形成してもよい。外方拡散障壁層115aは、室温で又はこれより高温で、PZT層130上にスパッタリングで形成することができる。
次に、アニール処理ステップ403が実行される。コンデンサ101は、酸素雰囲気において高温で(500℃又はこれより高温)アニール処理が施され、これによりPZT層103は、例えば材料の反応性イオンエッチング(RIE)により生じる損傷などといった処理時の損傷を回復する(recover)ことができる。再び図2に示すように、外方拡散障壁層115aは、PZT層103の表面に設けられている。「×」の記号201は、PZT層103に生じた処理上の損傷を概略的に示している。アニール処理ステップ403の実行時に、周囲の酸素203は、外方拡散障壁層115aを横切って拡散し、強誘電体に入ってこれと高温で反応し、回復(recovery)を生じさせる。外方拡散障壁層115aは十分に薄く酸素203の通過を許容するが、拡散係数の相違に起因して外方拡散障壁層として機能し、PZT層103からの鉛205の外方拡散を抑制することができる。
従来技術に関する前記説明のとおり、PZT層103がアニール処理ステップ403において高温で分解するのを防止することが重要である。本発明においては、外方拡散障壁層115aは、障壁を形成することにより、PZT層103の分解を低減して、PZT層103からの分子の外方拡散を低減する一方、これと同時に酸素203が障壁を通り抜けてPZT層103に入り、酸素アニール処理時にPZT層103の回復を生じさせる。とくに、本発明においては、外方拡散障壁層115aは、鉛(Pb)の分子205がPZT層103(強誘電体層)から離脱するのを妨げる。酸素アニール処理ステップ403は、損傷されたPZT層103が再結晶化される(recrystallized)まで継続される。
PZT以外の強誘電体を用いる実施の形態においては、外方拡散障壁層115aは、Pb以外の分子が強誘電体から離脱するのを防止するよう最適化することができ、かつ、酸素以外の分子が強誘電体に入ることを許容することができる。
アニール処理ステップ403が完了した後(図4参照)、(例えば、室温で又はこれより高温でスパッタリング又はALDを用いて)外方拡散障壁層115aの上に水素障壁層115bを設け、多層障壁部115を形成する(図3参照)。水素障壁層115bは、外方拡散障壁層115aよりも厚くてもよく(ほぼ10〜40nmの厚さ)、これもまたAlで構成してもよい。水素障壁層115bの厚さ及び比較的完全な構造(relatively perfect structure)は該水素障壁層を良好な水素障壁とすることができる。
従来技術に関する前記説明のとおり、例えば最終のBEOL処理(back-end BEOL process)の実行時に、水素がPZT103内又はその他の強誘電体内に拡散してこれを損傷するのを防止することが重要である。図1中には、メタルコンタクト106から第2のTEOSハードマスク121を経由して強誘電体103内に至る望ましくない水素の経路125が示されている。外方拡散障壁層115aは、水素及び酸素を両方とも通すことができ、望ましい酸素とともに望ましくない水素がPZT103内に拡散することを許容する。しかしながら、水素障壁層115bは、これが一旦設けられれば、水素分子が多層障壁部115を通り抜けてPZT層103に入るのを実質的に防止する。
前記の実施の形態に対して、その他の材料及び方法のステップを付加し又は置き換えることが可能である。前記のとおり、本発明は特定の実施の形態を用いて説明されているが、請求項の範囲内において多くの変形例が可能であるということは、当業者にとっては明らかなことであろう。
本発明に係る多層障壁を備えた強誘電体コンデンサを示す断面図である。 外方拡散障壁層の堆積の後における、図1に示すコンデンサの多層障壁を拡大して示す概略図である。 水素障壁層の堆積の後における、図1に示すコンデンサの独創的な障壁の一部分を拡大して示す概略図である。 図1〜図3に示す多層障壁を生成する方法を示すフローチャートである。
符号の説明
101 強誘電体コンデンサ、103 PZT層、105 頂部電極、106 メタルコンタクト、107 底部電極、109 下部構造体、111 コンタクトプラグ、113 シリコン活性領域、115 多層障壁、117 外側障壁層、119 ハードマスク、121 TEOSハードマスク、125 経路、203 酸素、205 鉛の分子。

Claims (16)

  1. 強誘電体コンデンサのための多層障壁であって、
    水素及び酸素を両方とも通すことができかつ上記強誘電体コンデンサの強誘電体を被覆している外方拡散障壁層を含み、上記外方拡散障壁層が、上記強誘電体の損傷を修復するための酸素アニール処理時に酸素が上記外方拡散障壁層を通って上記強誘電体内に入ることを許容するとともに、酸素アニール処理時に分子が上記強誘電体から離脱するのを妨げることにより上記強誘電体の分解を低減するようになっていて、
    さらに、酸素アニール処理によって上記強誘電体を修復した後に上記外方拡散障壁層の上に堆積される水素障壁層を含み、上記水素障壁層が、該多層障壁をして、最終処理の実行時に水素が上記強誘電体内に入るのを妨げさせるようになっていることを特徴とする多層障壁。
  2. 上記外方拡散障壁層がAlで形成されていることを特徴とする、請求項1に記載の多層障壁。
  3. 上記水素障壁層がAlで形成されていることを特徴とする、請求項1に記載の多層障壁。
  4. 上記水素障壁層が上記外方拡散障壁層よりも厚くなっていることを特徴とする、請求項1に記載の多層障壁。
  5. 上記強誘電体がPZTを含むことを特徴とする、請求項1に記載の多層障壁。
  6. 上記酸素アニール処理が少なくとも500℃の温度で実施されたものであることを特徴とする、請求項1に記載の多層障壁。
  7. 上記外方拡散障壁層が、酸素アニール処理時に鉛分子が上記強誘電体から離脱するのを妨げることにより、上記強誘電体の分解を低減するようになっていることを特徴とする、請求項1に記載の多層障壁。
  8. 上記外方拡散障壁層が、酸素アニール処理時に鉛分子が上記強誘電体から離脱するのを妨げることにより、上記強誘電体の分解を低減するようになっていることを特徴とする、請求項1に記載の多層障壁。
  9. 上記外方拡散障壁層がスパッタリングにより堆積されたものであることを特徴とする、請求項1に記載の多層障壁。
  10. 上記水素障壁層が、スパッタリング又は原子層成長法を用いて堆積されたものであることを特徴とする、請求項1に記載の多層障壁。
  11. 強誘電体コンデンサのための多層障壁を生成する方法であって、
    上記強誘電体コンデンサの強誘電体の上に、水素及び酸素を両方とも通すことができる外方拡散障壁層を堆積するステップと、
    酸素アニール処理を行って上記強誘電体の損傷を修復するステップと、
    酸素が上記外方拡散障壁層を通って上記強誘電体に入るのを許容する一方、酸素アニール処理時に上記外方拡散障壁層を用いて上記強誘電体の分解を低減するステップと、
    酸素アニール処理により上記強誘電体を修復した後、上記外方拡散障壁層の上に水素障壁層を堆積するステップと、
    上記の堆積された水素障壁層を伴った多層障壁を用いて、最終処理の実行時に水素が上記強誘電体内に入るのを妨げるステップとを含んでいることを特徴とする方法。
  12. 上記外方拡散障壁層をAlで形成することを特徴とする、請求項11に記載の方法。
  13. 上記水素障壁層をAlで形成することを特徴とする、請求項11に記載の方法。
  14. 上記水素障壁層を上記外方拡散障壁層より厚くすることを特徴とする、請求項11に記載の方法。
  15. 上記強誘電体がPZTを含むことを特徴とする、請求項11に記載の方法。
  16. 上記酸素アニール処理を、少なくともほぼ500℃の温度で実施することを特徴とする、請求項11に記載の方法。
JP2006521040A 2003-07-18 2004-07-02 強誘電体コンデンサのための回復アニールを可能にする多層障壁 Pending JP2007534139A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/623,461 US6839220B1 (en) 2003-07-18 2003-07-18 Multi-layer barrier allowing recovery anneal for ferroelectric capacitors
PCT/SG2004/000192 WO2005008751A1 (en) 2003-07-18 2004-07-02 Multi-layer barrier allowing recovery anneal for ferroelectric capacitors

Publications (1)

Publication Number Publication Date
JP2007534139A true JP2007534139A (ja) 2007-11-22

Family

ID=33541433

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006521040A Pending JP2007534139A (ja) 2003-07-18 2004-07-02 強誘電体コンデンサのための回復アニールを可能にする多層障壁

Country Status (4)

Country Link
US (1) US6839220B1 (ja)
JP (1) JP2007534139A (ja)
DE (1) DE112004001321T5 (ja)
WO (1) WO2005008751A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4522088B2 (ja) * 2003-12-22 2010-08-11 富士通セミコンダクター株式会社 半導体装置の製造方法
JP4105656B2 (ja) * 2004-05-13 2008-06-25 株式会社東芝 半導体装置及びその製造方法
JP2006005234A (ja) * 2004-06-18 2006-01-05 Seiko Epson Corp 半導体装置の製造方法及び半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001111007A (ja) * 1999-09-10 2001-04-20 Samsung Electronics Co Ltd キャパシタ保護膜を含む半導体メモリ素子及びその製造方法
JP2002100742A (ja) * 2000-08-11 2002-04-05 Samsung Electronics Co Ltd 同一な物質よりなる二重膜を含む多重膜としてカプセル化されたキャパシタを備えた半導体メモリ素子及びその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6509601B1 (en) * 1998-07-31 2003-01-21 Samsung Electronics Co., Ltd. Semiconductor memory device having capacitor protection layer and method for manufacturing the same
US6249014B1 (en) * 1998-10-01 2001-06-19 Ramtron International Corporation Hydrogen barrier encapsulation techniques for the control of hydrogen induced degradation of ferroelectric capacitors in conjunction with multilevel metal processing for non-volatile integrated circuit memory devices
US6174735B1 (en) * 1998-10-23 2001-01-16 Ramtron International Corporation Method of manufacturing ferroelectric memory device useful for preventing hydrogen line degradation
US6635528B2 (en) * 1999-12-22 2003-10-21 Texas Instruments Incorporated Method of planarizing a conductive plug situated under a ferroelectric capacitor
KR100389033B1 (ko) * 2001-04-11 2003-06-25 삼성전자주식회사 강유전체 메모리소자 및 그 제조방법
US6423592B1 (en) * 2001-06-26 2002-07-23 Ramtron International Corporation PZT layer as a temporary encapsulation and hard mask for a ferroelectric capacitor
JP3581114B2 (ja) * 2001-06-27 2004-10-27 シャープ株式会社 拡散防止膜およびその製造方法および半導体記憶素子およびその製造方法
JP4011334B2 (ja) * 2001-12-04 2007-11-21 富士通株式会社 強誘電体キャパシタの製造方法およびターゲット
US6773930B2 (en) * 2001-12-31 2004-08-10 Texas Instruments Incorporated Method of forming an FeRAM capacitor having a bottom electrode diffusion barrier

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001111007A (ja) * 1999-09-10 2001-04-20 Samsung Electronics Co Ltd キャパシタ保護膜を含む半導体メモリ素子及びその製造方法
JP2002100742A (ja) * 2000-08-11 2002-04-05 Samsung Electronics Co Ltd 同一な物質よりなる二重膜を含む多重膜としてカプセル化されたキャパシタを備えた半導体メモリ素子及びその製造方法

Also Published As

Publication number Publication date
US20050013091A1 (en) 2005-01-20
US6839220B1 (en) 2005-01-04
WO2005008751A1 (en) 2005-01-27
DE112004001321T5 (de) 2006-06-01

Similar Documents

Publication Publication Date Title
JPH1154718A (ja) 低温処理により安定化される金属酸化膜からなる緩衝膜を具備した集積回路装置及びその製造方法
US20070134924A1 (en) Semiconductor device fabrication method
JPH1117153A (ja) 半導体素子のキャパシタ形成方法
KR100830108B1 (ko) 반도체 장치 및 그 제조 방법
JP4522088B2 (ja) 半導体装置の製造方法
US7190015B2 (en) Semiconductor device and method of manufacturing the same
KR100284737B1 (ko) 고유전율의유전막을갖는반도체장치의커패시터제조방법
EP1006582B1 (en) Semiconductor memory device having a hydrogen barrier and method for manufacturing the same
JP4105656B2 (ja) 半導体装置及びその製造方法
US20040000687A1 (en) Ferroelectric capacitors with metal oxide for inhibiting fatigue and methods of forming the same
JP2004193280A (ja) 半導体装置及びその製造方法
US20090256259A1 (en) Semiconductor device and method for manufacturing the same
JP2007534139A (ja) 強誘電体コンデンサのための回復アニールを可能にする多層障壁
JP3400964B2 (ja) 半導体記憶装置の製造方法
JP2005129852A (ja) 半導体装置
KR100464938B1 (ko) 폴리실리콘 플러그 구조를 사용한 반도체 소자의 캐패시터형성방법
JP4749218B2 (ja) 強誘電体素子の製造方法
JPH1197647A (ja) 容量及びその製造方法
JP4703500B2 (ja) 半導体装置の製造方法
JP4722023B2 (ja) 強誘電体メモリの製造方法
JP2000031428A (ja) 半導体素子のキャパシタ―形成方法
JP2006157062A (ja) 半導体装置及び半導体装置の製造方法
JP4787152B2 (ja) 半導体装置及びその製造方法
JP2005277327A (ja) 半導体装置の製造方法
JPH10321799A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090420

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100427

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100914