JP2007333930A - 電気光学装置および電子機器 - Google Patents

Abstract

【課題】電気光学装置の信頼性を損なうことなく、コストを低減する。
【解決手段】電気光学装置Ｄは、電気光学素子の階調を指定する画像データがシリアル形式で入力される入力端子３００ａが端部に形成された電気光学基板１０と、電気光学基板１０上に配置されて画像データにより指定された階調に応じて電気光学素子を駆動するデータ線駆動回路２００と、電気光学基板１０に実装されて入力端子３００ａから供給されるシリアル形式の画像データをパラレル形式に変換してデータ線駆動回路２００に与える制御回路３００とを具備する。入力端子３００ａから制御回路３００までの距離は、入力端子３００ａからデータ線駆動回路２００までの距離より短くなるように配置される。
【選択図】図１

Description

本発明は、有機発光ダイオード素子などの電気光学素子を利用した電気光学装置に関し、特に、電気光学素子を駆動する駆動信号を供給する回路の配置に関する。

画像形成装置や表示装置等の電子機器には、有機発光ダイオード素子などの電気光学素子が配列された電気光学装置が広く利用されている。例えば特許文献１には、電気光学素子が配列される基板（以下、「電気光学基板」という）の面上に走査線駆動回路とデータ線駆動回路が配置された電気光学装置が開示されている。電気光学基板にはクロック信号などの制御信号や画像データを各走査線駆動回路およびデータ線駆動回路に供給する制御回路が接続される。
特開２００１−１９４６４５号公報

ところで、制御回路はＩＣチップ化されて電気光学基板とは別のプリント基板（例えば、ＰＣＢ）上に実装されるのが一般的である。この場合、プリント基板は屈曲可能なフレキシブル基板と接続され、フレキシブル基板がさらに電気光学基板と接続される。このように、制御回路を電気光学基板に電気的に接続するにはプリント基板とフレキシブル基板などの部品が必要であることに加え、プリント基板とフレキシブル基板との間およびフレキシブル基板と電気光学基板との間の２ヶ所で接続が必要となるので工程数も多く、装置の低コスト化の妨げとなっていた。

さらに、外部から供給される画像データは、シリアル形式で制御回路に入力される。このシリアル形式の画像データは電気光学基板に到達する前に制御回路内でパラレル形式の信号に変換される。よって、プリント基板と電気光学基板との間にはパラレル形式の信号数に応じた本数の配線（ひいては、配線の本数に相当する数の接続端子）が必要となり、製造に関わるコストが嵩む。また、接続端子の個数が多いと基板間の接続端子の位置合わせに高精度が要求されるため工程も煩雑であった。このような事情に鑑みて、本発明は、電気光学装置の信頼性を損なうことなく、製造に関わるコストや手間を低減するという課題の解決を目的としている。

以上の課題を解決するために、本発明に係る電気光学装置は、電気光学素子の階調を指定する画像データ（例えば、図１における入力画像データＤin）がシリアル形式で入力される入力端子（例えば、入力端子３００ａ）が端部に形成された第１基板（例えば、電気光学基板１０）と、第１基板上に配置されて画像データにより指定された階調に応じて電気光学素子を駆動する駆動回路（例えば、データ線駆動回路２００）と、第１基板上に実装されて入力端子から供給されるシリアル形式の画像データをパラレル形式に変換して駆動回路に供給する制御ＩＣ（例えば、制御回路３００）と、前記入力端子と前記制御ＩＣとを接続する入力配線とを具備し、前記入力配線の長さ（例えば、図５における距離ｄ１）は、入力端子から駆動回路までの距離（例えば、距離ｄ２）より短い。上記電気光学装置においては、制御ＩＣが電気光学基板上に直接実装されるので、従来からの構成において制御ＩＣが実装されていたプリント基板が不要となり、コストが低減される。また、従来の構成ではプリント基板と電気光学基板との間に中継フレキシブル基板が介在するので、これら３つの基板間を２箇所で接続する必要があったが、上記電気光学装置では、画像データを電気光学基板側の入力端子まで伝送する配線が配設される中継フレキシブル基板と電気光学基板とを接合すればよいだけなので、部品点数も減少し、工程がより簡易となる。よって、装置の製造に関わるコストと手間が低減される。

また、従来の方式では、シリアル形式で供給される画像データをシリアル／パラレル変換した後に電気光学基板側に入力するのでパラレル形式の画像データを入力するための入力端子を電気光学基板に複数形成することが必要となる。これに対し、本発明の電気光学装置においては、画像データはシリアル形式で電気光学基板側に入力されるから、電気光学基板側の入力端子（例えば、入力端子３００ａ）はひとつのみでよい。したがって、制御ＩＣをプリント基板に実装する場合と比較して、電気光学基板の入力端子と接合先の端子との位置合わせに高精度が要求されない。よって、接合工程がより簡易となる。その一方で、電気光学基板にシリアル形式の画像データが入力されると、制御ＩＣに到達するまでの区間において、浮遊容量と配線抵抗が大きい電気光学基板上で伝送される。浮遊容量と配線抵抗が大きいと、画像データの高周波成分が除去されてしまい信号波形が鈍化し、画像データが制御ＩＣに正確に到達しない場合が起こり得る。しかしながら、上記電気光学装置においてはシリアル形式の画像データが電気光学基板上で伝送される距離（ｄ１）は短いので、その伝送途中において正確な信号の伝達が損なわれる程度にまで波形が劣化することなく制御ＩＣに到達する。よって、本発明の電気光学装置によれば、装置の低コスト化を実現しつつ、電気光学素子を所期の階調で確実に発光させることが可能となる。

本発明の好適な態様において、上記電気光学装置の駆動回路は、カスケード接続された複数のドライバＩＣを備え、この複数のドライバＩＣはパラレル形式の画像データを制御ＩＣから受信する第１ドライバＩＣ（例えば、図４におけるドライバＤｒ1）を含む。この態様においては、複数のドライバＩＣが駆動回路として実装される場合に、制御ＩＣからパラレル形式の画像データを受信する第１ドライバＩＣと制御ＩＣとの各々が、シリアル形式の画像データが入力される電気光学基板の入力端子に対して適正な位置に配置される。

本発明の好適な態様において、制御ＩＣは第１ドライバＩＣと一体的に形成された制御駆動ＩＣとして第１基板に実装され、駆動回路は複数のドライバＩＣから第１ドライバＩＣを除いて構成される。この態様においては、制御ＩＣと駆動回路の初段の第１ドライバＩＣとが単体のＩＣチップ（例えば、図８における制御駆動回路７００）として一体的に形成されて電気光学基板上に実装されるので、制御ＩＣと第１ドライバＩＣを別々のＩＣチップとして実装する場合と比較して、部品点数が減少する。接合するチップの数が少ないと工程も簡素化される。よって、製造に関わるコストと手間がさらに低減され、装置の低コスト化が可能となる。

本発明の好適な態様においては、駆動回路はパラレル形式の画像データを制御駆動ＩＣから受信する第２ドライバＩＣ（例えば、図８におけるドライバＤｒ2）をさらに含み、制御駆動ＩＣと第２ドライバＩＣとを結ぶ配線（例えば、図８における配線Ｗ）は、第１基板よりも単位面積当たりの配線抵抗が小さい第２基板（例えば、フレキシブル基板Ｆ）の表面に配設される部分を含む。また、パラレル形式の画像データは第２ドライバＩＣから後段の第３ドライバＩＣ、第４ドライバＩＣ、…、最終段のドライバＩＣへと順次伝送される。この場合に、相隣接するドライバＩＣを結ぶ配線（配線Ｗ）が上記第２基板を経由するようにしてもよい。

本発明の別の好適な態様において、制御ＩＣと第１ドライバＩＣと第２ドライバＩＣを各々別体のＩＣチップとして構成する場合に、パラレル形式の画像データは、第１配線（例えば、図４における配線Ｓp）を介して制御ＩＣから第１ドライバＩＣに伝送されるとともに、第２配線（例えば、配線Ｗ）を介して第１ドライバＩＣから第２ドライバＩＣに伝送され、第２配線は、第１基板よりも単位面積当たりの配線抵抗が小さい第２基板の表面に配設される部分を含む。さらに、好ましくは、第１配線は、第２基板の表面に配設される部分を含む。

制御ＩＣと第１ドライバＩＣとの間の配線、制御駆動ＩＣと第２ドライバＩＣとの間の配線および相隣接するドライバＩＣ間の配線がフレキシブル基板を経由する構成においては、フレキシブル基板の単位面積当たりの配線抵抗は電気光学基板よりも小さいから、フレキシブル基板を経由しない場合と比較して配線の浮遊容量および配線抵抗を原因とする信号波形の鈍りを抑制することが可能となる。特に第１ドライバＩＣと第２ドライバＩＣの後段にさらに複数のドライバＩＣがカスケード接続される構成においては、後段のドライバＩＣへと信号が進むにつれて配線の浮遊容量および配線抵抗が加重され信号波形の劣化が増大するので、配線の一部をフレキシブル基板に配設することによって得られる効果は一層顕著となる。

本発明の好適な態様において、上記電気光学装置は、制御駆動ＩＣと第２ドライバＩＣとを結ぶ配線のうち、第２基板（例えば、フレキシブル基板Ｆ）の表面に配設される配線の部分に電極部分（例えば、図１０におけるランドＭ）が形成される。また、制御ＩＣと第１ドライバＩＣとの間の第１配線と第１ドライバＩＣと第２ドライバＩＣ間の第２配線の少なくとも何れかのうち、第２基板の表面に配設される部分に電極部分が形成される。このように配線の一部がフレキシブル基板を経由する構成においては、フレキシブル基板に配設される配線部分に電極部分を形成することにより、この電極部分に検査用器具を接触させて信号状態を確認したり、電源用バイパスコンデンサを配置することができる。また、電源配線やグランド配線に電極部分を形成すれば、電源強化用パイパス配線を接触させることにより、電源供給が安定化される。電極部分は、絶縁体によって被覆されない部分であれば、配線（配線Ｗ）を一部拡幅した非被覆部分でもよいし、配線と同一幅の非被覆部分であってもよい。

本発明に係る電気光学装置は各種の電子機器に利用される。電子機器の典型例は、電気光学装置を感光体ドラムなどの像担持体の露光に利用した画像形成装置である。また、電気光学素子がマトリクス状に配列された電気光学装置は、パーソナルコンピュータや携帯電話機など各種の電子機器の表示装置として利用される。さらに、スキャナなどの画像読取装置においては、本発明に係る電気光学装置を原稿の照明に利用することが可能である。この画像読取装置は、本発明の電気光学装置と、電気光学装置から出射して読取対象（原稿）で反射した光を電気信号に変換する受光装置（例えばＣＣＤ（Charge Coupled Device）素子などの受光素子）とを具備する。

＜Ａ：第１実施形態＞
図１は、本発明の第１実施形態に係る電気光学装置Ｄの概略構成を示す平面図である。図１に示されるように、電気光学装置Ｄの基板（以下、「電気光学基板」という）１０の表面には、マトリクス状に配列する複数の画素回路４００を含む画像領域Ａが形成される。画像領域Ａには、Ｘ方向に沿ってｍ本の走査線１０１およびｍ本の発光制御線１０２、これらと直交するｎ本のデータ線１０３とが形成される。画素回路４００は、走査線１０１とデータ線１０３との交差に対応して配置される。

図２は、画素回路４００の構成を示す回路図である。図２に示されるように、各画素回路４００は、電気光学素子Ｅと、トランジスタ４０１〜４０４と、容量素子Ｃとを含む。各電気光学素子Ｅは、電気的な作用に応じて階調が変化する要素である。本実施形態の電気光学素子Ｅは、有機ＥＬ（Electroluminescence）材料から形成された発光層とこの発光層を挟む陽極および陰極とを有する有機発光ダイオード素子であり、発光層に供給される電流に応じた輝度で発光する。各画素回路４００には、電源電圧Ｖｄｄが電源配線Ｌを介して供給される。電源配線Ｌには電気光学基板１０の電源入力端子５００ａを介して電源回路５００からの電源電圧Ｖｄｄが伝達される。

トランジスタ４０１はｐチャネルのＴＦＴ（薄膜トランジスタ）であり、駆動トランジスタとして機能する。トランジスタ４０２〜４０４はｎチャネルのＴＦＴであり、スイッチングトランジスタとして機能する。トランジスタ４０１のソース電極は電源配線Ｌに接続される一方、そのドレイン電極はトランジスタ４０３のドレイン電極とトランジスタ４０４のドレイン電極とトランジスタ４０２のソース電極とに各々接続される。

容量素子Ｃの一端はトランジスタ４０１のソース電極に接続される一方、その他端はトランジスタ４０１のゲート電極とトランジスタ４０２のドレイン電極とに各々接続される。トランジスタ４０３のゲート電極は走査線１０１に接続され、ソース電極はデータ線１０３に接続される。トランジスタ４０２のゲート電極は走査線１０１に接続される。トランジスタ４０４のゲート電極は発光制御線１０２に接続され、ソース電極は電気光学素子Ｅの陽極に接続される。電気光学素子Ｅの陰極は、画素回路４００のすべてに対して共通の電極であり、電源における低位の電位（基準電位）である。

図３に走査信号Ｙ（Ｙ1〜Ｙm）と発光制御信号Ｖｇ（Ｖｇ1〜Ｖｇm）のタイミングチャートの一例を示す。走査信号Ｙ1は、１垂直走査期間（１Ｆ）の最初のタイミングから、１水平走査期間（１Ｈ）に相当する幅のパルスであって、１行目の走査線１０１に供給される。以降、このパルスを順次シフトして、２，３，…，ｑ（ｑは、１≦ｑ≦ｍを満たす整数）行目の走査線１０１の各々に走査信号Ｙ2，Ｙ3，…，Ｙmとして供給する。一般的にｑ行目の走査線１０１に供給される走査信号ＹqがＨレベルになると、当該走査線１０１が選択されたことを示す。発光制御信号Ｖｇ1，Ｖｇ2，…，Ｖｇmとしては、例えば、走査信号Ｙ1，Ｙ2，…，Ｙmの論理レベルを反転した信号を用いる。

走査信号ＹqがＨレベルになると、ｎチャネル型トランジスタ４０２がオン状態となるので、トランジスタ４０１は、ゲート電極とドレイン電極とが互いに接続されたダイオードとして機能する。走査信号ＹqがＨレベルになると、ｎチャネル型トランジスタ４０３も、トランジスタ４０２と同様にオン状態となる。この結果、データ線１０３に供給される電流信号Ｘ（Ｘ1，Ｘ2，…，Ｘn）に対応する電流Ｉdataが、電源配線Ｌ→トランジスタ４０１→トランジスタ４０３→データ線１０３という経路で流れるとともに、そのときに、トランジスタ４０１のゲート電極の電位に応じた電荷が容量素子Ｃに蓄積される。

走査信号ＹqがＬレベルになると、トランジスタ４０２、４０３はともにオフ状態となる。このとき、トランジスタ４０１のゲート電極における入力インピーダンスは極めて高いので、容量素子Ｃにおける電荷の蓄積状態は変化しない。トランジスタ４０１のゲート・ソース間電圧は、電流Ｉdataが流れたときの電圧に保持される。また、走査信号ＹqがＬレベルになると、発光制御信号ＶｇqがＨレベルとなる。この結果、トランジスタ４０４がオンし、トランジスタ４０１のソース・ドレイン間には、そのゲート電圧に応じた注入電流Ｉoledが流れる。この電流は、電源配線Ｌ→トランジスタ４０１→トランジスタ４０４→電気光学素子Ｅという経路で流れる。

ここで、電気光学素子Ｅに流れる注入電流Ｉoledは、トランジスタ４０１のゲート・ソース間電圧で定まるが、その電圧は、Ｈレベルの走査信号Ｙqによって電流Ｉdataがデータ線１０３に流れたときに、容量素子Ｃによって保持された電圧である。このため、発光制御信号ＶｇqがＨレベルになったときに、電気光学素子Ｅに流れる注入電流Ｉoledは、直前に流れた電流Ｉdataに略一致する。このように画素回路４００は、電流Ｉdataによって発光輝度を規定することから、アクティブ電流プログラム方式の回路である。

図１に示されるように、電気光学装置Ｄは、走査線駆動回路１００と、データ線駆動回路２００と、制御回路３００とをさらに含む。走査線駆動回路１００は、電気光学基板１０の左辺縁１０ａに沿う領域にＹ方向に沿って配置され、データ線駆動回路２００は下辺縁１０ｂに沿う領域にＸ方向に沿って配置される。制御回路３００は、下辺縁１０ｂに沿う領域のうちデータ線駆動回路２００の図中左側（左辺縁１０ａに沿う領域のうち走査線駆動回路１００の図中下側）の領域に配置される。制御回路３００はＩＣチップ化され、電気光学基板１０の表面にＣＯＧ（Chip On Glass）実装される。

図４は、図１に示す電気光学装置Ｄのうち、特に制御回路３００とデータ線駆動回路２００周辺の具体的な構成を示すブロック図である。図４に示されるように、データ線駆動回路２００は、画像領域Ａの幅（Ｘ方向の長さ）に相当する領域にわたってＸ方向一列に多段接続（カスケード接続）されて配置されたｋ個のドライバＤｒ（Ｄｒ1，Ｄｒ2，…，Ｄｒk）を含む（ｋは自然数）。各ドライバＤｒはＸ方向を長手とする長方形の形状を有し、電気光学基板１０の表面にＣＯＧ実装される。各ドライバＤｒは、ｎ本のデータ線１０３のうち、自らが接続されるデータ線１０３を流れる電流Ｉdataを制御することにより、駆動対象の各電気光学素子Ｅ（すなわち、接続されるデータ線１０３を介して駆動信号を供給する対象である電気光学素子Ｅ）を所期の輝度で発光させる。

図５は、図４に示す電気光学装置Ｄにおける領域Ｂを詳細に示す平面図である。図１・図４・図５に示されるように、電気光学基板１０の左辺縁１０ａには、外部から供給される入力画像データＤinが入力される入力端子３００ａが形成される。入力端子３００ａは、中継フレキシブル基板６００上に配設された配線Ｓinが電気光学基板１０に至る部分の端部である。制御回路３００のうち、電気光学基板１０の左辺縁１０ａ側の辺縁に沿う領域には入力端子３００inが形成される。入力端子３００inは、配線Ｓsを介して入力端子３００ａと接続される。配線Ｓinと配線Ｓsは入力画像データＤinをシリアル形式で伝送する。配線Ｓsは電気光学基板１０の表面に配設されてＸ方向に延在する。

入力画像データＤinは、各電気光学素子Ｅの階調を指定するシリアル形式のデジタルデータである。本実施形態においては「０」から「２５５」までの２５６段階の階調値の何れかが電気光学素子Ｅに対して外部から指定される。制御回路３００は、この入力画像データＤinにガンマ補正等の画像処理を施すとともに、シリアル／パラレル変換を施して出力画像データＤoutを生成する。出力画像データＤoutは、画像領域Ａにおける電気光学素子Ｅの総数に対応した数の階調成分Ｄ0〜Ｄ7を構成要素とするパラレル形式のデジタルデータである。階調成分Ｄ0〜Ｄ7の各々は、各電気光学素子Ｅの階調を指定する情報を含むようにビット単位の信号を所定の配列で並べた、例えば８ビットの信号である。制御回路３００は、Ｘクロック信号ＸＣＬＫと、Ｙクロック信号ＹＣＬＫと、Ｘ転送開始パルスＤＸと、Ｙ転送開始パルスＤＹとをさらに生成する。

ところで、電気光学基板１０上の配線は超薄膜で形成されるためその浮遊容量および配線抵抗が大きく、シリアル形式のデータのような高周波データの伝送には不向きである。詳細には、浮遊容量と配線抵抗によって、ローパスフィルタが等価的に構成される。このため、高い周波数成分を有する信号を伝送しようとすると、信号波形の立ち上がりや立下がりが緩やかになる。この結果、信号波形が十分立ち上がる前に立ち下がるため、電気光学素子Ｅが所期の輝度で発光しない場合があり得る。このため、本実施形態では、入力画像データＤinが電気光学基板１０上においてシリアル形式で伝送される距離（配線Ssの長さ；入力端子３００ａと制御回路３００の入力端子３００inとの距離ｄ１）を短くしている。具体的には、シリアル形式のデータが外部から入力される入力端子３００ａとデータ線駆動回路２００との間に制御回路３００を配置する。言い換えれば、入力端子３００ａから制御回路３００までの距離ｄ１が、入力端子３００ａからデータ線駆動回路２００までの距離ｄ２よりも短くなるように制御回路３００を配置する。このように配置することで、電気光学基板１０上の配線を介して高周波のシリアル形式のデータが伝送される距離が抑制されるので、制御回路３００を電気光学基板１０の表面に実装する構成においても画像の品質を所期の程度に維持することが可能となる。その一方で、入力画像データＤinが制御回路３００に至るまではシリアル形式でデータが伝送されるから、高速なデータ伝送が可能である上、信号線（配線Ｓin）の本数が１本で足りる。このため、電気光学基板１０の入力端子３００ａを複数設ける必要がない。中継フレキシブル基板６００側の出力端子（図示略）と入力端子３００ａとは、例えば、ＡＣＦ（異方性伝導膜）を用いて接合されることにより電気的に接続される。本実施形態では入力端子３００ａが１個のみで足りるので端子間の位置合わせが簡易となり、接合が簡易に行える。

制御回路３００でパラレル形式に変換された出力画像データＤoutは、Ｘクロック信号ＸＣＬＫおよびＸ転送開始パルスＤＸとともに出力端子３００outから出力されて、配線Ｓpを介してドライバＤｒ1の入力端子２００Ｄrinに入力される。図５に示されるように、出力端子３００outは、制御回路３００のドライバＤｒ1側の辺（ドライバＤｒ1に対向する辺）縁に沿う領域に複数形成される。配線Sｐの本数は、パラレル形式の出力画像データＤoutを送信する必要な信号線の本数と、Ｘクロック信号ＸＣＬＫおよびＸ転送開始パルスＤＸを送信するための信号線や電源配線などを含む信号線の本数との総計に対応する。各配線Sｐは、電気光学基板１０上に配設されてＸ方向に延在する。各配線Sｐのうち、ドライバＤｒ1に至る部分の端部には入力端子２００Ｄrinが形成される。入力端子２００Ｄrinは、ドライバＤｒ1の制御回路３００側の短辺縁に沿う領域に複数形成される。Ｙクロック信号ＹＣＬＫおよびＹ転送開始パルスＤＹは出力端子３００ｓを介して走査線駆動回路１００に対して供給される。

走査線駆動回路１００は、複数の走査線１０１を順次選択するための走査信号Ｙ1，Ｙ2…，Ｙmを生成すると共に発光制御信号Ｖｇ1，Ｖｇ2，…，Ｖｇmを生成する。走査信号Ｙ1，Ｙ2…，Ｙmおよび発光制御信号Ｖｇ1，Ｖｇ2，…，Ｖｇmは、制御回路３００から供給されたＹ転送開始パルスＤＹをＹクロック信号ＹＣＬＫに同期して順次転送することにより生成される。上述したように、走査信号Ｙ1，Ｙ2，…，Ｙmは、各走査線１０１を介して各画素回路４００に供給される。発光制御信号Ｖｇ1，Ｖｇ2，…，Ｖｇmは、各発光制御線１０２を介して各画素回路４００に供給される。

図４に示されるように、電気光学基板１０の下辺縁１０ｂには、隣り合うドライバＤｒの間隙に対応する位置においてｋ−１個のフレキシブル基板Ｆ（Ｆ1，Ｆ2，…，Ｆk-1）が実装される。図６は、図４に示す電気光学装置Ｄにおける領域Ｇの詳細を示す平面図である。図６に示されるように、ドライバＤｒi（ｉは２≦ｉ≦ｋを満たす整数）と後段のドライバＤｒi+1との間には、フレキシブル基板Ｆiを経由する複数の配線Ｗが形成される。各配線Ｗのうち、ドライバＤｒiの長辺（下辺縁１０ｂ側の長辺）に接続する部分の端部には出力端子２００Ｄroutが形成され、ドライバＤｒi+1の長辺に接続する部分の端部には入力端子２００Ｄrinが形成される。また、各配線Ｗのうち、電気光学基板１０とフレキシブル基板Ｆiとの接続部分には接続端子２００Finと２００Foutとが形成される。すなわち、配線Ｗはこれらの接続端子に挟まれる区間においてフレキシブル基板Ｆi上に配設される。このように、配線Ｗは、ドライバＤｒiの出力端子２００Ｄroutと接続端子２００Finとの間の第１区間において電気光学基板１０上を通り、接続端子２００Finと２００Foutとの間の第２区間においてフレキシブル基板Ｆi上を通る。そして、接続端子２００FoutとドライバＤｒi+1の入力端子２００Ｄrinとの間の第３区間において電気光学基板１０上を通る。図５に示されるように、初段のドライバＤｒ1と２段目のドライバＤｒ2とを接続する配線Ｗも同様にしてフレキシブル基板Ｆ1を経由する。

図５および図６に示されるように、各ドライバＤｒにおいて、入力端子２００Ｄrinから延びる配線Ｒは内部回路２００Ａに至る。一方、配線Ｒは内部回路２００Ａに至る前に分岐して出力端子２００Ｄroutへと至る。

以上の構成において、出力画像データＤoutとＸクロック信号ＸＣＬＫおよびＸ転送開始パルスＤＸとは、制御回路３００からドライバＤｒ1の各入力端子２００Ｄrinに入力されるか、あるいは、ドライバＤｒi-1からドライバＤｒiの各入力端子２００Ｄrinに入力される。入力された各信号は、配線Ｒを介してドライバＤｒiの内部回路２００Ａへと伝達される。内部回路２００Ａでは、出力画像データＤoutに含まれる階調成分Ｄ0〜Ｄ7に基づいて階調信号を生成し、選択された走査線１０１に位置する画素回路４００の各々に対して階調信号に応じた電流信号Ｘ1，Ｘ2，…，ＸnをＸクロック信号ＸＣＬＫに同期させて供給する。一方、出力画像データＤoutとＸクロック信号ＸＣＬＫおよびＸ転送開始パルスＤＸは、配線Ｒと出力端子２００Ｄroutを介して後段のドライバＤｒ2またはドライバＤｒi+1に対して出力される。これらの信号は、まず、配線Ｗの第１区間を経由して電気光学基板１０上を伝送される。そして、接続端子２００Finに至ると、フレキシブル基板Ｆ1，Ｆi上の第２区間を通って接続端子２００Foutから電気光学基板１０の第３区間へと進み、再び電気光学基板１０上を通ってドライバＤｒ2またはドライバＤｒi+1の入力端子２００Ｄrinに入力される。

ところで、本実施形態では、パラレル形式の出力画像データＤoutを各ドライバＤｒに供給する。そして、各ドライバＤｒにおいて所定のタイミングで出力画像データＤoutを取り込んで、電流信号Ｘ1，Ｘ2，…，Ｘnを生成する。ここで、出力画像データＤoutは８ビット信号Ｄ0〜Ｄ7として与えられる。しかし、配線を介してｋ個のドライバＤｒを多段接続する構成においては、ドライバＤｒが制御回路３００から離れるにつれて配線の浮遊容量と配線抵抗が加重される。このため、より後段に位置するドライバＤｒほど信号波形の鈍りが顕著となり、信号Ｄ0〜Ｄ7を正確に取り込むことが困難となる。この結果、ドライバＤｒが誤動作して電気光学素子Ｅの発光輝度が所期の階調で発光しないといったことが起こり得る。電気光学基板１０上の配線は超薄膜で形成されるからその配線抵抗は大きく、信号Ｄ0〜Ｄ7の劣化は特に顕著となる。一方、フレキシブル基板Ｆの配線は電気光学基板１０上の配線に比べて厚いので、電気光学基板１０上の配線と比べて単位面積当たりの配線抵抗は小さい。このため、本実施形態では、配線Wのうち、接続端子２００Finと２００Foutとに挟まれる第２区間をフレキシブル基板Ｆ上に形成することで、当該区間における配線抵抗を低減し、ドライバＤｒ1よりも後段のドライバに順次伝達される信号Ｄ0〜Ｄ7の劣化を抑制している。

以上説明したように、本実施形態の電気光学装置Ｄにおいては、制御回路３００が電気光学基板１０上に実装されるので、別個のプリント基板に制御回路３００を実装する場合と比較して制御回路３００と電気光学基板１０との接続に必要な部品点数が減少し、装置の低コスト化が実現される。

また、制御回路３００をプリント基板に実装して入力画像データＤinをシリアル／パラレル変換した後に電気光学基板１０側に入力するという従来型の構成においては、パラレル形式のデータを入力するために複数の入力端子３００ａが必要となる。これに対し、本実施形態の電気光学装置Ｄにおいては、入力画像データＤinはシリアル形式で電気光学基板１０側に入力されるから、入力端子３００ａはひとつのみでよい。よって、制御回路３００をプリント基板に実装する場合と比較して、電気光学基板１０の入力端子３００ａと接合先の端子とを位置合わせする作業がより簡易に行える。さらに、シリアル形式のデータが電気光学基板１０上で伝送される距離（ｄ１）を抑制することにより、駆動信号の劣化が抑制される。

さらに、上記電気光学装置においては、ドライバＤｒ1〜ドライバＤｒkのうち隣り合うドライバ間を接続する配線Ｗは電気光学基板１０の下辺縁１０ｂに実装されるフレキシブル基板Ｆを経由する。フレキシブル基板Ｆの単位面積当たりの配線抵抗は電気光学基板１０よりも小さいから、フレキシブル基板Ｆを経由しない場合と比較して信号波形の鈍りを抑制することが可能となる。その結果、最終段のドライバＤｒkに至っても、信号Ｄ0〜Ｄ7の正確な伝達が阻害される程度にまで信号波形が劣化することなく電気光学素子Ｅを所期の輝度で発光させることが可能となる。特に、多数のドライバＤrが多段接続される構成においてはその効果が顕著となるので、ひいては、装置の信頼性を損なうことなく高解像度化が実現可能となる。また、ドライバＤｒをカスケード接続する代わりに電気光学基板上に共通バスを設けて各ドライバＤｒに駆動信号を供給する場合と比較しても、配線の浮遊容量および配線抵抗を原因とする信号波形の鈍化を抑制しつつ、装置を小型化することが可能となる。

＜Ｂ：第２実施形態＞
第１実施形態では、制御回路３００とドライバＤｒ1とを結ぶ配線Ｓpは電気光学基板１０上に配設され、ドライバＤｒ1よりも後段のドライバＤｒに対して信号を伝送する配線Ｗは部分的にフレキシブル基板Ｆに配設される場合について説明した。本実施形態では、配線Ｗと同様に、配線Ｓpも、その中途部分においてフレキシブル基板Ｆを経由する。なお、この点を除いては、本実施形態は第１実施形態と同一であるので、その説明を適宜に省略する。

図７は、第２実施形態に係る電気光学装置Ｄの構成を示すブロック図である。図７に示されるように、配線Ｓpは、ドライバＤｒ同士を結ぶ配線Ｗと同様に、フレキシブル基板Ｆを介してドライバＤｒ1に至るように配設される。この場合、制御回路３００のうち、電気光学基板１０の下辺縁１０ｂ側の辺縁に沿う領域には出力端子３００out（配線Ｓpの制御回路３００側の端部）が設けられる。一方、ドライバＤｒ1のうち、電気光学基板１０の下辺縁１０ｂ側の長辺に沿う領域にはドライバＤｒ1の入力端子２００Ｄrin（配線ＳpのドライバＤｒ1側の端部）が設けられる。配線Ｓpは、フレキシブル基板Ｆの接続端子２００Finと２００Foutとを経由する。すなわち、第２区間においてフレキシブル基板Ｆを経由する。

以上の構成において、制御回路３００から出力される出力画像データＤoutとＸクロック信号ＸＣＬＫおよびＸ転送開始パルスＤＸは、フレキシブル基板Ｆを経由してドライバＤｒ1に到達する。この構成によれば、上記第１実施形態と同様の効果が得られる。また、カスケード接続されたｋ個のドライバ間のみならず、制御回路３００と初段のドライバＤｒ1との間における波形の鈍りも抑制される。

＜Ｃ：第３実施形態＞
第１および第２実施形態においては、制御回路３００とドライバＤｒ1を別個のＩＣチップとして電気光学基板１０上に実装する構成としていたが、本実施形態では、制御回路３００とドライバＤｒ1（カスケード接続されるドライバＤｒのうち初段のドライバ）とを一体的にチップとして形成して実装する。なお、この点を除いては、本実施形態は第１実施形態と同一であるので、その説明を適宜に省略する。

図８は、本実施形態における電気光学装置Ｄの構成を示すブロック図であり、図９は、制御駆動回路７００の詳細な構成を示す平面図である。図８および図９に示されるように、電気光学装置Ｄには、制御駆動回路７００がＩＣチップ化されてＣＯＧ実装される。データ線駆動回路２００は、ＣＯＧ実装されたｋ−１個のドライバＤｒ（ドライバＤｒ2，Ｄｒ3，…，Ｄｒk）を含む。制御駆動回路７００は、電気光学基板１０のうち、データ線駆動回路２００よりも図中左側の領域に沿ってＸ方向に延在する。制御駆動回路７００は、上述した実施形態における制御回路３００と初段のドライバＤｒ1が一体的に構成されてなる。制御駆動回路７００は制御回路部３００Ａを有し、外部から供給される入力画像データＤinにシリアル／パラレル変換を施してパラレル形式の出力画像データＤoutを生成するとともに、Ｘクロック信号ＸＣＬＫと、Ｙクロック信号ＹＣＬＫと、Ｘ転送開始パルスＤＸと、Ｙ転送開始パルスＤＹとを生成する。出力画像データＤoutと、Ｘクロック信号ＸＣＬＫと、Ｘ転送開始パルスＤＸとは、制御回路部３００Ａから配線ＲＡを介して内部回路２００Ａに伝送される。内部回路２００Ａは、出力画像データＤoutに基づいて各電気光学素子の発光を制御する電流信号Ｘ1，Ｘ2，…，ＸnをＸクロック信号ＸＣＬＫに同期させてデータ線１０３に供給する。配線ＲＡは、内部回路２００Ａに至る前に分岐して出力端子７００outに接続する。出力画像データＤoutと、Ｘクロック信号ＸＣＬＫと、Ｘ転送開始パルスＤＸとは出力端子７００outから出力されてフレキシブル基板Ｆを経由し、後段のドライバＤｒ2に伝送される。一方、Ｙクロック信号ＹＣＬＫとＹ転送開始パルスＤＹとは出力端子３００ｓを介して、走査線駆動回路１００に供給される。

以上の構成によれば、第１実施形態と同様の効果を得ることができる。また、制御回路３００と初段のドライバＤｒ1とを一体化されたＩＣチップとして構成するので、これらを別々に構成する場合と比較して、実装するＩＣチップの数が削減される。ＩＣチップの数が削減されると、部品数が減少してコストが節減されるばかりでなく、ＩＣチップを電気光学基板１０上に実装する工程が少なくて済む。よって、第１および第２実施形態における構成と比較しても、装置のさらなる低コスト化が実現される。

＜Ｄ：変形例＞
以上の形態には様々な変形を加えることができる。具体的な変形の態様を例示すれば以下の通りである。なお、以下の各態様を適宜に組み合わせてもよい。

（１）変形例１
第１〜第３実施形態では、複数の配線Ｗすべてが第２区間においてフレキシブル基板Ｆ上に配設されると構成としたが、必ずしもそうである必要はなく、複数の配線Ｗのうち数本のみをフレキシブル基板Ｆ上に配設する構成としてもよい。例えば、配線抵抗は配線距離が長いほど増大するので、配線距離の短い配線Ｗを電気光学基板１０に配設し、他の配線Ｗをするフレキシブル基板Ｆ上に配設する構成とすれば、第２区間における配線抵抗の配線間のバラツキが吸収される（配線抵抗が配線間で均一化される）ので、より高品位な画像を得ることが可能となる。

（２）変形例２
第１〜第３実施形態では、フレキシブル基板Ｆ上に配線Ｗと接続端子２００Finと２００Foutを配設する構成としていたが、これらに加えて、各配線Ｗへの接触可能領域としてランドＭを設ける構成としてもよい。
図１０〜図１２は、本変形例に係る配線Ｗの例を示す図である。図１０に示されるように、ランドＭは、各配線Ｗの中途部分における拡幅された電極部分である。このような構成とすれば、ランドＭに補助電源配線やコンデンサなどを容易に接触させることが可能となる。例えば、ランドＭに検査用器具（プローバ）を接触させて信号状態を確認することができる。その結果、電気光学装置Ｄの機能評価を迅速かつ正確に行えるようになるため、開発や設計に関わる時間の短縮、ひいてはコストの低減が実現可能となる。

また、図１１に示されるように、配線基板Ｆに設けられた配線Ｗのうちの各駆動回路Ｄｒ1〜Ｄｒkへ電源を供給するための電源配線である各電源配線ＶＣＣおよびグラウンド配線ＶＳＳの中途部分に各ランドＭ1およびＭ2を形成する構成において、ランドＭ1に電源強化用配線であるＶＣＣ強化用バイパス配線Ｖ1を接続し、ランドＭ2にＶＳＳ強化用バイパス配線Ｖ2を接続するようにしてもよい。ＶＣＣ強化用バイパス配線Ｖ1は電源（図示略）の正極に接続され、ＶＳＳ強化用バイパス配線Ｖ2は電源の負極に接続される。この構成において、ランドＭ1を介して電源配線ＶＣＣに正の電圧が印加されると共に、グラウンド配線ＶＳＳに負の電圧が印加される。よって、電源配線ＶＣＣとグラウンド配線ＶＳＳとの間の電圧降下が低減されて各ドライバＤｒへの電源供給能力が安定化し、信号伝送回路およびその信号伝送回路を用いた電気光学装置の信頼性や動作マージンを向上させることができる。

なお、ＶＣＣ強化用バイパス配線Ｖ1およびＶＳＳ強化用バイパス配線Ｖ2に接続される電源は、制御回路３００の電源配線でもよいし、外部の電源であってもよい。また、各ＶＣＣ強化用バイパス配線Ｖ1およびＶＳＳ強化用バイパス配線Ｖ2を各電源配線ＶＣＣとグラウンド配線ＶＳＳに接触させるに際して、配線Ｗの幅を拡幅せずとも簡単に位置合わせができるような場合には、ランドＭ１およびＭ2を必ずしも設ける必要はない。よって、各電源配線ＶＣＣおよびグラウンド配線ＶＳＳの各中途部分に電極部分（絶縁体で被覆されない部分）を形成して、ＶＣＣ強化用バイパス配線Ｖ1とＶＳＳ強化用バイパス配線Ｖ2とを各電極部分に各々接続する構成も採用される。

さらに、図１２に示されるように、配線Ｗのうち、電源配線ＶＣＣにランドＭ1を設け、グラウンド配線ＶＳＳにランドＭ2を設け、ランドＭ1とＭ2との両方に電源用バイパスコンデンサＣ１を一括的に接触して配置してもよい。このように電源用バイパスコンデンサＣ１を設けることにより、ドライバＤｒ1からＤｒkへの電源供給が安定化（平滑化）され、信号伝送回路およびその信号伝送回路を用いた電気光学装置Ｄの信頼性を向上させることができる。特に、第２実施形態においては、制御回路３００と初段のドライバＤｒ1に至る配線Ｓpもフレキシブル基板Ｆを経由することから、両者間に電源用バイパスコンデンサＣ１を配置することも可能となる。このため、第１実施形態に本変形例を適用させる場合と比較して、制御回路３００とドライバＤｒ1との間の電源供給も安定化し、ひいては、電気光学装置Ｄの信頼性がさらに向上する。なお、図１１の場合と同様に、必ずしもランドＭ1およびＭ2を設ける必要はなく、各電源配線ＶＣＣおよびグラウンド配線ＶＳＳの各電極部分に電源用バイパスコンデンサＣ１を接続するようにしてもよい。

（３）変形例３
上記実施形態では、電気光学素子Ｅがマトリクス状に配列する構成について説明したが、それに限られない。例えば、電気光学素子Ｅが直線状（例えば、２列千鳥格子状）に配列する構成においても、制御回路３００を電気光学基板１０上に実装し、入力画像データＤinがシリアル形式で電気光学基板１０の入力端子に入力される構成とすることができる。この場合においても、入力画像データＤinは制御回路３００に入力された後にシリアル／パラレル変換され、パラレル形式の出力画像データＤoutが電気光学素子の駆動回路に対して与えられる。本変形例においても、上記実施形態と同様の効果が得られる。

（４）変形例４
上記第１実施形態においては、データ線駆動回路２００の各ドライバＤｒが電気光学基板１０の表面にＣＯＧ実装される構成について説明したが、データ線駆動回路が電気光学基板１０上に直接作り込まれる構成も採用される。

＜Ｅ：応用例＞
次に、本発明に係る電気光学装置Ｄを利用した電子機器について説明する。図１３から図１５には、以上の何れかの形態に係る電気光学装置を表示装置として採用した電子機器の形態が図示されている。

図１３は、電気光学装置Ｄを採用したモバイル型のパーソナルコンピュータの構成を示す斜視図である。パーソナルコンピュータ２０００は、各種の画像を表示する電気光学装置Ｄと、電源スイッチ２００１やキーボード２００２が設置された本体部２０１０とを具備する。電気光学装置Ｄは有機発光ダイオード素子を電気光学素子Ｅとして使用しているので、視野角が広く見易い画面を表示できる。

図１４は、電気光学装置を適用した携帯電話機の構成を示す斜視図である。携帯電話機３０００は、複数の操作ボタン３００１およびスクロールボタン３００２と、各種の画像を表示する電気光学装置Ｄとを備える。スクロールボタン３００２を操作することによって、電気光学装置Ｄに表示される画面がスクロールされる。

図１５は、電気光学装置を適用した携帯情報端末（ＰＤＡ：Personal Digital Assistants）の構成を示す斜視図である。情報携帯端末４０００は、複数の操作ボタン４００１および電源スイッチ４００２と、各種の画像を表示する電気光学装置Ｄとを備える。複数の操作ボタン４００１を操作すると、住所録やスケジュール帳といった様々な情報が電気光学装置Ｄに表示される。

なお、本発明に係る電気光学装置が適用される電子機器としては、図１３から図１５に示した機器のほか、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、ページャ、電子手帳、電子ペーパー、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、プリンタ、スキャナ、複写機、ビデオプレーヤ、タッチパネルを備えた機器等などが挙げられる。また、本発明に係る電気光学装置の用途は画像の表示に限定されない。例えば、光書込型のプリンタや電子複写機といった画像形成装置においては、用紙に形成されるべき画像に応じて感光体を露光する光ヘッド（書込ヘッド）が使用されるが、この種の光ヘッドとしても本発明の電気光学装置は利用される。

本発明の第１実施形態に係る電気光学装置の構成を例示する平面図である。 画素回路の構成を示す回路図である。 走査信号と発光制御信号のタイミングチャートである。 電気光学装置の構成を示すブロック図である。 電気光学装置の一部を詳細に示す平面図である。 電気光学装置の一部を詳細に示す平面図である。 第２実施形態に係る電気光学装置の構成を示すブロック図である。 第３実施形態に係る電気光学装置の構成を示すブロック図である。 制御駆動部の詳細な構成を示す平面図である。 本発明の変形例に係る図である。 本発明の変形例に係る図である。 本発明の変形例に係る図である。 電気光学装置を利用した電子機器の一例を示す図である。 電気光学装置を利用した電子機器の一例を示す図である。 電気光学装置を利用した電子機器の一例を示す図である。

符号の説明

１０…基板、１０ａ…左辺縁、１０ｂ…下辺縁、１００…走査線駆動回路、１０１…走査線、１０２…発光制御線、１０３…データ線、２００…データ線駆動回路、２００Ａ…内部回路、３００…制御回路、３００Ａ…制御回路部、４００…画素回路、４０１〜４０４…トランジスタ、５００…電源回路、６００…中継フレキシブル基板、７００…制御駆動回路、２００Ｄrin，３００ａ，３００in，７００in…入力端子、２００Ｄrout，３００out，３００ｓ，７００out…出力端子、２００Fin，２００Fout…接続端子、５００ａ…電源入力端子、Ａ…画像領域、Ｂ，Ｇ…領域、Ｓin，Ｓp，Ｓs，Ｒ，ＲＡ，Ｗ…配線、Ｃ…容量素子、Ｃ1…電源用バイパスコンデンサ、Ｄ…電気光学装置、Ｄin…入力画像データ、Ｄout…出力画像データ、Ｄｒ…ドライバ、Ｅ…電気光学素子、Ｆ…フレキシブル基板、Ｌ…電源配線、Ｍ，Ｍ1，Ｍ2…ランド、Ｘ…電流信号、Ｙ…走査信号、Ｖ1…ＶＣＣ強化用バイパス配線、Ｖ2…ＶＳＳ強化用バイパス配線、Ｖｇ…発光制御信号。

Claims (9)

1. 電気光学素子の階調を指定する画像データがシリアル形式で入力される入力端子が端部に形成された第１基板と、
   前記第１基板上に配置されて前記画像データにより指定された階調に応じて前記電気光学素子を駆動する駆動回路と、
   前記第１基板上に実装されて前記入力端子から供給されるシリアル形式の画像データをパラレル形式に変換して前記駆動回路に供給する制御ＩＣと、
   前記入力端子と前記制御ＩＣとを接続する入力配線とを具備し、
   前記入力配線の長さは、前記入力端子から前記駆動回路までの距離より短い
   電気光学装置。
2. 前記駆動回路は、カスケード接続された複数のドライバＩＣを備え、前記複数のドライバＩＣは、前記パラレル形式の画像データを前記制御ＩＣから受信する第１ドライバＩＣを含む
   請求項１に記載の電気光学装置。
3. 前記制御ＩＣは、前記第１ドライバＩＣと一体的に形成された制御駆動ＩＣとして前記第１基板に実装され、
   前記駆動回路は、前記複数のドライバＩＣから前記第１ドライバＩＣを除いて構成される
   請求項２に記載の電気光学装置。
4. 前記駆動回路は、前記パラレル形式の画像データを前記制御駆動ＩＣから受信する第２ドライバＩＣを含み、
   前記制御駆動ＩＣと前記第２ドライバＩＣとを結ぶ配線は、前記第１基板よりも単位面積当たりの配線抵抗が小さい第２基板の表面に配設される部分を含む
   請求項３に記載の電気光学装置。
5. 前記第２基板の表面に配設される前記配線の部分に電極部分が形成される
   請求項４に記載の電気光学装置。
6. 前記複数のドライバＩＣは第２ドライバＩＣを含み、
   前記パラレル形式の画像データは、第１配線を介して前記制御ＩＣから前記第１ドライバＩＣに伝送されるとともに、第２配線を介して前記第１ドライバＩＣから前記第２ドライバＩＣに伝送され、
   前記第２配線は、前記第１基板よりも単位面積当たりの配線抵抗が小さい第２基板の表面に配設される部分を含む
   請求項２に記載の電気光学装置。
7. 前記第１配線は、前記第２基板の表面に配設される部分を含む
   請求項６に記載の電気光学装置。
8. 前記第１配線および前記第２配線の少なくとも何れかのうち、前記第２基板の表面に配設される部分に電極部分が形成される
   請求項６または請求項７に記載の電気光学装置。
9. 請求項１から請求項８の何れかに記載の電気光学装置を具備する電子機器。

Images