JP2007322959A - 光半導体モジュール - Google Patents
光半導体モジュール Download PDFInfo
- Publication number
- JP2007322959A JP2007322959A JP2006155719A JP2006155719A JP2007322959A JP 2007322959 A JP2007322959 A JP 2007322959A JP 2006155719 A JP2006155719 A JP 2006155719A JP 2006155719 A JP2006155719 A JP 2006155719A JP 2007322959 A JP2007322959 A JP 2007322959A
- Authority
- JP
- Japan
- Prior art keywords
- cut
- optical semiconductor
- optical
- semiconductor module
- preamplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Optical Couplings Of Light Guides (AREA)
- Light Receiving Elements (AREA)
Abstract
【課題】高周波領域での損失を抑制し、高速信号の伝達にも対応可能であり、組立てやすい光半導体モジュールを得る。
【解決手段】光ファイバ2と、光ファイバ2と光学的に結合された光半導体素子であるPD素子3と、PD素子3と電気的に接続された半導体ICであるプリアンプIC10と、金属部材であるリードフレーム6とを備え、リードフレーム6の一部が切り起こされた切り起こし面6aにPD素子3およびプリアンプIC10を装着する。
【選択図】図1
【解決手段】光ファイバ2と、光ファイバ2と光学的に結合された光半導体素子であるPD素子3と、PD素子3と電気的に接続された半導体ICであるプリアンプIC10と、金属部材であるリードフレーム6とを備え、リードフレーム6の一部が切り起こされた切り起こし面6aにPD素子3およびプリアンプIC10を装着する。
【選択図】図1
Description
この発明は、光ファイバを用いた光信号の送受信に使用される光半導体モジュールに関するものである。
従来の光半導体モジュールでは、光ファイバと光ファイバ先端部に対向して配置される光半導体素子であるPD(Photo Diode)素子とを光学的に結合させて、光ファイバ先端部と光半導体素子とを一緒に透明樹脂にて封止し、さらに、透明樹脂の外側を透湿度の低い遮光性樹脂により封止して、量産性に優れた樹脂封止モジュールを得ている。そして、リードフレームを用いて、リードフレームを切り起こした折り曲げ部にPD素子を実装することによって、サブマウントのようなPD素子を光ファイバの出射方向に90度に近い角度で受光面が向けさせるための部品を削減し、製造コストの低下を図っている(例えば、特許文献1参照)。
従来の光半導体モジュールでは、PD素子はリードフレームが約96度切り起こされた面に実装されており、PD素子の出力を増幅するプリアンプICなどの半導体ICは切り起こす前のリードフレームの面と同じ面内に設けられたリードに実装されている。このような構成において、光ファイバに入射された光信号は、PD素子によって電気信号に変換され、ワイヤを経由して、一旦リードフレーム上に伝達される。変換された電気信号は、リードフレームから再度別のワイヤを経由してプリアンプICに伝達される。PD素子が例えば1Gb/sのような比較的高速の信号に用いられる場合には、高周波領域での信号の減衰を抑制するために、PD素子からプリアンプICまでの信号経路の長さを短くする必要がある。しかしながら、PD素子とプリアンプICとが異なる面上に実装されており、リードフレームを介して信号を伝達する構成であるので、配線長が長く、高速信号が伝達できないという問題点があった。
また、リードフレームを予め曲げておき、PD素子とプリアンプICとは別々の面に実装する必要があり、更にそれぞれ別の面でワイヤボンディングを行う必要があるので、製造工程が複雑になるという問題点があった。
この発明は、上述のような課題を解決するためになされたもので、高周波領域での損失を抑制し、高速信号の伝達にも対応可能な光半導体モジュールを得るものである。さらに、組立てやすい光半導体モジュールを得るものである。
この発明に係る光半導体モジュールは、光ファイバと、光ファイバと光学的に結合された光半導体素子と、光半導体素子と電気的に接続された半導体ICと、金属部材とを備えた光半導体モジュールであって、金属部材の一部が切り起こされた切り起こし面に光半導体素子および半導体ICが装着されたことを特徴とするものである。
この発明に係る光半導体モジュールは、金属部材の一部が切り起こされた切り起こし面に光半導体素子および半導体ICが装着されるので、光半導体素子と半導体ICとを接続するワイヤを極力短くすることが可能であり、PD素子からプリアンプICへ入力するまでの信号経路における高速信号の減衰を最小限に抑制できるため、高速信号を伝達するシステムにも適用可能であるとともに、組立てやすい安価なPDモジュールを得ることができる。
実施の形態1.
図1は、この発明を実施するための実施の形態1における光半導体モジュールの構成図(斜視図)である。図1において、光導波路である光ファイバ2は、PD(Photo Diode)素子3と光学的に結合されている。PD素子3は、光半導体素子であり、受光素子である。光ファイバ2およびPD素子3は、透明樹脂である第1の樹脂4によって係合されている。第1の樹脂4によって係合された箇所が係合部である。なお、図1において、PD素子3は、第1の樹脂4に囲まれているので、図示されていない。図2は、実施の形態1におけるリードフレームおよびリードの上面図である。図2では、PD素子3などの配置とワイヤの配線とをわかりやすくするために、切り起こし面を切り起こす前の状態を示している。
図1は、この発明を実施するための実施の形態1における光半導体モジュールの構成図(斜視図)である。図1において、光導波路である光ファイバ2は、PD(Photo Diode)素子3と光学的に結合されている。PD素子3は、光半導体素子であり、受光素子である。光ファイバ2およびPD素子3は、透明樹脂である第1の樹脂4によって係合されている。第1の樹脂4によって係合された箇所が係合部である。なお、図1において、PD素子3は、第1の樹脂4に囲まれているので、図示されていない。図2は、実施の形態1におけるリードフレームおよびリードの上面図である。図2では、PD素子3などの配置とワイヤの配線とをわかりやすくするために、切り起こし面を切り起こす前の状態を示している。
光半導体モジュール1には、光半導体モジュール1の外形を構成する枠体である樹脂枠5が設けられている。この樹脂枠5に金属部材であるリードフレーム6および金属端子である信号出力用のリード7,8,9を支持させている。樹脂枠5は、底板5aおよび側面枠5bからなる構造とし、側面枠5bに底板5aを接着固定して形成されている。硬化前の樹脂を樹脂枠5の枠内に注入しても、樹脂がモジュール外部へ流れ出さないように、樹脂枠5は箱状構造となっている。なお、樹脂枠5は、一体成形されたものでもよい。また、樹脂枠5の形成方法は、ダム剤によるポッティングでもよいし、トランスファーモールドでもよい。樹脂枠5で囲まれた領域は、図示しない第2の樹脂によって充填されている。光ファイバ2の一部、PD素子3、第1の樹脂4、およびリードフレーム6の一部は、第2の樹脂に覆われ、樹脂封止されている。これによって、光ファイバ2とPD素子3との光学的な位置関係が保たれ、光結合効率の変化を小さくすることができる。
PD素子3は、リードフレーム6の一部を略90度切り起こした切り起こし面6aにサブマウント11を介して装着されている。PD素子3が装着された切り起こし面6aには、ワイヤW1を介してPD素子3と電気的に接続され、PD素子3からの電気信号を増幅する半導体ICであるプリアンプIC10が装着されている。プリアンプIC10と各リード7,9とは、ワイヤW4,W2を介して電気的に接続されている。本実施の形態では、PD素子3の裏面のカソード電極は、サブマウント11の表面にあり、ワイヤW5を介してリード8と接続されている。なお、PD素子3およびプリアンプIC10が近接するように配置されればよいので、PD素子3およびプリアンプIC10がリードフレーム6を切り起こした切り起こし面6aに装着されていればよい。つまり、金属部材であるリードフレーム6の一部が切り起こされた切り起こし面6aにPD素子3およびプリアンプIC10が装着されている。
図2では、PD素子3およびプリアンプIC10がリードフレーム6に装着され、PD素子3とプリアンプIC10とのワイヤボンディング、サブマウント11とリード8とのワイヤボンディング、およびプリアンプIC10と各リード7,9とのワイヤボンディングが完了し、リードフレーム6の一部を切り起こす前の様子を示している。リードフレーム6には、切り起こし面6aを切り起こすために除去した切り込み部12が設けられている。PD素子3およびプリアンプIC10が装着される領域が確保できるように、切り起こし面6aの形状が決められ、切り起こし面6aの形状に基づいて切り込み部12の形状も決められている。
また、リードフレーム6の形状およびリードフレーム6とリード7,8,9との位置関係は、次のように決められている。リードフレーム6と切り起こし面6aとの境界部、つまり切り起こし線6bに対して金属端子であるリード7,8,9とワイヤとの接続位置7a,8a,9aが光ファイバ2側(図2においては下側)に位置するようにしている。これによって、切り起こし後のワイヤにかかるストレスを緩和することが可能である。
ここで、組み立て手順について説明する。まず、PD素子3を搭載したサブマウント11およびプリアンプIC10を、導電性接着剤または半田によって切り起こし面6aにダイボンドする。この際に、PD素子3のアノード電極とプリアンプIC10の入力電極とを接続するワイヤW1が最短になるように、これらの電極を互いに近づけると共に、電極間距離が短くなるようにPD素子3およびプリアンプIC10の配置を行う。
PD素子3のアノード電極とプリアンプIC10の入力電極との間のワイヤW1の他に、プリアンプIC10の電源電極とリード9との間のワイヤW2、プリアンプIC10のGNDと切り起こし面6aとの間のワイヤW3、プリアンプIC10の出力電極とリード7との間のワイヤW4、およびPD素子3のカソード電位を有するサブマウント11の表面電極とリード8との間のワイヤW5のワイヤボンドも同一工程において実施しておく。ワイヤボンド完了後に、リードフレーム6の切り込み部12に沿ってリードフレーム6の一部を略90度切り起こして、切り起こし面6aを形成する。切り起こす角度は、光半導体モジュール1として必要な反射減衰量に応じて変更することができる。
高性能なワイヤボンド装置を用いることによって、切り起こし面6aを形成した後で、必要なワイヤボンドを互いに90度ずれた面に実施することは可能である。しかしながら、本実施の形態のような構成によって、角度の異なる面にワイヤボンドを行うことに対応していない仕様のワイヤボンド装置を用いても、ワイヤボンドを行うことができる。
切り起こし面6aを形成した後で、PD素子3に逆バイアス電圧をかけて、PD素子3へ光を結合させるために光ファイバ2の逆端から光を入射した状態で、光ファイバ2をPD素子3に近づけて、PD素子3のPD電流をモニタしながら、調芯を行い、PD電流が最大となる点で光ファイバ2を固定する。つまり、光ファイバ2は、受光素子であるPD素子3との光結合効率が最大となるように調芯される。
光ファイバ2の固定後は、少なくとも光ファイバ2の先端とPD素子3との間の近傍を、PD素子3の受信信号の波長を透過する透明な樹脂である第1の樹脂4によって封止する。封止は、エポキシ樹脂、シリコーン樹脂などによるポッティングにより行うことが可能である。本実施の形態における封止の範囲は、光ファイバ2の先端とPD素子3との間の近傍だけでなく、プリアンプIC10および光ファイバ2の一部を含むような広い範囲でもよい。
その後、樹脂枠5の内部を、より遮光性の高い樹脂である第2の樹脂によって封止して光半導体モジュール1が作成される。樹脂枠5の内部を封止する方法は、トランスファーモールドなどにより可能である。また、光ファイバ2の光軸を調芯した後に、各リードフレームおよびリードの枠体をプリモールドしたパッケージを用いて樹脂枠5の底部を覆い、封止用樹脂をポッティングする方法でも同様の特性が得ることができる。
なお、例えばノイズ対策として、サブマウント11を切り起こし面6aに装着して、サブマウント11にPD素子3を装着する代わりに、両面電極型コンデンサを切り起こし面6aに装着して、両面電極型コンデンサにPD素子3を装着してもよい。また、サブマウント11とは別のサブマウントを切り起こし面6aに装着し、PD素子3の受光面とは反対側の面側をサブマウント11上に装着し、別のサブマウント上にノイズ除去用のコンデンサを装着してもよい。
以上のような構成により、PD素子3およびプリアンプIC10を隣接して装着し、PD素子3とプリアンプIC10とをつなぐワイヤの長さを極力短くすることができるので、高周波領域の損失が小さく、信号の高速伝送への適用が可能である。また、PD素子3およびプリアンプIC10を別々の面に装着せずに、同じ切り起こし面6aに装着するので、組み立てが容易である。
実施の形態2.
図3は、この発明を実施するための実施の形態2におけるリードフレームおよびリードの上面図である。図3において、リードフレームの切り起こし面の構成が実施の形態1と異なる。図3において、図2と同一の符号を付したものは、同一またはこれに相当するものであり、このことは明細書の全文において共通することである。また、明細書全文に表れている構成要素の態様は、あくまで例示であってこれらの記載に限定されるものではない。
図3は、この発明を実施するための実施の形態2におけるリードフレームおよびリードの上面図である。図3において、リードフレームの切り起こし面の構成が実施の形態1と異なる。図3において、図2と同一の符号を付したものは、同一またはこれに相当するものであり、このことは明細書の全文において共通することである。また、明細書全文に表れている構成要素の態様は、あくまで例示であってこれらの記載に限定されるものではない。
図3において、リードフレーム13には、2つの切り起こし面13a,13bが設けられている。PD素子3は、リードフレーム13の一部を略90度切り起こした切り起こし面13aにサブマウント11を介して装着されている。また、プリアンプIC10は、切り起こし面13aの近傍を切り起こした切り起こし面13bに装着されている。つまり、PD素子3が装着された切り起こし面13aとは別の切り起こし面13bにプリアンプIC10が装着されている。リードフレーム13および切り起こし面13aの境界部である切り起こし線とリードフレーム13および切り起こし面13bの境界部である切り起こし線とは、略同一直線上に形成されている。PD素子3とプリアンプIC10とは、ワイヤW1を介して電気的に接続されている。PD素子3とリード8とは、サブマウント11およびワイヤW5を介して電気的に接続されている。また、プリアンプIC10と各リード7,9とは、ワイヤW4,W2を介して電気的に接続されている。
以上のような構成により、PD素子3およびプリアンプIC10をそれぞれ異なる切り起こし面13a,13bに装着したので、光ファイバ2に対するPD素子3の角度を微調整する必要がある場合に、PD素子3が装着された切り起こし面13aだけを調整すればよく、より容易に光ファイバ2の調芯を行うことができる。また、PD素子3およびプリアンプIC10が隣接して装着されるので、高周波領域の損失が小さく、信号の高速伝送への適用が可能である。
実施の形態3.
図4は、この発明を実施するための実施の形態3における光半導体モジュールの構成図(斜視図)である。また、図5は、実施の形態3におけるリードフレームおよびリードの上面図である。図4および図5において、リードの構成が実施の形態1と異なる。本実施の形態における光半導体モジュール20は、信号出力用のリード22,23,24のうちのワイヤが接続される側が折り曲げられて、それぞれに折り曲げ面22a,23a,24aが形成されている。PD素子3およびプリアンプIC10は、ワイヤW14,W15,W12を介して折り曲げ面22a,23a,24aに電気的に接続されている。つまり、PD素子3およびプリアンプIC10の少なくともいずれか一方と金属端子であるリード22,23,24の一部が折り曲げられて形成された折り曲げ面22a,23a,24aとは、ワイヤによって電気的に接続されている。本実施の形態においては、PD素子3およびプリアンプIC10の両方がリードの折り曲げ面22a,23a,24aのいずれかに接続されている。
図4は、この発明を実施するための実施の形態3における光半導体モジュールの構成図(斜視図)である。また、図5は、実施の形態3におけるリードフレームおよびリードの上面図である。図4および図5において、リードの構成が実施の形態1と異なる。本実施の形態における光半導体モジュール20は、信号出力用のリード22,23,24のうちのワイヤが接続される側が折り曲げられて、それぞれに折り曲げ面22a,23a,24aが形成されている。PD素子3およびプリアンプIC10は、ワイヤW14,W15,W12を介して折り曲げ面22a,23a,24aに電気的に接続されている。つまり、PD素子3およびプリアンプIC10の少なくともいずれか一方と金属端子であるリード22,23,24の一部が折り曲げられて形成された折り曲げ面22a,23a,24aとは、ワイヤによって電気的に接続されている。本実施の形態においては、PD素子3およびプリアンプIC10の両方がリードの折り曲げ面22a,23a,24aのいずれかに接続されている。
折り曲げ面は、切り起こし面21aに装着したPD素子3およびプリアンプIC10と接続するためのワイヤの数だけあればよい。本実施の形態では、折り曲げ面は複数の3箇所である。また、リード22,23,24と折り曲げ面22a,23a,24aとの境界部である折り曲げ線22b,23b,24bは、リードフレーム21の切り起こし線21bと略同一直線上にあり、切り起こし面21aおよび折り曲げ面22a,23a,24aは、略同一平面に設けられている。なお、折り曲げ面22a,23a,24aは、リードフレーム21と切り起こし面21aとの境界部である切り起こし線21bに対して、光ファイバ2側に設けられてもよい。
ここで、組み立て手順について説明する。切り起こし面21aを切り起こす前に、PD素子3とプリアンプIC10との間のワイヤW11をボンディングした後で、プリアンプIC10とリード22,24との間のワイヤW12、W14、およびPD素子3の裏面電極と同電位のサブマウント11の表面電極とリード23との間のワイヤW15を、接続用の折り曲げ面22a,24a,23aにボンディングする。プリアンプIC10のGND電極と切り起こし面21aとの間のワイヤW13もボンディングしておく。そして、切り起こし面21aを切り起こす際に、折り曲げ面22a,23a,24aも一緒に、切り起こし面21aと同じ角度だけ折り曲げる。その後の製作工程は、実施の形態1と同じである。
以上のような構成によって、各ワイヤW11〜W15を同一面内でボンディングすることができるので、ワイヤボンディングの作業性に優れるとともに、各ワイヤW11〜W15におけるストレスを軽減することができる。また、高速信号を伝達するシステムにも適用可能であるとともに、組立てやすい安価なPDモジュールを得ることができる。
なお、いずれの実施の形態においても、光半導体素子として受光素子の代わりに発光素子であるレーザダイオード用い、半導体ICとしてプリアンプICの代わりにレーザ駆動電流制御ICを用いても良い。
1,20 光半導体モジュール、2 光ファイバ、3 PD素子、4 第1の樹脂、5 樹脂枠、5a 底板、5b 側面枠、6,13,21 リードフレーム、6a,13a,13b,21a 切り起こし面、6b,21b 切り起こし線、7〜9,22〜24 リード、7a〜7c 接続位置、10 プリアンプIC、22a〜24a 折り曲げ面、22b〜24b 折り曲げ線、W1〜W5,W11〜W15 ワイヤ。
Claims (11)
- 光ファイバと、
前記光ファイバと光学的に結合された光半導体素子と、
前記光半導体素子と電気的に接続された半導体ICと、
金属部材とを備えた光半導体モジュールであって、
前記金属部材の一部が切り起こされた切り起こし面に前記光半導体素子および前記半導体ICが装着されたことを特徴とする光半導体モジュール。 - 半導体ICは、光半導体素子が装着された切り起こし面に装着されたことを特徴とする請求項1に記載の光半導体モジュール。
- 半導体ICは、光半導体素子が装着された切り起こし面とは別の切り起こし面に装着されたことを特徴とする請求項1に記載の光半導体モジュール。
- 金属端子と、
半導体ICと前記金属端子とを電気的に接続するワイヤとを備え、
前記金属端子と前記ワイヤとを接続する位置は、金属部材と切り起こし面との境界部に対して光ファイバ側であることを特徴とする請求項1ないし3のいずれか1項に記載の光半導体モジュール。 - 金属端子と、
光半導体素子および半導体ICの少なくともいずれか一方と前記金属端子の一部が折り曲げられた折り曲げ面とを電気的に接続するワイヤとを備えたことを特徴とする請求項1ないし3のいずれか1項に記載の光半導体モジュール。 - 折り曲げ面は、複数であることを特徴とする請求項5に記載の光半導体モジュール。
- 切り起こし面および折り曲げ面は、略同一平面に設けられたことを特徴とする請求項5または6に記載の光半導体モジュール。
- 折り曲げ面は、金属部材と切り起こし面との境界部に対して光ファイバ側に設けられたことを特徴とする請求項5または6に記載の光半導体モジュール。
- 光半導体素子、半導体ICおよび光ファイバ先端を含む領域を樹脂封止したことを特徴とする請求項1ないし8のいずれか1項に記載の光半導体モジュール。
- 光半導体素子がフォトダイオードであり、半導体ICがプリアンプICであることを特徴とする請求項1ないし9のいずれか1項に記載の光半導体モジュール。
- 光半導体素子がレーザダイオードであり、半導体ICがレーザ駆動電流制御ICであることを特徴とする請求項1ないし9のいずれか1項に記載の光半導体モジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006155719A JP2007322959A (ja) | 2006-06-05 | 2006-06-05 | 光半導体モジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006155719A JP2007322959A (ja) | 2006-06-05 | 2006-06-05 | 光半導体モジュール |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007322959A true JP2007322959A (ja) | 2007-12-13 |
Family
ID=38855796
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006155719A Pending JP2007322959A (ja) | 2006-06-05 | 2006-06-05 | 光半導体モジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007322959A (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6236563U (ja) * | 1985-08-21 | 1987-03-04 | ||
JPH1084122A (ja) * | 1996-09-06 | 1998-03-31 | Nec Corp | 受光装置 |
JP2005165367A (ja) * | 2005-03-11 | 2005-06-23 | Nippon Telegr & Teleph Corp <Ntt> | 光モジュールおよびその製造方法 |
-
2006
- 2006-06-05 JP JP2006155719A patent/JP2007322959A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6236563U (ja) * | 1985-08-21 | 1987-03-04 | ||
JPH1084122A (ja) * | 1996-09-06 | 1998-03-31 | Nec Corp | 受光装置 |
JP2005165367A (ja) * | 2005-03-11 | 2005-06-23 | Nippon Telegr & Teleph Corp <Ntt> | 光モジュールおよびその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7138661B2 (en) | Optoelectronic component and optoelectronic arrangement with an optoelectronic component | |
JP6051253B2 (ja) | 光双方向通信モジュール | |
US8090228B2 (en) | Photoelectric conversion device, photoelectric conversion module and method of manufacturing photoelectric conversion device | |
JP5457656B2 (ja) | 光電気変換装置 | |
JP2004226845A (ja) | 光送受信モジュール及びその製造方法 | |
JP2010237641A (ja) | 光モジュールおよびモジュール付きケーブル | |
JP2008226988A (ja) | 光電変換モジュール | |
JP2010049170A (ja) | 光電気配線用パッケージ及び光導波路付リードフレーム | |
TWI663737B (zh) | 光模組 | |
JP2004085756A (ja) | 光送受信モジュール | |
US9063309B2 (en) | Optoelectronic module with flexible substrate | |
JP4816397B2 (ja) | 光電変換モジュール | |
JP2016015405A (ja) | 光モジュール、及び光アクティブケーブル | |
JP2018164019A (ja) | 光サブアセンブリ、光モジュール、及び光伝送装置 | |
JP4894692B2 (ja) | 光送受信モジュール | |
JP2007178537A (ja) | 光モジュールおよび光伝送システム | |
JP2008224941A (ja) | 光モジュール | |
JPWO2007148398A1 (ja) | 樹脂封止モジュール、光モジュールおよび樹脂封止方法 | |
JP2007322959A (ja) | 光半導体モジュール | |
JP2009054938A (ja) | 受光モジュール | |
JP2005284167A (ja) | 光通信モジュール | |
KR100875913B1 (ko) | 평판형 양방향 발광 및 수광 소자를 이용한 광송수신 모듈 | |
JP6286989B2 (ja) | 光導波路型モジュールおよびその製造方法 | |
JP2005222003A (ja) | マウント、光部品、光送受信モジュール及び双方向光通信モジュール | |
JP2009071001A (ja) | 光送受信モジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081125 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100826 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100831 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110105 |