JP2007310758A - 情報記録再生機器、電子機器 - Google Patents

情報記録再生機器、電子機器 Download PDF

Info

Publication number
JP2007310758A
JP2007310758A JP2006140968A JP2006140968A JP2007310758A JP 2007310758 A JP2007310758 A JP 2007310758A JP 2006140968 A JP2006140968 A JP 2006140968A JP 2006140968 A JP2006140968 A JP 2006140968A JP 2007310758 A JP2007310758 A JP 2007310758A
Authority
JP
Japan
Prior art keywords
memory card
power
slot
line
reset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006140968A
Other languages
English (en)
Other versions
JP4470048B2 (ja
Inventor
Makoto Hashimoto
誠 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Funai Electric Co Ltd
Original Assignee
Funai Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Funai Electric Co Ltd filed Critical Funai Electric Co Ltd
Priority to JP2006140968A priority Critical patent/JP4470048B2/ja
Publication of JP2007310758A publication Critical patent/JP2007310758A/ja
Application granted granted Critical
Publication of JP4470048B2 publication Critical patent/JP4470048B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】メモリカードが電子機器に挿入された場合のマウント処理の成功率を向上させる。
【解決手段】電子機器のスロットにメモリカードが挿入された場合に、電源ラインを介してメモリカードへ電源を供給するとともに、信号ラインを介してメモリカードに対するマウント処理を実行し、マウント処理が失敗した場合は、自動的にリセット処理を実行する。リセット処理では、電源ラインからメモリカードへの電源供給を停止するとともに、信号ラインを「L」状態に固定し、その後に電源ラインを介してメモリカードへの電源供給を再開する。このリセット処理の実行後、信号ラインを介してメモリカードに対するマウント処理を再度実行する。
【選択図】図4

Description

本発明は、メモリカードが挿入されるスロットを備えた情報記録再生機器および電子機器に関するものである。
メモリカードに対応した電子機器としては、パーソナルコンピュータ、携帯情報端末(PDA)、DVDレコーダ、ICレコーダ、携帯型音楽プレーヤ、カメラ付き携帯電話機、デジタルスチルカメラ、デジタルビデオカメラ、テレビジョン装置、プリンタなど各種のものがある。これらのメモリカード対応型電子機器には、メモリカードが挿入されるスロットが設けられており、このスロットに挿入されたメモリカードに対して、画像や音声等の情報の書き込みや読み取りが行われる。
図1は、メモリカード対応型の電子機器におけるカード挿入部の一例を示した概略図である。1はメモリカードに対応した電子機器であって、その本体1aには、カード挿入用のスロット1bが設けられている。1cはスロット1bを塞ぐ蓋体である。スロット1bには、メモリカード2が図の矢印方向から挿入され、スロット1bの奥まで挿入された後、蓋体1cによりスロット1bの開口部が閉塞される。メモリカード2は、例えばSD(登録商標)カードである。メモリカード2の裏側の先端部には、スロット1bの奥に設けられている端子(図示省略)と電気的に接続される複数の接続端子(図示省略)が設けられている。
このようなメモリカード対応型の電子機器1においては、スロット1bにメモリカード2が挿入されると、カードに対するマウント処理が自動的に実行されるようになっている。マウント処理では、電子機器1がメモリカード2から所定の情報を読み込んでカードを認識する。しかしながら、何らかの原因により、このマウント処理が失敗する場合がある。特に、電子機器1の電源がONとなっている状態(パワーオン状態)でメモリカード2を挿入すると、メモリカード内部のコントローラが起動せず、マウント処理を実行できない場合がある。この原因としては、例えば、メモリカード2が手でスロット1bに差し込まれた際に、カードへの力のかかり方によって、メモリカード2の端子が電子機器1側の端子と不安定な状態で接触すると、メモリカード2のコントローラへ規定電圧より低い電圧が印加され、コントローラが正常に立ち上がらないことなどが挙げられる。この場合は、メモリカード2を一旦スロット1bから取り出し、その後再びスロット1bへ挿入するといった対応が必要となり、ユーザの手を煩わせる結果となる。また、メモリカード2を再挿入しても、同じ原因により依然としてコントローラが起動せずにマウント処理に失敗する場合がある。このようなマウント処理の失敗が発生すると、メモリカード2に対する情報の書き込みや読み取りが行えず、ユーザは電子機器を正常に使用できなくなる。
下記の特許文献1には、メモリカードにリセットスイッチを設け、カードの内部機能が暴走したりハングアップしたりしてメモリカードが動作しなくなった場合に、リセットスイッチをOFFにした後、再びONする操作を行うことによって、電子機器にメモリカードを挿入した状態で、メモリカードに対するリセット動作を行えるようにした技術が開示されている。しかしながら、本文献ではメモリカード挿入時のマウント処理と、それが失敗した場合の処理については記載されていない。また、本文献のようにメモリカードにリセットスイッチを設けたのでは、カードの構造が複雑となり、部品点数が増加してコスト高になるだけでなく、カードの改造が必要なため既存のメモリカードを用いることが出来なくなるという問題がある。さらに、リセット処理を行うにはスイッチを手動でON、OFFしなければならず、操作が煩雑になるという欠点がある。
また、下記の特許文献2には、電子機器(複合機)の起動時におけるメモリカードのマウント処理について記載されているが、本文献では、マウントができない場合に、必要な処理を実行せずに終了するようになっているので、上述した課題を解決することはできない。特許文献3にもマウント処理についての記載が見られるが、本文献は、コマンドで指定されたスロットと異なるスロットに挿入されているメモリカードに対してマウントを禁止するものであり、マウント処理が失敗した場合の処理については全く開示していない。一方、特許文献4には、電子機器(携帯電話機)へメモリカードが挿入された状態でプルアップ抵抗に電流が流れないようにすることで、カード挿入検出回路の消費電流を低減する技術が開示されているが、メモリカード挿入時のマウント処理と、それが失敗した場合の処理については全く開示されていない。
特開平10−49269号公報(段落0020〜0024) 特開2005−40974号公報(段落0030、図4) 特開2004−192630号公報(段落0086〜0093) 特開2005−18473号公報(段落0015〜0019)
上述したように、メモリカードのマウント処理が失敗すると、カードを機器から一旦取り出して再挿入してもマウント処理が実行されずに情報の書き込みや読み取りが不可能になる場合があるが、上記特許文献1〜4には、この問題に対する有効な解決策は開示されていない。そこで、本発明の課題は、メモリカードが電子機器に挿入された場合のマウント処理の成功率を向上させることにある。
本発明に係る電子機器は、メモリカードが挿入されるスロットと、このスロットに挿入されたメモリカードへ電源を供給する電源ラインと、メモリカードとの間で信号の送受を行う信号ラインと、電源供給および信号送受を制御するコントローラとを備え、信号ラインを介してメモリカードに対する情報の書き込みおよび/または読み取りを行う電子機器であって、コントローラは、スロットにメモリカードが挿入された場合に、電源ラインを介してメモリカードへ電源を供給するとともに、信号ラインを介してメモリカードに対するマウント処理を実行し、マウント処理が失敗した場合は、リセット処理を実行する。リセット処理においては、電源ラインからメモリカードへの電源供給が停止されるとともに、信号ラインが「L」または「H」の一方の状態に固定され、その後に電源ラインを介してメモリカードへの電源供給が再開される。そして、コントローラは、上記リセット処理の実行後、信号ラインを介してメモリカードに対するマウント処理を再度実行する。
また、本発明に係る情報記録再生機器は、メモリカードが挿入されるスロットと、このスロットに挿入されたメモリカードへ電源を供給する電源ラインと、メモリカードとの間で信号の送受を行う信号ラインと、電源供給および信号送受を制御するコントローラとを備え、信号ラインを介してメモリカードに対する情報の書き込みおよび/または読み取りを行う情報記録再生機器であって、コントローラは、機器の電源がONの状態でスロットにメモリカードが挿入された場合に、電源ラインを介してメモリカードへ電源を供給するとともに、信号ラインを介してメモリカードに対する1回目のマウント処理を実行する。そして、1回目のマウント処理が失敗した場合は、初期状態で「無効」に設定されているリセット制御を「有効」にしてリセット処理を実行する。リセット処理においては、電源ラインからメモリカードへの電源供給が停止されるとともに、信号ラインが「L」の状態に固定され、その後に電源ラインを介してメモリカードへの電源供給が再開される。このリセット処理の実行後、コントローラは、信号ラインを介してメモリカードに対する2回目のマウント処理を実行する。そして、2回目のマウント処理の実行後、リセット制御を「無効」に設定し、2回目のマウント処理も失敗した場合は、エラー処理を行う。なお、本発明でいう情報記録再生機器とは、記録と再生の両機能を備えたものだけを指すのではなく、記録と再生の一方の機能のみを備えたものも含む。
以上のようにすることで、最初のマウント処理に失敗した場合は、メモリカードに対する電源および信号のリセット処理が行われ、メモリカードが機器から電気的に切り離された状態となった後にマウント処理が再度実行されるので、リセット後のマウント処理は、電源や信号の不安定な状態でのマウント処理とは異なり、成功率がきわめて高くなる。このため、殆んどの場合、メモリカードのマウント処理が確実に実行され、メモリカードに対する情報の書き込みや読み出しを正常に行うことができるので、ユーザは安心して電子機器を使用することができる。
また、本発明では、特許文献1のようにリセットスイッチをメモリカードに設ける必要がないので、既存のメモリカードをそのまま使用することができ、部品点数が増加したり構造が複雑化することもない。さらに、リセット処理は自動で行われるので、スイッチを手で切り替える必要がなく、操作が煩雑になることもない。
本発明によれば、マウント処理に失敗した場合、メモリカードの電源と信号が自動的にリセットされ、その後に再度マウント処理が実行されるので、メモリカード挿入時のマウント処理の成功率が向上し、電子機器のトラブルを低減することができる。
本発明の実施形態につき、図面を参照しながら説明する。以下では、先述の図1を本発明の実施形態として引用する。図1において、1はメモリカードに対応した電子機器であって、例えばカメラ付き携帯電話機やICレコーダなどの情報記録再生機器である。1aは電子機器1の本体であって、その一部にカード挿入用のスロット1bが設けられている。スロット1bの近傍には、スロット1bを塞ぐ蓋体1cが開閉自在に設けられている。2は例えばSD(登録商標)カードからなるメモリカードであって、このメモリカード2は、図の矢印方向からスロット1bに挿入される。メモリカード2がスロット1bの奥まで挿入された後、スロット1bの開口部は蓋体1cにより閉塞される。メモリカード2の裏側の先端部には、スロット1bの奥に設けられている端子(図示省略)と電気的に接続される複数の接続端子(図示省略)が設けられている。
図2は、電子機器1およびメモリカード2の電気的構成を示したブロック図である。ここでは、本発明に関連するブロックのみを図示してある。電子機器1において、11は各部の制御を行うコントローラであって、CPU、メモリ、インタフェースなどから構成される。12は機器の操作や各種設定を行うための操作部であって、操作スイッチや操作ボタンから構成される。13はメモリカード2に記録する情報やメモリカード2から読み取った情報を処理する信号処理部、14は液晶ディスプレイなどから構成される表示部である。15はROM、RAM、ハードディスクなどから構成される記憶部、16は各部へ必要な電源を供給する電源部である。メモリカード2には、コントローラ21およびメモリ22が内蔵されている。メモリ22は、例えばフラッシュメモリから構成される。Vddはメモリカード2へ電源を供給するための電源ライン、Dtは電子機器1とメモリカード2との間でデータのやりとりを行うためのデータライン、CLはメモリカード2へクロック信号を与えるためのクロックラインである。データラインDtとクロックラインCLとによって、信号ラインが構成される。これらの各ラインを介した電源供給および信号送受は、コントローラ11により制御される。
図3は、電子機器1におけるマウント処理の手順を示したフローチャートである。この手順は、メモリカード2が電子機器1のスロット1bに挿入された場合に、コントローラ11によって実行される手順である。以下では、電子機器1の電源がONの状態でメモリカード2が挿入された場合を想定する。メモリカード2がスロット1bに挿入されると、スロット1bの内部に設けられているカードセンサ(図示省略)がメモリカード2を検出し、これに応答して、電子機器1の電源部16から電源ラインVddを介してメモリカード2に電源が供給され、図3の手順が開始される。
最初に、マウント対象がメモリカードか否かが判定される(ステップS1)。例えば、記録メディアとしてメモリカードを使用するか、電子機器1に内蔵された内部メモリを使用するかを、操作部12の操作により予め設定しておくことが可能な場合は、この設定状態に基づいてマウント対象がメモリカードか否かを判定することができる。マウント対象がメモリカードでなければ(ステップS1:NO)、ステップS9に進み、指定領域(例えば内部メモリ)についてのマウント処理を実行する(ステップS9)。この処理については、本発明の対象外であるので、詳細な説明は省略する。ステップS1において、マウント対象がメモリカードであれば(ステップS1:YES)、ステップS2に進んで、メモリカード2のマウント処理を実行する。なお、マウント対象がメモリカードのみである場合は、ステップS1の処理を省略できることは言うまでもない。
図4は、上記ステップS2のメモリカードマウント処理の詳細な手順を示している。図4において、まず、リセット制御が「有効」か否かを判定する(ステップS21)。初期状態においては、リセット制御は「無効」に設定されているので(ステップS21:NO)、ステップS22〜S25のリセット処理を飛ばして、ステップS26、S27のマウント処理へ進む。ステップS26でマウント処理が開始されると、メモリカード2のメモリ22に記録されている情報のうち、所定の情報、例えば画像枚数やメモリの空き容量などの管理情報が、コントローラ21およびデータラインDtを介して電子機器1に読み込まれる(ステップS27)。このマウント処理が正常に行なわれれば、メモリカード2が電子機器1に認識される。なお、リセット制御の「有効」「無効」の設定は、実際にはOS(Operating System)へ与えられる指令として実現される。
メモリカード2のマウント処理が終了すると、図3のステップS3へ進み、マウントが失敗したか否かを判定する。マウントが成功すれば(ステップS3:NO)、メモリカード2が正しく認識されたので、処理を終了する。これに対して、マウントが失敗すれば(ステップS3:YES)、ステップS4へ移行してリセット制御を「有効」に設定した後、ステップS5へ進んで、再びメモリカード2のマウント処理を実行する。
ステップS5のメモリカードマウント処理の手順は、図4と同じである。ステップS2およびS5の手順を同じとしたことで、プログラムの共有化が可能となり、プログラムメモリの容量を節約することができる。但し、ステップS2のメモリカードマウント処理では、リセット制御が「無効」(初期状態)であったため、図4のステップS21での判定がNOとなり、ステップS22〜S25のリセット処理の実行が省略されたが、ステップS5のメモリカードマウント処理では、ステップS4でリセット制御が「有効」に設定されているため、図4のステップS21での判定がYESとなり、ステップS22〜S25のリセット処理が実行される。
リセット処理においては、電源ラインVddからメモリカード2への電源供給を停止し(ステップS22)、データラインDtの信号状態を強制的に「L」(Low)状態にし(ステップS23)、クロックラインCLの信号状態も強制的に「L」状態とする(ステップS24)。そして、その後所定時間(例えば数100ms)が経過した時点で、電源ラインVddを介してメモリカード2への電源供給を再開する(ステップS25)。以上で、リセット処理は終了する。その後、ステップS26、S27のマウント処理へ進む。ステップS26でマウント処理が開始されると、メモリカード2のメモリ22に記録されている情報のうち、所定の情報がコントローラ21およびデータラインDtを介して電子機器1に読み込まれる(ステップS27)。このマウント処理が正常に行なわれれば、メモリカード2が電子機器1に認識される。
なお、ここではリセット処理において、データラインDtおよびクロックラインCLの信号状態を「L」に揃えたが、両ラインはリセット時に安定状態にあればよいのであって、データラインDtおよびクロックラインCLの信号状態を「H」(High)に揃えてもよい。ただ、「L」に揃えたほうが、電源ラインVddへの信号リークの問題を回避でき、メモリカード2に対する電源リセットを確実に行うことができる。
このようにして、1回目のマウント処理(ステップS2)に失敗した場合は、メモリカード2への電源供給が停止され、データおよびクロック信号の状態が「L」となり、その後電源が再投入されるといった一連のリセット処理が実行され(ステップS22〜S25)、このリセット処理に続いて2回目のマウント処理が実行される(ステップS26、S27)。2回目のマウント処理の実行後、図3のステップS7へ進んで、マウントが失敗したか否かを判定するが、リセット処理によってメモリカード2は一旦電子機器1から電気的に切り離されるので、リセット後のマウント処理は、電源や信号の不安定な状態でのマウント処理とは異なり成功率が高くなる。このため、殆んどの場合は失敗が生じず(ステップS7:NO)、マウント処理は正常に終了する。この結果、メモリカード2に対する情報の書き込みや読み出しを正常に行うことができ、ユーザは安心して電子機器を使用することができる。
なお、2回目のマウント処理において、万一マウントが失敗した場合は(ステップS7:YES)、所定のエラー処理が実行される(ステップS8)。この場合は、メモリカード2に何らかの欠陥があると考えられるので、例えば図5のような警告メッセージを表示部14に表示して、メモリカード2のフォーマットあるいは交換を促す。
上述した実施形態によれば、前掲の特許文献1のようにリセットスイッチをメモリカード2に設ける必要がないので、既存のメモリカードをそのまま使用することができ、部品点数が増加したり構造が複雑化することもない。さらに、リセット処理は自動で行われるので、スイッチを手で切り替える必要がなく、操作が煩雑になることもない。
図3の実施形態においては、最初のマウント処理が失敗した場合に、2回目のマウント処理が失敗した時点でエラー処理(ステップS8)を行うようにしたが、他の実施形態として、最初のマウント処理が失敗した場合に、マウント処理を所定回数N(N≧3)反復し、所定回数を反復してもマウント処理が成功しない場合に、エラー処理に移行するようにしてもよい。図6は、この場合の手順を示すフローチャートである。図6において、図3と同一の処理を行うステップには同一符号を付してある。図6では、ステップS7でマウント処理が失敗と判定された場合に(ステップS7:YES)、続くステップS7aで、マウント処理の失敗回数が所定回数に達したか否かを判定し、失敗回数が所定回数に達してなければ(ステップS7a:NO)、ステップS4へ戻って再びリセット制御を「有効」にして、リセット処理を行った後に再度マウント処理を実行する(ステップS5)。失敗回数が所定回数に達した場合は(ステップS7a:YES)、ステップS8へ移行して、前述したエラー処理を行う。その他の点については、図3の場合と同じであるので説明は省略する。
以上述べた実施形態では、プログラムの共有化を図るために、ステップS2とステップS5とで、図4に示した同じ手順を採用したが、このことは本発明において必須ではない。したがって、ステップS2においては、図4のステップS22〜S25のリセット処理が省略された手順を採用し、ステップS5においては、図4のステップS22〜S25のリセット処理を備えた手順を採用してもよい。この場合は、図3および図6のステップS4、S6と、図4のステップS21の処理は省略される。
また、以上述べた実施形態では、メモリカード2としてSDカードを例に挙げたが、本発明のメモリカード2はこれのみに限定されるものではなく、例えばコンパクトフラッシュ(登録商標)、メモリースティック(登録商標)、スマートメディア(登録商標)などであってもよい。
また、以上述べた実施形態では、電子機器1の電源がONの状態でメモリカード2が挿入された場合について述べたが、電子機器1の電源がOFFの状態でメモリカード2を挿入し、その後電子機器1の電源がONとなった際にマウントに失敗した場合にも、本発明は適用することができる。
本発明は、実施形態で挙げたカメラ付き携帯電話機やICレコーダのほかにも、パーソナルコンピュータ、携帯情報端末、DVDレコーダ、携帯型音楽プレーヤ、デジタルスチルカメラ、デジタルビデオカメラ、テレビジョン装置などの各種の情報記録再生機器に適用することができる。また、本発明は、情報記録再生機器に限らず、メモリカード用のスロットを備えた電子機器であれば、プリンタなどにも適用が可能である。
本発明に係る電子機器におけるカード挿入部の一例を示した概略図である。 電子機器およびメモリカードの電気的構成を示したブロック図である。 電子機器におけるマウント処理の手順を示したフローチャートである。 メモリカードマウント処理の詳細な手順を示したフローチャートである。 表示部に表示される警告メッセージの例である。 本発明の他の実施形態によるマウント処理の手順を示したフローチャートである。
符号の説明
1 電子機器
1b スロット
2 メモリカード
11 コントローラ
12 操作部
13 信号処理部
14 表示部
15 記憶部
16 電源部
21 コントローラ
22 メモリ
Vdd 電源ライン
Dt データライン
CL クロックライン

Claims (2)

  1. メモリカードが挿入されるスロットと、このスロットに挿入されたメモリカードへ電源を供給する電源ラインと、前記メモリカードとの間で信号の送受を行う信号ラインと、電源供給および信号送受を制御するコントローラとを備え、前記信号ラインを介して前記メモリカードに対する情報の書き込みおよび/または読み取りを行う情報記録再生機器において、
    前記コントローラは、
    機器の電源がONの状態で前記スロットに前記メモリカードが挿入された場合に、前記電源ラインを介して前記メモリカードへ電源を供給するとともに、前記信号ラインを介して前記メモリカードに対する1回目のマウント処理を実行し、
    前記1回目のマウント処理が失敗した場合は、初期状態で「無効」に設定されているリセット制御を「有効」にしてリセット処理を実行し、当該リセット処理により、前記電源ラインからメモリカードへの電源供給を停止するとともに、前記信号ラインを「L」の状態に固定し、その後に前記電源ラインを介して前記メモリカードへの電源供給を再開し、
    前記リセット処理の実行後、前記信号ラインを介して前記メモリカードに対する2回目のマウント処理を実行し、
    前記2回目のマウント処理の実行後、リセット制御を「無効」に設定し、
    前記2回目のマウント処理も失敗した場合は、エラー処理を行うことを特徴とする情報記録再生機器。
  2. メモリカードが挿入されるスロットと、このスロットに挿入されたメモリカードへ電源を供給する電源ラインと、前記メモリカードとの間で信号の送受を行う信号ラインと、電源供給および信号送受を制御するコントローラとを備え、前記信号ラインを介して前記メモリカードに対する情報の書き込みおよび/または読み取りを行う電子機器において、
    前記コントローラは、
    前記スロットに前記メモリカードが挿入された場合に、前記電源ラインを介して前記メモリカードへ電源を供給するとともに、前記信号ラインを介して前記メモリカードに対するマウント処理を実行し、
    前記マウント処理が失敗した場合は、リセット処理を実行して、前記電源ラインからメモリカードへの電源供給を停止するとともに、前記信号ラインを「L」または「H」の一方の状態に固定し、その後に前記電源ラインを介して前記メモリカードへの電源供給を再開し、
    前記リセット処理の実行後、前記信号ラインを介して前記メモリカードに対するマウント処理を再度実行することを特徴とする電子機器。
JP2006140968A 2006-05-20 2006-05-20 情報記録再生機器、電子機器 Expired - Fee Related JP4470048B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006140968A JP4470048B2 (ja) 2006-05-20 2006-05-20 情報記録再生機器、電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006140968A JP4470048B2 (ja) 2006-05-20 2006-05-20 情報記録再生機器、電子機器

Publications (2)

Publication Number Publication Date
JP2007310758A true JP2007310758A (ja) 2007-11-29
JP4470048B2 JP4470048B2 (ja) 2010-06-02

Family

ID=38843533

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006140968A Expired - Fee Related JP4470048B2 (ja) 2006-05-20 2006-05-20 情報記録再生機器、電子機器

Country Status (1)

Country Link
JP (1) JP4470048B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016024474A (ja) * 2014-07-16 2016-02-08 京セラドキュメントソリューションズ株式会社 画像形成装置
US9909863B2 (en) 2013-05-16 2018-03-06 Koninklijke Philips N.V. Determination of a room dimension estimate

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9909863B2 (en) 2013-05-16 2018-03-06 Koninklijke Philips N.V. Determination of a room dimension estimate
JP2016024474A (ja) * 2014-07-16 2016-02-08 京セラドキュメントソリューションズ株式会社 画像形成装置
US9785875B2 (en) 2014-07-16 2017-10-10 Kyocera Document Solutions Inc. Image forming apparatus and image formation method that reduces restriction of function even in case where failure happens in storage device

Also Published As

Publication number Publication date
JP4470048B2 (ja) 2010-06-02

Similar Documents

Publication Publication Date Title
US20070242300A1 (en) Electronic device, and external device control method using said electronic device
JP5943439B2 (ja) 電子機器、通信システムおよびホットプラグ制御方法
JP3963470B2 (ja) 携帯端末および当該端末の制御方法
JP4470048B2 (ja) 情報記録再生機器、電子機器
KR20030051407A (ko) 반도체 장치, 불휘발성 반도체 기억 장치, 반도체 장치또는 불휘발성 반도체 기억 장치를 복수 포함하는 시스템,반도체 장치 또는 불휘발성 반도체 기억 장치를 포함하는전자 카드, 이 전자 카드의 사용이 가능한 전자 장치
TW200934203A (en) Method and communications device for changing electronic cards without power off
US8830802B2 (en) Information recording apparatus, and control method therefor
JP5094655B2 (ja) 撮像装置
JP5293122B2 (ja) 撮像装置
CN106485161B (zh) 信息处理装置及其控制方法
JP4624757B2 (ja) 電子機器、接続機器、および遠隔操作システム、並びに遠隔操作方法
JP2005313652A (ja) 印刷装置
JP4178915B2 (ja) 電子機器
JP2536048B2 (ja) メモリカ―ド
JP2000173158A (ja) ハードディスク装置
JP2001313894A (ja) 記録再生方法及び装置並びに記憶媒体
JP4364232B2 (ja) 携帯端末
JP4974699B2 (ja) 画像入力装置
JP2007150953A (ja) 携帯通信端末、および電子機器
JP4282293B2 (ja) 外部記憶装置の電源制御方法および電子機器
JP2008052406A (ja) 端末充電システム、充電装置、端末装置、情報処理プログラム及び端末充電方法
JP2007300474A (ja) 画像記録装置
JP2007148930A (ja) 電子機器、電子機器の制御方法、及びコンピュータプログラム
JP2006189973A (ja) 電子機器及びそのプログラムアップデート方法
KR101624918B1 (ko) 차량용 영상기록장치를 이용한 이동식 저장장치의 복구 시스템 및 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090616

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090807

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100202

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100215

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130312

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130312

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140312

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees