JP2007299982A - 配線回路基板 - Google Patents

配線回路基板 Download PDF

Info

Publication number
JP2007299982A
JP2007299982A JP2006127624A JP2006127624A JP2007299982A JP 2007299982 A JP2007299982 A JP 2007299982A JP 2006127624 A JP2006127624 A JP 2006127624A JP 2006127624 A JP2006127624 A JP 2006127624A JP 2007299982 A JP2007299982 A JP 2007299982A
Authority
JP
Japan
Prior art keywords
layer
insulating layer
wirings
metal
pair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006127624A
Other languages
English (en)
Other versions
JP4749221B2 (ja
Inventor
Atsushi Ishii
淳 石井
Kyoya Oyabu
恭也 大薮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2006127624A priority Critical patent/JP4749221B2/ja
Priority to EP07106018A priority patent/EP1865759B1/en
Priority to CN2007101024889A priority patent/CN101068451B/zh
Priority to US11/797,161 priority patent/US7433200B2/en
Publication of JP2007299982A publication Critical patent/JP2007299982A/ja
Application granted granted Critical
Publication of JP4749221B2 publication Critical patent/JP4749221B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0254High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0257Overvoltage protection
    • H05K1/0259Electrostatic discharge [ESD] protection
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/48Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
    • G11B5/4806Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed specially adapted for disk drive assemblies, e.g. assembly prior to operation, hard or flexible disk drives
    • G11B5/484Integrated arm assemblies, e.g. formed by material deposition or by etching from single piece of metal or by lamination of materials forming a single arm/suspension/head unit
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/48Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
    • G11B5/4806Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed specially adapted for disk drive assemblies, e.g. assembly prior to operation, hard or flexible disk drives
    • G11B5/486Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed specially adapted for disk drive assemblies, e.g. assembly prior to operation, hard or flexible disk drives with provision for mounting or arranging electrical conducting means or circuits on or along the arm assembly
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09554Via connected to metal substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Adjustment Of The Magnetic Head Position Track Following On Tapes (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Elimination Of Static Electricity (AREA)

Abstract

【課題】静電気の帯電を効率的に除去することができ、しかも、金属支持基板のイオンマイグレーションを確実に防止することのできる、配線回路基板を提供すること。
【解決手段】金属支持基板2、ベース絶縁層3および導体パターン4が順次積層された回路付サスペンション基板1において、半導電性層5を、導体パターン4の上面および側面と、導体パターン4から露出するベース絶縁層3の上面と、一方の1対の配線9aおよび9bの対向領域Sに対する幅方向外側一方側(右側)におけるベース絶縁層3の側面と、その側面に連続する金属支持基板2の上面とに、幅方向にわたって連続するように形成し、カバー絶縁層6を、その半導電性層5の上に、形成する。
【選択図】図2

Description

本発明は、配線回路基板、詳しくは、電子部品が実装される回路付サスペンション基板などの配線回路基板に関する。
回路付サスペンション基板などの配線回路基板では、例えば、ステンレス箔などからなる金属支持基板と、金属支持基板の上に形成され、ポリイミド樹脂などからなるベース絶縁層と、ベース絶縁層上に形成され、銅箔などからなる導体パターンと、ベース絶縁層の上に、導体パターンを被覆するポリイミド樹脂などからなるカバー絶縁層とを備えている。そして、このような配線回路基板は、各種の電気機器や電子機器の分野において、広く用いられている。
このような配線回路基板において、実装された電子部品の静電破壊を防止するために、カバー層の上に、導電ポリマー層を形成して、その導電ポリマー層によって、静電気の帯電を除去することが提案されている(例えば、特許文献1参照。)。
特開2004−158480号公報
しかし、特許文献1に記載されるカバー層の上に形成される導電ポリマー層のみでは、静電気の帯電の除去が不十分であり、実装される電子部品の静電破壊を確実に防止することができない場合がある。
そのため、例えば、図6に示すように、回路付サスペンション基板31において、半導電性層35を、カバー絶縁層36に被覆される、導体パターン34、ベース絶縁層33および金属支持基板32の各表面に、1対の配線39(例えば、リード配線とライト配線)の配列方向Wに沿って、連続するように形成して、その半導電性層35により、導体パターン34に帯電する静電気を除去することが試案される。
しかし、半導電性層35を、1対の配線39の配列方向Wの外側両方において、金属支持基板32と接触させると、各配線39間に生じる電位差によって、これら配線39の周囲に、1対の配線39の配列方向Wに沿った、点線で示すループ状の電場Eが生じる。そのため、このようなループ状の電場Eにより、金属支持基板32の金属が、半導電性層35と金属支持基板32との接触部分から、カバー絶縁層36に移動(イオンマイグレーション)するという不具合が生じる。
本発明の目的は、静電気の帯電を効率的に除去することができ、しかも、金属支持基板のイオンマイグレーションを確実に防止することのできる、配線回路基板を提供することにある。
上記目的を達成するために、本発明の配線回路基板は、金属支持基板と、前記金属支持基板の上に形成されるベース絶縁層と、前記ベース絶縁層の上に形成され、互いに間隔を隔てて対向配置され、互いの電位が異なる少なくとも1対の配線を有する導体パターンと、前記ベース絶縁層の上に、前記導体パターンを被覆するように形成され、1対の前記配線の対向領域の外側片方において、前記金属支持基板と電気的に接続される半導電性層と、前記半導電性層の上に形成されるカバー絶縁層とを備えていることを特徴としている。
また、本発明の配線回路基板では、前記半導電性層は、1対の前記配線の対向領域の外側片方において、前記金属支持基板と接触していることが好適である。
また、本発明の配線回路基板では、前記ベース絶縁層には、1対の前記配線の対向領域の外側片方において、厚み方向を貫通するベース開口部が形成されており、前記ベース開口部から露出する前記金属支持基板の上には、前記金属支持基板および前記半導電性層と接触するグランド接続部が設けられていることが好適である。
本発明の配線回路基板では、導体パターンを被覆するように形成され、1対の配線の対向領域の外側片方において、金属支持基板と電気的に接続される半導電性層を備えている。そのため、導体パターンは、半導電性層を介して、金属支持基板と電気的に接続されているので、導体パターンに帯電する静電気を効率的に除去することができる。しかも、半導電性層は、1対の配線の対向領域の外側片方において、金属支持基板と電気的に接続されているので、1対の配線間の電位差が生じていても、1対の配線の周囲に電場が生じることを確実に防止することができる。そのため、金属支持基板からカバー絶縁層へのイオンマイグレーションを確実に防止することができる。
その結果、実装される電子部品の静電破壊を確実に防止することができ、しかも、配線回路基板の接続信頼性の向上を図ることができる。
図1は、本発明の配線回路基板の一実施形態である回路付サスペンション基板を示す概略平面図、図2は、図1に示す回路付サスペンション基板の長手方向に直交する方向(以下、単に幅方向という場合がある。)における断面図である。なお、図1では、金属支持基板2に対する導体パターン4の相対配置を明確に示すために、後述するベース絶縁層3、半導電性層5およびカバー絶縁層6は省略されている。
図1において、この回路付サスペンション基板1は、ハードディスクドライブに搭載され、磁気ヘッド(図示せず)を実装して、その磁気ヘッドを、磁気ディスクとの間で相対的に走行させるときの空気流に抗して、磁気ディスクとの間に微小間隔を保持しながら支持する金属支持基板2に、磁気ヘッドとリード・ライト基板(外部)とを接続するための導体パターン4が一体的に形成されている。
導体パターン4は、磁気ヘッド側接続端子部8Aと、外部側接続端子部8Bと、これら磁気ヘッド側接続端子部8Aおよび外部側接続端子部8Bを接続するための複数の配線9とを、一体的に連続して備えている。
各配線9は、金属支持基板2の長手方向に沿って複数設けられ、金属支持基板2の幅方向において互いに間隔を隔てて対向して並列配置されている。
複数の配線9は、幅方向一方側に互いに対向して並列配置される一方の1対の配線9aおよび9bと、幅方向他方側に互いに対向して並列配置される他方の1対の配線9cおよび9dとから形成されている。一方の1対の配線9aおよび9bにおいて、一方の配線9aは、幅方向外側に配置され、他方の配線9bは、幅方向内側に配置される。また、他方の1対の配線9cおよび9dにおいて、一方の配線9cは、幅方向内側に配置され、他方の配線9dは、幅方向外側に配置される。
一方の1対の配線9aおよび9bには、互いに電位が異なり、常に電位差が形成されるリード信号またはライト信号が、それぞれ入力されている。また、他方の1対の配線9cおよび9dにも、互いに電位が異なり、常に電位差が形成されるリード信号またはライト信号が、それぞれ入力されている。
より具体的には、各配線9は、磁気ディスクのデータを読み込むためのリード配線であるか、または、磁気ディスクにデータを書き込むためのライト配線であるかのいずれかであって、その組合せにおいて、一方の1対の配線9aおよび9bでは、一方の配線9aがリード配線で他方の配線9bがライト配線であるかまたはその逆であり、他方の1対の配線9cおよび9dでは、一方の配線9cがリード配線で他方の配線9dがライト配線であるかまたはその逆となるように、組合せが選択されている。
磁気ヘッド側接続端子部8Aは、金属支持基板2の先端部に配置され、各配線9の先端部がそれぞれ接続されるように、幅広のランドとして複数並列して設けられている。この磁気ヘッド側接続端子部8Aには、磁気ヘッドの端子部(図示せず)が接続される。
外部側接続端子部8Bは、金属支持基板2の後端部に配置され、各配線9の後端部がそれぞれ接続されるように、幅広のランドとして複数並列して設けられている。この外部側接続端子部8Bには、リード・ライト基板の端子部(図示せず)が接続される。
また、金属支持基板2の先端部には、磁気ヘッドを実装するためのジンバル10が設けられている。ジンバル10は、磁気ヘッド側接続端子部8Aを長手方向において挟むように、金属支持基板2を切り抜くことによって形成されている。
そして、この回路付サスペンション基板1は、図2に示すように、金属支持基板2と、金属支持基板2の上に形成されるベース絶縁層3と、ベース絶縁層3の上に形成される導体パターン4と、ベース絶縁層3の上に、導体パターン4を被覆するように形成され、一方の1対の配線9aおよび9bの対向領域Sに対する幅方向外側一方側(図2における右側)のみにおいて、金属支持基板2と接触する半導電性層5と、半導電性層5の上に形成されるカバー絶縁層6とを備えている。
金属支持基板2は、上記した回路付サスペンション基板1の外形形状に対応する長手方向に延びる平板状の薄板から形成されている。
金属支持基板2の長さ(長手方向長さ)および幅(幅方向長さ)は、目的および用途により、適宜選択される。
ベース絶縁層3は、金属支持基板2の上に、導体パターン4が形成される部分に対応して、金属支持基板2の周端部が露出するパターンとして形成されている。
また、ベース絶縁層3の長さおよび幅は、目的および用途により、上記形状となるように、適宜選択される。
導体パターン4は、ベース絶縁層3の上で、上記したように互いに間隔を隔てて対向して並列配置される複数の配線9(一方の1対の配線9aおよび9bと、他方の1対の配線9cおよび9d)と、各配線9の先端部および後端部にそれぞれ接続される磁気ヘッド側接続端子部8Aおよび外部側接続端子部8Bとを一体的に備える配線回路パターンとして形成されている。なお、以下、磁気ヘッド側接続端子部8Aおよび外部側接続端子部8Bは、特に区別が必要でない場合は、単に端子部8として説明する。
各配線9の幅は、例えば、10〜100μm、好ましくは、15〜50μm、1対の各配線9間の間隔は、例えば、10〜100μm、好ましくは、15〜50μmである。
また、各端子部8の幅は、例えば、20〜1000μm、好ましくは、30〜800μm、各端子部8間の間隔は、例えば、20〜1000μm、好ましくは、30〜800μmである。
なお、この回路付サスペンション基板1は、図示しないが、目的および用途に応じて、必要により、導体パターン4と半導電性層5との間に介在されるように、導体パターン4を被覆する金属薄膜を備えている。
図示しない金属薄膜は、導体パターン4の表面に、すなわち、導体パターン4の各配線9の上面および側面に、必要により形成されている。
半導電性層5は、カバー絶縁層6に被覆されるベース絶縁層3および金属支持基板2の上に、導体パターン4を被覆するように形成されている。すなわち、半導電性層5は、金属支持基板2、ベース絶縁層3および導体パターン4と、カバー絶縁層6との間に介在されるように、形成されている。
より具体的には、半導電性層5は、導体パターン4の上面および側面(導体パターン4が金属薄膜に被覆される場合には、その金属薄膜の上面および側面)と、導体パターン4から露出するベース絶縁層3の上面と、一方の1対の配線9aおよび9bの対向領域Sに対する幅方向外側一方側(図2における右側)におけるベース絶縁層3の側面と、その側面に連続する金属支持基板2の上面とに、幅方向にわたって連続して形成されている。
また、半導電性層5は、一方の1対の配線9aおよび9bの対向領域Sに対する幅方向外側他方側(図2における左側:すなわち、他方の1対の配線9cおよび9dよりも幅方向外側。以下同じ。)において、ベース絶縁層3の周端部(幅方向他方側端部の上面および側面)および金属支持基板2の周端部(幅方向他方側端部の上面)が露出するように、形成されている。
つまり、半導電性層5は、一方の1対の配線9aおよび9bの対向領域Sに対する幅方向外側一方側(右側)におけるベース絶縁層3の周端部の外側においては、金属支持基板2と接触しており、これにより、半導電性層5は、一方の1対の配線9aおよび9bの対向領域Sに対する幅方向外側一方側(右側)において、金属支持基板2と電気的に接続されている。
一方、半導電性層5は、一方の1対の配線9aおよび9bの対向領域Sに対する幅方向外側他方側(左側)におけるベース絶縁層3の周端部の幅方向外側においては、金属支持基板2と接触しておらず、金属支持基板2と電気的に遮断されている。
半導電性層5と、金属支持基板2の上面との接触部分の長さ(長手方向長さ)は、目的および用途により適宜選択され、その幅(幅方向長さ)は、例えば、50〜50000μm、好ましくは、100〜20000μmである。
カバー絶縁層6は、半導電性層5の上に形成され、より具体的には、平面視において半導電性層5と同一位置に設けられている。
すなわち、カバー絶縁層6は、導体パターン4の上面および側面に形成される半導電性層5の上面および側面と、導体パターン4から露出するベース絶縁層3の上面および側面(一方の1対の配線9aおよび9bの対向領域Sに対する幅方向外側他方側(左側)のベース絶縁層3の周端部の上面および側面を除く。)に形成される半導電性層5の上面および側面と、一方の1対の配線9aおよび9bの対向領域Sに対する幅方向外側一方側(右側)においてベース絶縁層3から露出する金属支持基板2の上面に形成される半導電性層5の上面とに、幅方向に沿って連続するように形成されている。
また、カバー絶縁層6には、図示しないが、導体パターン4の端子部8が露出するように、端子部8に対応する部分が開口されている。
カバー絶縁層6の長さおよび幅は、目的および用途により、上記形状となるように、適宜選択される。
なお、この回路付サスペンション基板1において、端子部8の上面には、図示しない金属めっき層が形成されている。
図3は、図2に示す回路付サスペンション基板の製造工程を示す断面図である。
次に、この回路付サスペンション基板1の製造方法について、図3を参照して、説明する。
まず、この方法では、図3(a)に示すように、金属支持基板2を用意する。
金属支持基板2としては、例えば、ステンレス、42アロイ、アルミニウム、銅、銅−ベリリウム、りん青銅などの金属箔が用いられる。好ましくは、ステンレス箔が用いられる。金属支持基板2の厚みは、例えば、10〜70μm、好ましくは、15〜30μmである。
次いで、この方法では、図3(b)に示すように、ベース絶縁層3を、金属支持基板2の上に、導体パターン4が形成される部分に対応し、かつ、金属支持基板2の周端部が露出するパターンとして形成する。
ベース絶縁層3は、例えば、ポリイミド樹脂、ポリアミドイミド樹脂、アクリル樹脂、ポリエーテルニトリル樹脂、ポリエーテルスルホン樹脂、ポリエチレンテレフタレート樹脂、ポリエチレンナフタレート樹脂、ポリ塩化ビニル樹脂などの樹脂からなる。耐熱性の観点からは、好ましくは、ポリイミド樹脂からなる。
ベース絶縁層3を上記したパターンとして形成するには、特に制限されず、公知の方法が用いられる。例えば、感光性樹脂(感光性ポリアミック酸樹脂)のワニスを、金属支持基板2の表面に塗布し、塗布されたワニスを乾燥して、ベース皮膜を形成する。次いで、ベース皮膜を、フォトマスクを介して露光した後、必要により加熱後、現像により上記したパターンを形成させ、その後、例えば、減圧下、250℃以上で加熱することにより、硬化(イミド化)させる。
このようにして形成されるベース絶縁層3の厚みは、例えば、5〜30μm、好ましくは、8〜15μmである。
次いで、この方法では、図3(c)に示すように、導体パターン4を、ベース絶縁層3の上に、互いに間隔を隔てて対向して並列配置される複数の配線9と、各配線9の先端部および後端部にそれぞれ接続される磁気ヘッド側接続端子部8Aおよび外部側接続端子部8Bとを一体的に備える配線回路パターンとして形成する。
導体パターン4は、例えば、銅、ニッケル、金、はんだ、またはこれらの合金などの導体からなり、好ましくは、銅からなる。また、導体パターン4は、ベース絶縁層3の上面に、例えば、アディティブ法、サブトラクティブ法などの公知のパターンニング法、好ましくは、アディティブ法によって、上記した配線回路パターンとして形成する。
アディティブ法では、まず、ベース絶縁層3の表面に、導体薄膜を形成する。導体薄膜は、スパッタリング、好ましくは、クロムスパッタリングおよび銅スパッタリングにより、クロム薄膜と銅薄膜とを積層する。
次いで、この導体薄膜の上面に、導体パターン4の配線回路パターンと逆パターンでめっきレジストを形成した後、めっきレジストから露出する導体薄膜の上面に、電解めっきにより、導体パターン4を形成し、その後に、めっきレジストおよびそのめっきレジストが積層されていた部分の導体薄膜を除去する。
また、サブトラクティブ法では、まず、ベース絶縁層3および金属支持基板2の上面に、必要により接着剤層を介して導体層を積層し、次いで、この導体層の上に、導体パターン4の配線回路パターンと同一パターンのエッチングレジストを形成し、このエッチングレジストをレジストとして、導体層をエッチングして、その後に、エッチングレジストを除去する。
このようにして形成される導体パターン4では、その厚みが、例えば、3〜30μm、好ましくは、5〜20μmである。
次いで、この方法では、必要により、図示しないが、金属薄膜を、導体パターン4の表面に形成する。
金属薄膜は、例えば、ニッケル、金、スズ、クロム、チタン、ジルコニウム、または、これらの合金などの金属からなり、好ましくは、ニッケルからなる。
また、金属薄膜は、例えば、導体パターン4の表面に、電解めっきまたは無電解めっきにより形成する方法、上記した金属をターゲットとしてスパッタリングする方法などにより、形成する。好ましくは、無電解めっきにより、金属薄膜を形成する。
無電解めっきでは、例えば、上記した金属のめっき溶液に、図3(c)に示す製造途中の回路付サスペンション基板1を浸漬することにより、金属薄膜を形成する。
このようにして、必要により形成される金属薄膜は、その厚みが、例えば、0.01〜0.5μm、好ましくは、0.05〜0.3μmである。
次いで、この方法では、図3(d)に示すように、半導電性層5を、導体パターン4の全面(導体パターン4が金属薄膜に被覆される場合には、その金属薄膜の全面)と、導体パターン4から露出するベース絶縁層3の全面と、ベース絶縁層3から露出する金属支持基板2の全面とに、上記したパターンで連続するように形成する。
半導電性層5を形成する半導電性材料としては、金属または樹脂が用いられる。
金属は、例えば、酸化金属などが用いられ、酸化金属としては、例えば、酸化クロム、酸化ニッケル、酸化銅、酸化チタン、酸化ジルコニウム、酸化インジウム、酸化アルミニウム、酸化亜鉛などの金属酸化物が用いられる。好ましくは、酸化クロムが用いられる。
酸化金属からなる半導電性層5の形成は、特に制限されないが、例えば、金属をターゲットとしてスパッタリングした後、必要に応じて、加熱により酸化する方法、反応性スパッタリングする方法、酸化金属をターゲットとしてスパッタリングする方法などが用いられる。
金属をターゲットとしてスパッタリングした後、必要に応じて、加熱により酸化する方法では、例えば、クロムなどの金属をターゲットとして、アルゴンなどの不活性ガスを導入ガスとして導入するスパッタリング法によりスパッタリングした後、必要に応じて、加熱炉などを用いて、大気中で、50〜400℃、1分〜12時間、加熱により酸化することにより、酸化金属からなる半導電性層5を形成する。
反応性スパッタリングする方法では、例えば、スパッタリング装置において、クロムなどの金属をターゲットとして、酸素を含む反応性ガスを導入ガスとして導入して、スパッタリングすることにより、酸化金属からなる半導電性層5を形成する。
酸化金属をターゲットとしてスパッタリングする方法では、例えば、スパッタリング装置において、酸化クロムなどの酸化金属をターゲットとして、アルゴンなどの不活性ガスを導入ガスとして導入して、スパッタリングすることにより、酸化金属からなる半導電性層5を形成する。
また、このような半導電性層5は、例えば、特開2004−335700号公報の記載に準拠して形成することができる。
樹脂としては、例えば、導電性粒子が分散される半導電性樹脂組成物などが用いられる。
半導電性樹脂組成物は、例えば、イミド樹脂またはイミド樹脂前駆体、導電性粒子および溶媒を含有している。
イミド樹脂としては、公知のイミド樹脂を用いることができ、例えば、ポリイミド、ポリエーテルイミド、ポリアミドイミドなどが用いられる。
イミド樹脂前駆体としては、例えば、特開2004−35825号公報に記載されるイミド樹脂前駆体を用いることができ、例えば、ポリアミック酸樹脂が用いられる。
導電性粒子としては、例えば、導電性ポリマー粒子、カーボン粒子、金属粒子、酸化金属粒子などが用いられる。
導電性ポリマー粒子としては、例えば、ポリアニリン、ポリピロール、ポリチオフェンなどの粒子、またはこれらの誘導体の粒子が用いられる。好ましくは、ポリアニリン粒子が用いられる。なお、導電性ポリマー粒子は、ドーピング剤によるドーピングによって、導電性が付与される。
ドーピング剤としては、例えば、p−トルエンスルホン酸、ドデシルベンゼンスルホン酸、アルキルナフタレンスルホン酸、ポリスチレンスルホン酸、p−トルエンスルホン酸ノボラック樹脂、p−フェノールスルホン酸ノボラック樹脂、β−ナフタレンスルホン酸ホルマリン縮合物などが用いられる。
ドーピングは、予め導電性ポリマー粒子を分散(溶解)する溶媒中に配合させておいてもよく、また、半導電性層5を形成した後、半導電性層5が形成された製造途中の回路付サスペンション基板1をドーピング剤の溶液に浸漬してもよい。
カーボン粒子としては、例えば、カーボンブラック粒子、例えば、カーボンナノファイバーなどが用いられる。
金属粒子としては、例えば、クロム、ニッケル、銅、チタン、ジルコニウム、インジウム、アルミニウム、亜鉛などの粒子が用いられる。
酸化金属粒子としては、例えば、酸化クロム、酸化ニッケル、酸化銅、酸化チタン、酸化ジルコニウム、酸化インジウム、酸化アルミニウム、酸化亜鉛などの粒子、または、これらの複合酸化物の粒子、より具体的には、酸化インジウムと酸化スズとの複合酸化物の粒子(ITO粒子)、酸化スズと酸化リンとの複合酸化物の粒子(PTO粒子)などの粒子が用いられる。
これら導電性粒子は、単独使用または2種以上併用することができる。好ましくは、ITO粒子が用いられる。
導電性粒子は、その平均粒子径が、例えば、10nm〜1μm、好ましくは、10nm〜400nm、さらに好ましくは、10nm〜100nmである。なお、導電性粒子がカーボンナノファイバーである場合には、例えば、その直径が100〜200nmであり、その長さが、5〜20μmである。平均粒子径(直径)がこれより小さいと、平均粒子径(直径)の調整が困難となる場合があり、また、これより大きいと、塗布に不向きとなる場合がある。
溶媒は、イミド樹脂またはイミド樹脂前駆体、および、導電性粒子を分散(溶解)できれば、特に制限されないが、例えば、N−メチル−2−ピロリドン(NMP)、N,N−ジメチルアセトアミド、N,N−ジメチルホルムアミド、ジメチルスルホキシドなどの非プロトン性極性溶媒が用いられる。また、これら溶媒は、単独使用または2種以上併用することができる。
そして、半導電性樹脂組成物は、上記したイミド樹脂またはイミド樹脂前駆体、導電性粒子、および、溶媒を配合することによって、調製することができる。
導電性粒子の配合割合は、イミド樹脂またはイミド樹脂前駆体100重量部に対して、例えば、1〜300重量部、好ましくは、5〜100重量部である。導電性粒子の配合割合が、これより少ないと、導電性が十分でない場合がある。また、これより多いと、イミド樹脂またはイミド樹脂前駆体の良好な膜特性が損なわれる場合がある。
また、溶媒は、これらイミド樹脂またはイミド樹脂前駆体、および、導電性粒子の総量が、半導電性樹脂組成物に対して、例えば、1〜40重量%(固形分濃度)、好ましくは、5〜30重量%(固形分濃度)となるように、配合する。固形分濃度がこれより少なくても多くても、目的の膜厚に制御することが困難となる場合がある。
上記調製した半導電性樹脂組成物を、導体パターン4の全面と、導体パターン4から露出するベース絶縁層3の全面と、ベース絶縁層3から露出する金属支持基板2の全面とに、例えば、ロールコート法、グラビアコート法、スピンコート法、バーコート法など公知の塗布方法により、均一に塗布する。その後、例えば、60〜250℃、好ましくは、80〜200℃で、例えば、1〜30分間、好ましくは、3〜15分間加熱して乾燥する。
また、半導電性樹脂組成物が、イミド樹脂前駆体を含有する場合には、乾燥後、そのイミド樹脂前駆体を、例えば、減圧下、250℃以上で加熱することにより、硬化(イミド化)させる。
これにより、半導電性層5を、導体パターン4の全面と、導体パターン4から露出するベース絶縁層3の全面と、ベース絶縁層3から露出する金属支持基板2の全面とに、連続するように形成することができる。
このようにして形成された半導電性層5の厚みは、例えば、2〜150nm、好ましくは、3〜100nmである。
また、この半導電性層5の表面抵抗値は、例えば、105〜1013Ω/□、好ましくは、105〜1011Ω/□、さらに好ましくは、106〜109Ω/□の範囲に設定される。半導電性層5の表面抵抗値がこれより小さいと、実装される電子部品(磁気ヘッド)の誤作動を生じる場合がある。また、半導電性層5の表面抵抗値がこれより大きいと、静電破壊を防止することができない場合がある。
次いで、この方法では、図3(e)に示すように、カバー絶縁層6を、上記したパターンで、半導電性層5の上に、形成する。
カバー絶縁層6は、ベース絶縁層3と同様の樹脂、好ましくは、感光性の合成樹脂、さらに好ましくは、感光性ポリイミドからなる。
カバー絶縁層6を上記したパターンとして形成するには、特に制限されず、公知の方法が用いられる。例えば、感光性樹脂(感光性ポリアミック酸樹脂)のワニスを、半導電性層5の表面に塗布し、塗布されたワニスを乾燥して、カバー皮膜を形成する。次いで、カバー皮膜を、フォトマスクを介して露光した後、必要により加熱後、現像により上記したパターンを形成させ、その後、例えば、減圧下、250℃以上で加熱することにより、硬化(イミド化)させる。
このようにして形成されるカバー絶縁層6の厚みは、例えば、2〜10μm、好ましくは、3〜5μmである。
次いで、この方法では、図3(f)に示すように、カバー絶縁層6から露出する半導電性層5をエッチングにより除去する。エッチングは、例えば、エッチング液として水酸化カリウム水溶液などのアルカリ水溶液を用いて、浸漬法またはスプレー法によって、カバー絶縁層6をエッチングレジストとして、ウエットエッチングする。
これにより、半導電性層5を、平面視においてカバー絶縁層6と同一位置に、形成することができる。
次いで、この方法では、必要により、導体パターン4が金属薄膜に被覆される場合には、端子部8の上面に形成される金属薄膜を、上記と同様のエッチングにより除去する。
その後、端子部8の上面に、図示しない金属めっき層を形成した後、図1に示すように、金属支持基板2を、化学エッチングによって切り抜いて、ジンバル10を形成するとともに、外形加工することにより、回路付サスペンション基板1を得る。
そして、この回路付サスペンション基板1では、導体パターン4を被覆するように形成され、一方の1対の配線9aおよび9bの対向領域Sに対する幅方向外側一方側(図2における右側)において、金属支持基板2と電気的に接続される半導電性層5を備えている。
そのため、導体パターン4は、半導電性層5を介して、金属支持基板2と電気的に接続されるので、導体パターン4に帯電する静電気を効率的に除去することができる。
一方、半導電性層5は、一方の1対の配線9aおよび9bの対向領域Sに対する幅方向外側他方側(左側)において、金属支持基板2との電気的な接続が遮断されているので、一方の1対の配線9aおよび9b間に電位差が生じていても、一方の1対の配線9aおよび9bの周囲に電場、すなわち、図6の点線に示すようなループ状の電場Eが生じることを、確実に防止することができる。
そのため、金属支持基板2からカバー絶縁層6へのイオンマイグレーションを確実に防止することができる。
その結果、実装される電子部品の静電破壊を確実に防止することができ、しかも、回路付サスペンション基板1の接続信頼性の向上を図ることができる。
なお、上記説明においては、半導電性層5を、一方の1対の配線9aおよび9bの対向領域Sに対する幅方向外側一方側(図2における右側)のみにおける金属支持基板2の上面に形成したが、例えば、一方の1対の配線9aおよび9bの対向領域Sに対する幅方向外側他方側(左側)のみに形成することもできる。
より具体的には、図示しないが、他方の1対の配線9の他方(幅方向外側)の配線9dの幅方向外側におけるベース絶縁層3の側面と、その側面に連続する金属支持基板2の上面とに、半導電性層5を形成するとともに、一方の1対の配線9aおよび9bの対向領域Sに対する幅方向外側一方側(右側)、すなわち、一方の1対の配線9の一方(幅方向外側)の配線9aの幅方向外側(右側)における金属支持基板2の上面には、半導電性層5を形成しないようにする。
また、一方の1対の配線9の他方(幅方向内側)の配線9bと、他方の1対の配線9の一方(幅方向内側)の配線9cとの間において、図2の点線に示すように、厚み方向を貫通する開口部14を形成して、その開口部14から露出する金属支持基板2の上面に、半導電性層5を形成するとともに、一方の1対の配線9aおよび9bの対向領域Sに対する幅方向外側一方側(右側)、すなわち、一方の1対の配線9の一方(幅方向外側)の配線9aの幅方向外側(右側)における金属支持基板2の上面には、半導電性層5を形成しないようにする。
また、上記説明においては、一方の1対の配線9aおよび9bの対向領域Sを基準として説明したが、他方の1対の配線9cおよび9dの対向領域S’を基準としても、同様に説明することができる。
例えば、図2に示すように、半導電性層5は、他方の1対の配線9cおよび9dの対向領域S’の幅方向外側一方側(右側)のみにおける金属支持基板2の上面に、形成されている。
なお、図2に示す回路付サスペンション基板1は、一方の1対の配線9aおよび9bの対向領域Sと、他方の1対の配線9cおよび9dの対向領域S’とのいずれの対向領域を基準としても、その幅方向外側一方側(右側)に、半導電性層5が形成されている。
図4は、本発明の配線回路基板の他の実施形態である回路付サスペンション基板の幅方向における断面図である。図4において、上記した各部に対応する各部については、同一の参照符号を付し、その詳細な説明を省略する。
次に、本発明の配線回路基板の他の実施形態について、図4を参照して説明する。
上記説明において、回路付サスペンション基板1の半導電性層5を、一方の1対の配線9aおよび9bの対向領域Sに対する幅方向外側一方側(図2における右側)において、金属支持基板2と直接接触させたが、例えば、図4に示すように、半導電性層5を金属支持基板2と直接接触させずに、ベース絶縁層3に、一方の1対の配線9aおよび9bの対向領域Sに対する幅方向外側一方側(図4における右側)のみにおいて、厚み方向を貫通するベース開口部11を形成し、そのベース開口部11から露出する金属支持基板2の上に、金属支持基板2および半導電性層5と接触するグランド接続部7を形成することにより、半導電性層5を、グランド接続部7を介して金属支持基板2と電気的に接続させることもできる。
この回路付サスペンション基板1は、金属支持基板2と、金属支持基板2の上に形成されるベース絶縁層3と、ベース絶縁層3の上に形成される導体パターン4と、金属支持基板2の上に形成されるグランド接続部7と、ベース絶縁層3の上に、導体パターン4およびグランド接続部7を被覆するように形成される半導電性層5と、半導電性層5の上に形成されるカバー絶縁層6とを備えている。
ベース絶縁層3は、金属支持基板2の上に、導体パターン4が形成される部分に対応して、グランド接続部7が形成される部分と、金属支持基板2の周端部とが露出するパターンとして形成されている。
より具体的には、ベース絶縁層3には、グランド接続部7を形成するために、一方の1対の配線9aおよび9bの対向領域Sに対する幅方向外側一方側(右側)において、一方の1対の配線9の一方(幅方向外側)の配線9aと、幅方向外側に間隔を隔てて、厚み方向を貫通するように開口されるベース開口部11が形成されている。
ベース開口部11は、図1の破線に示すように、長手方向に延びる、平面視略矩形状に開口されている。
グランド接続部7は、図4に示すように、上記したベース絶縁層3のベース開口部11内に充填されるように形成される下部12と、下部12の上端から膨出するように形成される上部13とを、一体的に連続して備えている。
このグランド接続部7では、その下部12の下面が、金属支持基板2と接触している。
なお、グランド接続部7の上部13の表面には、必要により金属薄膜が形成されている。
グランド接続部7の下部12の幅は、例えば、40〜120μm、好ましくは、80〜100μm、グランド接続部7の上部13の幅は、例えば、60〜300μm、好ましくは、80〜200μmである。また、グランド接続部7の下部12および上部13の長さは、目的および用途に応じて、適宜選択される。
半導電性層5は、カバー絶縁層6に被覆されるベース絶縁層3の上に、導体パターン4およびグランド接続部7を被覆するように形成されている。すなわち、半導電性層5は、ベース絶縁層3、導体パターン4およびグランド接続部7と、カバー絶縁層6との間に介在されるように、形成されている。
また、半導電性層5は、ベース絶縁層3の上で、グランド接続部7の幅方向外側において、ベース絶縁層3の周端部が露出するように、形成されている。
つまり、半導電性層5は、一方の1対の配線9aおよび9bの対向領域Sに対する幅方向外側一方側(図4における右側)におけるグランド接続部7では、その厚み方向下側で、グランド接続部7の上部13と接触しており、そのグランド接続部7を介して金属支持基板2と、電気的に接続されている。
また、半導電性層5は、一方の1対の配線9aおよび9bの対向領域Sに対する幅方向外側両方側における金属支持基板2の周端部と接触しておらず、電気的に遮断されている。
図5は、図4に示す回路付サスペンション基板の製造工程を示す断面図である。
次に、この回路付サスペンション基板1の製造方法について、図5を参照して、説明する。
まず、この方法では、図5(a)に示すように、金属支持基板2を用意する。
金属支持基板2としては、上記と同様の金属箔が用いられ、好ましくは、ステンレス箔が用いられる。金属支持基板2の厚みは、上記と同様であり、好ましくは、15〜30μmである。
次いで、この方法では、図5(b)に示すように、ベース絶縁層3を、金属支持基板2の上に、導体パターン4が形成される部分に対応し、かつ、ベース開口部11が形成されるパターンとして形成する。
ベース絶縁層3は、上記と同様の樹脂からなり、好ましくは、ポリイミド樹脂からなる。ベース絶縁層3を上記したパターンとして形成するには、上記と同様の方法が用いられる。ベース絶縁層3の厚みは、上記と同様であり、好ましくは、8〜15μmである。
次いで、この方法では、図5(c)に示すように、導体パターン4を、ベース絶縁層3の上に、上記した配線回路パターンとして形成すると同時に、グランド接続部7を、ベース絶縁層3のベース開口部11から露出する金属支持基板2の上に、その下部12がベース絶縁層3のベース開口部11内に充填されるように、かつ、その上部13がベース開口部11の端縁を被覆するように形成する。
導体パターン4およびグランド接続部7は、ともに上記と同様の導体からなり、好ましくは、銅からなる。また、導体パターン4およびグランド接続部7は、ベース絶縁層3および金属支持基板2の上面に、上記と同様のパターンニング法、好ましくは、アディティブ法によって、導体パターン4およびグランド接続部7を、上記したパターンとして同時に形成する。
このようにして形成される導体パターン4の厚みは、上記と同様であり、好ましくは、5〜20μmである。また、グランド接続部7の上部13の厚みは、例えば、2〜30μm、好ましくは、3〜20μmである。なお、グランド接続部7の下部12の厚みは、ベース絶縁層3の厚みと同一である。
次いで、この方法では、必要により、図示しないが、金属薄膜を、導体パターン4の表面およびグランド接続部7の上部13の表面に形成する。
金属薄膜は、上記と同様の金属からなり、好ましくは、ニッケルからなる。
また、金属薄膜は、例えば、導体パターン4の表面およびグランド接続部7の上部13の表面に、上記と同様の方法、好ましくは、無電解めっきにより、金属薄膜を形成する。必要により形成される金属薄膜の厚みは、上記と同様であり、好ましくは、0.05〜0.3μmである。
次いで、この方法では、図5(d)に示すように、半導電性層5を、導体パターン4の全面(導体パターン4が金属薄膜に被覆される場合には、その金属薄膜の全面)と、グランド接続部7の上部13の全面(グランド接続部7の上部13が金属薄膜に被覆される場合には、その金属薄膜の全面)と、導体パターン4およびグランド接続部7の上部13から露出するベース絶縁層3の全面と、ベース絶縁層3から露出する金属支持基板2の全面とに、連続するように形成する。
半導電性層5を形成する半導電性材料としては、上記と同様の金属または樹脂が用いられる。半導電性層5の厚みは、上記と同様であり、好ましくは、3〜100nmであり、半導電性層5の表面抵抗値は、上記と同様である。
次いで、この方法では、図5(e)に示すように、カバー絶縁層6を、上記したパターンで、半導電性層5の上に、形成する。
カバー絶縁層6は、上記と同様の樹脂、好ましくは、感光性の合成樹脂、さらに好ましくは、感光性ポリイミドからなる。
カバー絶縁層6を上記したパターンとして形成するには、上記と同様の方法が用いられる。カバー絶縁層6の厚みは、上記と同様であり、好ましくは、3〜5μmである。
次いで、この方法では、図5(f)に示すように、カバー絶縁層6から露出する半導電性層5を、上記と同様に、半導電性層5をエッチングレジストとしてエッチングにより除去する。
次いで、この方法では、必要により、導体パターン4が金属薄膜に被覆される場合には、端子部8の上面に形成される金属薄膜を、上記と同様のエッチングにより除去する。
その後、この方法では、端子部8の上面に、必要に応じて、図示しない金属めっき層を形成した後、図1に示すように、金属支持基板2を、化学エッチングによって切り抜いて、ジンバル10を形成するとともに、外形加工することにより、回路付サスペンション基板1を得る。
そして、この回路付サスペンション基板1では、半導電性層5を金属支持基板2と直接接触させず、ベース絶縁層3に、一方の1対の配線9aおよび9bの対向領域Sに対する幅方向外側一方側(右側)において、厚み方向を貫通するベース開口部11を形成し、ベース開口部11から露出する金属支持基板2の上に、金属支持基板2および半導電性層5と接触するグランド接続部7を形成することにより、半導電性層5を、グランド接続部7を介して金属支持基板2と電気的に接続させている。
そのため、導体パターン4は、半導電性層5およびグランド接続部7を介して、金属支持基板2と電気的に接続されるので、導体パターン4に帯電する静電気を効率的に除去することができる。
しかも、一方の1対の配線9aおよび9bの対向領域Sに対する幅方向外側両方側において、半導電性層5は、金属支持基板2と接触していないため、金属支持基板2からカバー絶縁層6へのイオンマイグレーションを確実に防止することができる。
さらに、半導電性層5は、一方の1対の配線9aおよび9bの対向領域Sに対する幅方向外側一方側(右側)において、グランド接続部7を介して金属支持基板2と電気的に接続され、かつ、一方の1対の配線9aおよび9bの対向領域Sに対する幅方向外側他方側(左側)において、金属支持基板2と電気的に遮断されているので、一方の1対の配線9aおよび9b間の電位差が生じていても、一方の1対の配線9aおよび9bの周囲に電場、すなわち、図6の点線に示すようなループ状の電場Eが生じることを、確実に防止することができる。
そのため、金属支持基板2からカバー絶縁層6へのイオンマイグレーションを、より一層確実に防止することができる。
その結果、実装される電子部品の静電破壊を確実に防止することができ、しかも、回路付サスペンション基板1の接続信頼性の向上を図ることができる。
なお、上記説明において、ベース開口部11を、ベース絶縁層3における、一方の1対の配線9aおよび9bの対向領域Sに対する幅方向外側一方側(図4における右側)のみに形成し、そのベース開口部11から露出する金属支持基板2の上に、グランド接続部7を形成したが、例えば、ベース絶縁層3における、一方の1対の配線9aおよび9bの対向領域Sに対する幅方向外側他方側(左側)のみに、ベース開口部11を形成し、そのベース開口部11から露出する金属支持基板2の上に、グランド接続部7を形成することもできる。
より具体的には、図示しないが、他方の1対の配線9の他方(幅方向外側)の配線9dの幅方向外側(左側)におけるベース絶縁層3に、ベース開口部11を形成し、そのベース開口部11から露出する金属支持基板2の上に、グランド接続部7を形成するとともに、一方の1対の配線9aおよび9bの対向領域Sに対する幅方向外側一方側(右側)、すなわち、一方の1対の配線9の一方(幅方向外側)の配線9aの幅方向外側(右側)におけるベース絶縁層3には、ベース開口部11を形成しないようにする。
また、一方の1対の配線9の他方(幅方向内側)の配線9bと、他方の1対の配線9の一方(幅方向内側)の配線9cとの間のベース絶縁層3において、図4の点線に示すように、厚み方向を貫通するベース開口部11を形成して、そのベース開口部11から露出する金属支持基板2の上に、グランド接続部7を形成するとともに、一方の1対の配線9aおよび9bの対向領域Sに対する幅方向外側一方側(右側)、すなわち、一方の1対の配線9の一方(幅方向外側)の配線9aの幅方向外側(右側)におけるベース絶縁層3には、ベース開口部11を形成しないようにする。
また、上記説明においては、一方の1対の配線9aおよび9bの対向領域Sを基準として説明したが、他方の1対の配線9cおよび9dの対向領域S’を基準としても、同様に説明することができる。
例えば、図4に示すように、ベース開口部11は、ベース絶縁層3における、他方の1対の配線9cおよび9dの対向領域S’に対する幅方向外側一方側(右側)のみに形成されている。
なお、図4に示す回路付サスペンション基板1は、一方の1対の配線9aおよび9bの対向領域Sと、他方の1対の配線9cおよび9dの対向領域S’とのいずれの対向領域を基準としても、その幅方向一方側(右側)に、ベース開口部11が形成されている。
また、上記した説明において、グランド接続部7を、図1の破線に示すように、平面視略矩形状に形成したが、その形状はこれに限定されず、例えば、平面視略円形状など、適宜の形状に形成することもできる。
以下に実施例を示し、本発明をさらに具体的に説明するが、本発明は、何ら実施例に限定されることはない。
実施例1
厚み20μmのステンレス箔からなる金属支持基板を用意した(図3(a)参照)。
次いで、その金属支持基板の表面に、感光性ポリアミック酸樹脂のワニスを、スピンコーターを用いて均一に塗布し、次いで、塗布されたワニスを、90℃で15分加熱することにより、ベース皮膜を形成した。その後、そのベース皮膜を、フォトマスクを介して、700mJ/cm2で露光させ、190℃で10分加熱した後、アルカリ現像液を用いて現像した。その後、1.33Paに減圧した状態で、385℃で硬化させることにより、感光性ポリイミドからなるベース絶縁層を、金属支持基板の上に、導体パターンが形成される部分に対応し、かつ、金属支持基板の周端部が露出するように、形成した(図3(b)参照)。このベース絶縁層の厚みは、10μmであった。
次いで、アディティブ法により、銅箔からなる厚み10μmの導体パターンを、ベース絶縁層の上面に、配線回路パターンとして形成した(図3(c)参照)。各配線の幅は、20μm、各配線間の間隔は、20μmであった。
その後、導体パターンの上面および側面に、無電解ニッケルめっきによって、ニッケル薄膜からなる厚み0.15μmの金属薄膜を形成した。
次いで、導体パターンの表面に形成された金属薄膜、ベース絶縁層および金属支持基板の各表面に、クロムをターゲットとするスパッタリングによって、クロム薄膜からなるスパッタリング皮膜を形成した。
なお、スパッタリングは、特開2004−335700号公報の記載に準拠する方法で、下記の条件で実施した。
ターゲット:Cr
到達真空度:1.33×10-3Pa
導入ガス流量(アルゴン):2.0×10-33/h
動作圧:0.16Pa
アース電極温度:20℃
電力:DC180W
スパッタリング時間:3秒
スパッタリング皮膜の厚み:100nm
次いで、125℃、12時間、大気中で加熱することにより、クロム薄膜からなるスパッタリング皮膜の表面を酸化して、酸化クロム層からなる半導電性層を形成した(図3(d)参照)。酸化クロム層の厚みは、100nmであった。
なお、酸化クロム層からなる半導電性層が形成されていることはESCAにて確認した。また、この半導電性層の表面抵抗値を、表面抵抗測定装置(三菱化学(株)製、Hiresta−up MCP−HT450)を用いて、温度25℃、湿度15%で測定したところ、3×106Ω/□であった。
次いで、上記した感光性ポリアミック酸樹脂のワニスを、半導電性層の表面に、スピンコーターを用いて均一に塗布し、90℃で10分加熱することにより、厚み7μmのカバー皮膜を形成した。その後、そのカバー皮膜を、フォトマスクを介して、700mJ/cm2で露光させ、180℃で10分加熱した後、アルカリ現像液を用いて現像することにより、カバー皮膜をパターンニングした。その後、1.33Paに減圧した状態で、385℃で硬化させた。これにより、感光性ポリイミドからなるカバー絶縁層を、導体パターンの上面および側面に形成された半導電性層の上面および側面と、ベース絶縁層の上面および側面に形成された半導電性層の上面および幅方向外側一方側の側面と、一方の1対の配線の対向領域に対する幅方向外側一方側(右側)における金属支持基板の上面に形成された半導電性層の上面とに、形成した(図3(e)参照)。カバー絶縁層の厚みは、5μmであった。
次いで、カバー絶縁層から露出する半導電性層を、カバー絶縁層をエッチングレジストとして、水酸化カリウム水溶液を用いたウエットエッチングにより、除去した(図3(f)参照)。半導電性層と、金属支持基板の上面との接触部分の長さは、10mm、その幅が、200μmであった。
次いで、端子部の上面に形成された金属薄膜を、エッチングにより除去した。
その後、端子部の表面に、金属めっき層を形成した後、化学エッチングによって切り抜いて、ジンバルを形成するとともに、外形加工することにより、回路付サスペンション基板を得た(図1参照)。
実施例2
厚み20μmのステンレス箔からなる金属支持基板を用意した(図5(a)参照)。
次いで、その金属支持基板の表面に、感光性ポリアミック酸樹脂のワニスを、スピンコーターを用いて均一に塗布し、次いで、塗布されたワニスを、90℃で15分加熱することにより、ベース皮膜を形成した。その後、そのベース皮膜を、フォトマスクを介して、700mJ/cm2で露光させ、190℃で10分加熱した後、アルカリ現像液を用いて現像した。その後、1.33Paに減圧した状態で、385℃で硬化させることにより、感光性ポリイミドからなるベース絶縁層を、金属支持基板の上に、導体パターンが形成される部分に対応し、かつ、ベース開口部が形成されるように形成した(図5(b)参照)。このベース絶縁層の厚みは、10μmであった。また、ベース開口部は、平面視矩形状で、幅が80μm、長さが100μmであった。
次いで、アディティブ法により、銅箔からなる厚み10μmの導体パターンを、ベース絶縁層の上面に、配線回路パターンとして形成すると同時に、銅からなるグランド接続部を、ベース絶縁層のベース開口部から露出する金属支持基板の上に、その下部がベース絶縁層のベース開口部内に充填されるように、かつ、その上部がベース開口部の端縁を被覆するように形成した(図5(c)参照)。グランド接続部は、その上部および下部ともに、平面視矩形状であり、下部は、幅が80μm、長さが100μm、上部は、幅が120μm、長さが140μm、厚さが5μmであった。
その後、導体パターンの上面および側面と、グランド接続部の上部の上面および側面とに、無電解ニッケルめっきによって、ニッケル薄膜からなる厚み0.15μmの金属薄膜を形成した。
次いで、導体パターンおよびグランド接続部の表面に形成された金属薄膜と、ベース絶縁層と、金属支持基板との各表面に、クロムをターゲットとするスパッタリングによって、クロム薄膜からなるスパッタリング皮膜を形成した。
なお、スパッタリングは、特開2004−335700号公報の記載に準拠する方法で、下記の条件で実施した。
ターゲット:Cr
到達真空度:1.33×10-3Pa
導入ガス流量(アルゴン):2.0×10-33/h
動作圧:0.16Pa
アース電極温度:20℃
電力:DC180W
スパッタリング時間:3秒
スパッタリング皮膜の厚み:100nm
次いで、125℃、12時間、大気中で加熱することにより、クロム薄膜からなるスパッタリング皮膜の表面を酸化して、酸化クロム層からなる半導電性層を形成した(図5(d)参照)。酸化クロム層の厚みは、100nmであった。
なお、酸化クロム層からなる半導電性層が形成されていることはESCAにて確認した。また、この半導電性層の表面抵抗値を、表面抵抗測定装置(三菱化学(株)製、Hiresta−up MCP−HT450)を用いて、温度25℃、湿度15%で測定したところ、3×106Ω/□であった。
次いで、上記した感光性ポリアミック酸樹脂のワニスを、半導電性層の表面に、スピンコーターを用いて均一に塗布し、90℃で10分加熱することにより、厚み7μmのカバー皮膜を形成した。その後、そのカバー皮膜を、フォトマスクを介して、700mJ/cm2で露光させ、180℃で10分加熱した後、アルカリ現像液を用いて現像することにより、カバー皮膜をパターンニングした。その後、1.33Paに減圧した状態で、385℃で硬化させた。これにより、感光性ポリイミドからなるカバー絶縁層を、一方の1対の配線の対向領域の外側両方側のベース絶縁層の周端部の表面に形成された半導電性層が露出するように、形成した(図5(e)参照)。カバー絶縁層の厚みは、5μmであった。
次いで、カバー絶縁層から露出する半導電性層を、カバー絶縁層をエッチングレジストとして、水酸化カリウム水溶液を用いたウエットエッチングにより、除去した(図5(f)参照)。
次いで、端子部の上面に形成された金属薄膜を、エッチングにより除去した。
その後、端子部の表面に、金属めっき層を形成した後、化学エッチングによって切り抜いて、ジンバルを形成するとともに、外形加工することにより、回路付サスペンション基板を得た(図1参照)。
(評価)
実施例1および2により得られた回路付サスペンション基板の導体パターンに、85℃、85%RHの雰囲気下で、6Vの電圧を、1000時間、それぞれ印加した。
その結果、実施例1および2の回路付サスペンション基板は、ともに金属支持基板のステンレスのカバー絶縁層へのイオンマイグレーションが生じなかったことを断面SEM観察および元素分析により、確認した。
本発明の配線回路基板の一実施形態である回路付サスペンション基板を示す概略平面図である。 図1に示す回路付サスペンション基板の幅方向における断面図である。 図2に示す回路付サスペンション基板の製造工程を示す断面図であって、(a)は、金属支持基板を用意する工程、(b)は、ベース絶縁層を、金属支持基板の上に形成する工程、(c)は、導体パターンを、配線回路パターンとして形成する工程、(d)は、半導電性層を、導体パターンと、ベース絶縁層と、金属支持基板との全面に、連続するように形成する工程、(e)は、カバー絶縁層を、半導電性層の上に、形成する工程、(f)は、カバー絶縁層から露出する半導電性層を除去する工程を示す。 本発明の配線回路基板の他の実施形態である回路付サスペンション基板の幅方向における断面図である。 図4に示す回路付サスペンション基板の製造工程を示す断面図であって、(a)は、金属支持基板を用意する工程、(b)は、ベース絶縁層を、ベース開口部が形成されるように、金属支持基板の上に形成する工程、(c)は、導体パターンおよびグランド接続部を、同時に形成する工程、(d)は、半導電性層を、導体パターンと、グランド接続部と、ベース絶縁層と、金属支持基板との全面に、連続するように形成する工程、(e)は、カバー絶縁層を、半導電性層の上に、形成する工程、(f)は、カバー絶縁層から露出する半導電性層を除去する工程を示す。 従来の回路付サスペンション基板の幅方向における断面図である。
符号の説明
1 回路付サスペンション基板
2 金属支持基板
3 ベース絶縁層
4 導体パターン
5 半導電性層
6 カバー絶縁層
7 グランド接続部
9a、9b 1対の配線(一方)
9c、9d 1対の配線(他方)
11 ベース開口部

Claims (3)

  1. 金属支持基板と、
    前記金属支持基板の上に形成されるベース絶縁層と、
    前記ベース絶縁層の上に形成され、互いに間隔を隔てて対向配置され、互いの電位が異なる少なくとも1対の配線を有する導体パターンと、
    前記ベース絶縁層の上に、前記導体パターンを被覆するように形成され、1対の前記配線の対向領域の外側片方において、前記金属支持基板と電気的に接続される半導電性層と、
    前記半導電性層の上に形成されるカバー絶縁層と
    を備えていることを特徴とする、配線回路基板。
  2. 前記半導電性層は、1対の前記配線の対向領域の外側片方において、前記金属支持基板と接触していることを特徴とする、請求項1に記載の配線回路基板。
  3. 前記ベース絶縁層には、1対の前記配線の対向領域の外側片方において、厚み方向を貫通するベース開口部が形成されており、
    前記ベース開口部から露出する前記金属支持基板の上には、前記金属支持基板および前記半導電性層と接触するグランド接続部が設けられていることを特徴とする、請求項1に記載の配線回路基板。
JP2006127624A 2006-05-01 2006-05-01 配線回路基板 Expired - Fee Related JP4749221B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006127624A JP4749221B2 (ja) 2006-05-01 2006-05-01 配線回路基板
EP07106018A EP1865759B1 (en) 2006-05-01 2007-04-12 Wired circuit board
CN2007101024889A CN101068451B (zh) 2006-05-01 2007-04-27 布线电路板
US11/797,161 US7433200B2 (en) 2006-05-01 2007-05-01 Wired circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006127624A JP4749221B2 (ja) 2006-05-01 2006-05-01 配線回路基板

Publications (2)

Publication Number Publication Date
JP2007299982A true JP2007299982A (ja) 2007-11-15
JP4749221B2 JP4749221B2 (ja) 2011-08-17

Family

ID=38617405

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006127624A Expired - Fee Related JP4749221B2 (ja) 2006-05-01 2006-05-01 配線回路基板

Country Status (4)

Country Link
US (1) US7433200B2 (ja)
EP (1) EP1865759B1 (ja)
JP (1) JP4749221B2 (ja)
CN (1) CN101068451B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010135754A (ja) * 2008-11-10 2010-06-17 Nitto Denko Corp 配線回路基板およびその製造方法

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7694416B2 (en) * 2006-12-08 2010-04-13 Nitto Denko Corporation Producing method of wired circuit board
US7972897B2 (en) * 2007-02-05 2011-07-05 Intermolecular, Inc. Methods for forming resistive switching memory elements
US8169746B1 (en) * 2008-04-08 2012-05-01 Hutchinson Technology Incorporated Integrated lead suspension with multiple trace configurations
US8885299B1 (en) 2010-05-24 2014-11-11 Hutchinson Technology Incorporated Low resistance ground joints for dual stage actuation disk drive suspensions
US9001469B2 (en) 2012-03-16 2015-04-07 Hutchinson Technology Incorporated Mid-loadbeam dual stage actuated (DSA) disk drive head suspension
US8861141B2 (en) 2012-08-31 2014-10-14 Hutchinson Technology Incorporated Damped dual stage actuation disk drive suspensions
WO2014043498A2 (en) 2012-09-14 2014-03-20 Hutchinson Technology Incorporated Co-located gimbal-based dual stage actuation disk drive suspensions
US8896968B2 (en) 2012-10-10 2014-11-25 Hutchinson Technology Incorporated Co-located gimbal-based dual stage actuation disk drive suspensions with dampers
US8941951B2 (en) 2012-11-28 2015-01-27 Hutchinson Technology Incorporated Head suspension flexure with integrated strain sensor and sputtered traces
US8891206B2 (en) 2012-12-17 2014-11-18 Hutchinson Technology Incorporated Co-located gimbal-based dual stage actuation disk drive suspensions with motor stiffener
US8896969B1 (en) 2013-05-23 2014-11-25 Hutchinson Technology Incorporated Two-motor co-located gimbal-based dual stage actuation disk drive suspensions with motor stiffeners
US8717712B1 (en) 2013-07-15 2014-05-06 Hutchinson Technology Incorporated Disk drive suspension assembly having a partially flangeless load point dimple
US8792214B1 (en) 2013-07-23 2014-07-29 Hutchinson Technology Incorporated Electrical contacts to motors in dual stage actuated suspensions
US8675314B1 (en) 2013-08-21 2014-03-18 Hutchinson Technology Incorporated Co-located gimbal-based dual stage actuation disk drive suspensions with offset motors
KR101416159B1 (ko) * 2013-09-06 2014-07-14 주식회사 기가레인 접촉 패드를 구비하는 인쇄회로기판
US8896970B1 (en) 2013-12-31 2014-11-25 Hutchinson Technology Incorporated Balanced co-located gimbal-based dual stage actuation disk drive suspensions
US8867173B1 (en) 2014-01-03 2014-10-21 Hutchinson Technology Incorporated Balanced multi-trace transmission in a hard disk drive flexure
CN105469810B (zh) * 2014-08-19 2019-04-09 新科实业有限公司 悬臂件及具有该悬臂件的磁头折片组合、硬盘驱动器
US9070392B1 (en) 2014-12-16 2015-06-30 Hutchinson Technology Incorporated Piezoelectric disk drive suspension motors having plated stiffeners
US9318136B1 (en) 2014-12-22 2016-04-19 Hutchinson Technology Incorporated Multilayer disk drive motors having out-of-plane bending
US9296188B1 (en) 2015-02-17 2016-03-29 Hutchinson Technology Incorporated Partial curing of a microactuator mounting adhesive in a disk drive suspension
CN107735834B (zh) 2015-06-30 2019-11-19 哈钦森技术股份有限公司 具有改进的可靠性的盘驱动器头部悬架结构
US9646638B1 (en) 2016-05-12 2017-05-09 Hutchinson Technology Incorporated Co-located gimbal-based DSA disk drive suspension with traces routed around slider pad
JP6802688B2 (ja) * 2016-11-02 2020-12-16 日東電工株式会社 配線回路基板

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59159970U (ja) * 1983-04-12 1984-10-26 株式会社フジクラ 金属コア入り回路基板
JPH0476214U (ja) * 1990-11-17 1992-07-03
JP2002365148A (ja) * 2001-03-17 2002-12-18 Siemens Ag 電気回路
JP2003152383A (ja) * 2001-11-13 2003-05-23 Nitto Denko Corp 配線回路基板
JP2004192672A (ja) * 2002-12-09 2004-07-08 Matsushita Electric Ind Co Ltd 磁気ヘッドアッセンブリ
JP2005337811A (ja) * 2004-05-25 2005-12-08 Nitto Denko Corp 配線回路基板の導通検査方法
JP2006093228A (ja) * 2004-09-21 2006-04-06 Nitto Denko Corp 配線回路基板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4106544B2 (ja) 2002-11-01 2008-06-25 アキレス株式会社 フレキシブルプリント回路基板
US6943302B2 (en) 2002-01-07 2005-09-13 Achilles Corporation Flexible printed circuit board
JP2004035825A (ja) 2002-07-05 2004-02-05 Kanegafuchi Chem Ind Co Ltd 半導電性ポリイミドフィルムおよびその製造方法
US6801402B1 (en) * 2002-10-31 2004-10-05 Western Digital Technologies, Inc. ESD-protected head gimbal assembly for use in a disk drive
JP3964822B2 (ja) * 2003-05-07 2007-08-22 日東電工株式会社 回路付サスペンション基板の製造方法
US7489493B2 (en) * 2003-12-01 2009-02-10 Magnecomp Corporation Method to form electrostatic discharge protection on flexible circuits using a diamond-like carbon material
JP4556422B2 (ja) * 2003-12-02 2010-10-06 パナソニック株式会社 電子部品およびその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59159970U (ja) * 1983-04-12 1984-10-26 株式会社フジクラ 金属コア入り回路基板
JPH0476214U (ja) * 1990-11-17 1992-07-03
JP2002365148A (ja) * 2001-03-17 2002-12-18 Siemens Ag 電気回路
JP2003152383A (ja) * 2001-11-13 2003-05-23 Nitto Denko Corp 配線回路基板
JP2004192672A (ja) * 2002-12-09 2004-07-08 Matsushita Electric Ind Co Ltd 磁気ヘッドアッセンブリ
JP2005337811A (ja) * 2004-05-25 2005-12-08 Nitto Denko Corp 配線回路基板の導通検査方法
JP2006093228A (ja) * 2004-09-21 2006-04-06 Nitto Denko Corp 配線回路基板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010135754A (ja) * 2008-11-10 2010-06-17 Nitto Denko Corp 配線回路基板およびその製造方法
JP4547035B2 (ja) * 2008-11-10 2010-09-22 日東電工株式会社 配線回路基板およびその製造方法
US7923644B2 (en) 2008-11-10 2011-04-12 Nitto Denko Corporation Printed circuit board and method of manufacturing the same

Also Published As

Publication number Publication date
EP1865759A3 (en) 2009-05-06
CN101068451A (zh) 2007-11-07
US20070253176A1 (en) 2007-11-01
US7433200B2 (en) 2008-10-07
JP4749221B2 (ja) 2011-08-17
CN101068451B (zh) 2011-03-23
EP1865759B1 (en) 2012-03-28
EP1865759A2 (en) 2007-12-12

Similar Documents

Publication Publication Date Title
JP4749221B2 (ja) 配線回路基板
JP4187757B2 (ja) 配線回路基板
JP4916235B2 (ja) 配線回路基板
JP4919727B2 (ja) 配線回路基板
US7465884B2 (en) Wired circuit board
JP4790447B2 (ja) 回路付サスペンション基板
JP4178166B2 (ja) 配線回路基板
JP4749166B2 (ja) 配線回路基板
JP4767284B2 (ja) 配線回路基板
JP4865573B2 (ja) 配線回路基板およびその製造方法
JP4845514B2 (ja) 配線回路基板およびその製造方法
JP4295312B2 (ja) 配線回路基板およびその製造方法
JP4295311B2 (ja) 配線回路基板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110512

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110517

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110517

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140527

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees