JP2007274868A

JP2007274868A - プログラマブルコントローラの起動方法およびプログラマブルコントローラ

Info

Publication number: JP2007274868A
Application number: JP2006100551A
Authority: JP
Inventors: Satoshi Ukiana; 智浮穴; Shigeaki Takase; 茂明高瀬; Noriyuki Ito; 則幸伊東
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2006-03-31
Filing date: 2006-03-31
Publication date: 2007-10-18
Anticipated expiration: 2026-03-31
Also published as: JP5043356B2

Abstract

【課題】プログラマブルコントローラにおいて、突入電流の軽減を特別なハードウェアを用いることなく簡易に実現すること。
【解決手段】ＣＰＵユニットとＤＣ／ＤＣコンバータを内蔵する複数のユニットとを備えたプログラマブルコントローラの起動方法であって、ＤＣ／ＤＣコンバータを内蔵するユニットのそれぞれは、ＣＰＵユニットから一斉通報される管理番号に基づいてＤＣ／ＤＣコンバータを起動するタイミングとして規定される所定の基準時間からの遅延時間を算出する遅延時間算出処理ステップと、遅延時間に基づいてＤＣ／ＤＣコンバータを起動する遅延起動ステップと、を含むこととした。
【選択図】図５

Description

本発明は、ＣＰＵユニットやＤＣ／ＤＣコンバータを内蔵する複数のユニットなどが搭載されたプログラマブルコントローラおよびプログラマブルコントローラの起動方法に関するものである。

従来から、産業機械等の制御用機器として、シーケンス制御装置が広く利用されている。このシーケンス制御装置とは、産業機械等の制御において、一つの制御動作の終了を確認し、その結果に応じて次の動作を選定するといったように、あらかじめ定められた順序に従って、制御の各段階を逐次進めていく制御（シーケンス制御）を行う制御機器である。

近年のシーケンス制御装置としては、シーケンスプログラムを変更可能なプログラマブルコントローラ（ＰｒｏｇｒａｍｍａｂｌｅＣｏｎｔｒｏｌｌｅｒ：ＰＣ）が使用されてきている。なお、このプログラマブルコントローラは、ＰＬＣ（ＰｒｏｇｒａｍｍａｂｌｅＬｏｇｉｃＣｏｎｔｒｏｌｌｅｒ）とも呼ばれ、こちらの表記の方が一般的なものとなっており、以下、プログラマブルコントローラを略記して使用する場合には「ＰＬＣ」の表記を使用する。

ＰＬＣは、入力機器の指令信号ＯＮ／ＯＦＦなどに応じて、出力機器をＯＮ／ＯＦＦすることにより、シーケンス制御を実現する。初期のＰＬＣでは、リレーシーケンスの置換機能を有するのみであり、ＯＮ／ＯＦＦの状態しか扱えなかったのに対して、近時のＰＬＣでは、電源ユニット、ＣＰＵユニットなどの基本的なユニットに加えて、ＤＣ／ＤＣコンバータを有するアナログユニットや、温度調整ユニット、位置決めユニット、ネットワークユニット、などの様々なユニットが搭載されており、数値データを扱ったり、コンピュータとネットワークとを接続したりすることができ、非常に高機能な制御装置に変化している。また、近時のプラントや工場などでは、制御対象の産業機械等も大規模になっており、ＰＬＣに搭載されるユニット数も増加の一途を辿っている。

上述のように、ＰＬＣに搭載されるユニット数が増加する状況下におい、例えばアナログユニットなどもその例外ではなかった。一方、アナログユニットには、上述のようにＤＣ／ＤＣコンバータが搭載されており、このＤＣ／ＤＣコンバータの幾つかが同時に起動した場合に、突入電流が増大して電源ユニットの過電流保護回路が働き、正常に動作しなくなる場合があるといった問題点があった。

この種の問題点を解決するための一手法を開示した公報として、例えば下記特許文献１などがある。この特許文献１では、複数の同一電源回路における各主電源の前にタイマを設け、電源回路自身にタイマの値を自動的に認識・設定させるようにし、自動で各電源回路から負荷に対して電源投入時間（タイミング）を順次遅延させて供給するようにすることで、複数の電源を投入する際の突入電流を減少させ、電力供給側に多大な電流が流れるのを防止している。

特開平１１−１３６８６０号公報

しかしながら、上記特許文献１などに代表される従来技術では、メイン電源装置と、それに並列に接続された子装置との間で、電源投入時間を順次遅延させるタイマ回路を必要としていた。すなわち、この種の従来技術では、突入電流を減少させるという目的のために、特別なハードウェア回路を必要とする構成が主流であるため、コストの上昇や、サイズの増加、信頼性の低下に繋がるといった問題点があった。

本発明は、上記に鑑みてなされたものであって、ＣＰＵユニットやＤＣ／ＤＣコンバータを内蔵する複数のユニットなどが搭載されたプログラマブルコントローラにおいて、ＤＣ／ＤＣコンバータが搭載された複数のユニットを起動する際に発生する突入電流を軽減させるための起動方法を提供することを目的とする。また、このような機能を具備したプログラマブルコントローラを特別なハードウェア回路を付加することなく提供することを目的とする。

上述した課題を解決し、目的を達成するため、本発明にかかるプログラマブルコントローラの起動方法は、ＣＰＵユニットとＤＣ／ＤＣコンバータを内蔵する複数のユニットとを備えたプログラマブルコントローラの起動方法であって、前記ＤＣ／ＤＣコンバータを内蔵するユニットのそれぞれは、前記ＣＰＵユニットから一斉通報される管理番号に基づいてＤＣ／ＤＣコンバータを起動するタイミングとして規定される所定の基準時間からの遅延時間を算出する遅延時間算出処理ステップと、前記遅延時間に基づいてＤＣ／ＤＣコンバータを起動する遅延起動ステップと、を含むことを特徴とする。

本発明にかかるプログラマブルコントローラによれば、ＤＣ／ＤＣコンバータを内蔵する複数のユニットのそれぞれが、ＣＰＵユニットから一斉通報される管理番号に基づいて所定の基準時間からの遅延時間を算出し、算出された遅延時間に基づいてＤＣ／ＤＣコンバータを起動するようにしているので、ＤＣ／ＤＣコンバータが搭載された複数のユニットを起動する際に発生する突入電流を軽減させることができる。また、このような機能を具備したプログラマブルコントローラを特別なハードウェア回路を付加することなく提供することができるという効果が得られる。

以下に、本発明にかかるプログラマブルコントローラの好適な実施の形態およびその起動方法を図面に基づいて詳細に説明する。なお、この実施の形態により本発明が限定されるものではない。

実施の形態
図１は、本発明の好適な実施の形態にかかるプログラマブルコントローラの概観構成を示す図である。図１に示すプログラマブルコントローラは、この装置全体に電源を供給する電源ユニット１０、この装置全体を制御するＣＰＵユニット１１、接続される機器に対して種々の電源電圧を供給するためのＤＣ／ＤＣコンバータを有する複数のアナログユニット１２（１２₁，・・・，１２₉）を備えて構成されている。ここで、アナログユニットとは、アナログ入力信号のディジタル出力値への変換や、ディジタル入力値のアナログ出力信号への変換を行うユニットであり、インバータ制御やサーボ制御などを初めとして、高速度、高精度な変換処理をサポートするユニットである。

図１において、アナログユニット１２は、例えば、その下部に記載されている数値が示すように、個々のユニットごとに１６点の入出力信号を占有する。ここで、入出力信号とは、ＣＰＵと個々のユニットとのデータ授受に必要な信号を表わす。勿論、この数値は一例であり、ユニットの能力に応じた種々のラインナップのものが準備可能である。また、アナログユニット１２の上部に記載されている１６進の（００Ｈ）〜（８０Ｈ）までの数値は、個々のユニットの入出力点数に基づいてＣＰＵによって割り付けられた入出力番号の先頭値を示している。例えば、同図のアナログユニット１２₁では、（００Ｈ）〜（０ＦＨ）までの１６点の入出力番号がそれぞれ付与されることになる。

図２は、図１に示したプログラマブルコントローラにおけるＣＰＵユニット１１とアナログユニット１２との各主要部間の接続構成を示す図である。図２において、ＣＰＵユニット１１の主要構成部であるＣＰＵ（制御部）２０と複数のアナログユニット１２（１２₁，・・・，１２₉）とがそれぞれ接続されている。アナログユニット１２は、マイコン３１、ＤＣ／ＤＣコンバータ３２、制御回路（ロジック回路）３３などの主要構成部を有して構成される。また、ＤＣ／ＤＣコンバータ３２およびマイコン３１は、例えば５Ｖの電源を供給する電源端子３４から電源の供給を受ける。ＣＰＵユニット１１のＣＰＵ２０とアナログユニット１２のマイコン３１とは、随時あるいは所定のタイミングで、相互の情報（データ／信号）を交換する。

つぎに、従来のプログラマブルコントローラにおける突入電流の問題について説明する。ここで、図３−１は、従来のプログラマブルコントローラにおける突入電流の計測波形の一例を示す図であり、図３−２は、その一部分の波形を拡大した図である。図３−１において、ＣＨ１は段階的に増加している電流波形（２Ａ／ｄｉｖ）を示し、ＣＨ２はＤＣ／ＤＣコンバータの電源が投入された際の電圧波形（１Ｖ／ｄｉｖ）を示している。なお、横軸目盛りは、１００ｍｓ／ｄｉｖである。また、計測条件として、メインの交流電源は１００Ｖ、接続されるアナログユニット数は１４台であり、常温にて計測した。

図３−１に示すように、アナログユニットの電源投入後、電源電圧は瞬時に安定化しているものの、電流は安定していない。そればかりか、例えば波形図中のＫ１で示した部分では、ＤＣ／ＤＣコンバータの起動に同期して、非常に大きな電流（突入電流）が発生している。

ここで、Ｋ１の部分を時間的に拡大（横軸：１ｍｓ／ｄｉｖ）した図３−２を参照すると、この部分における電流のピーク値は８．８２Ａにも達している。このような大電流が流れる理由は、従来のプログラマブルコントローラでは、電源ユニットからの電源供給後に、各アナログユニットが、何の制約もなく自由にＤＣ／ＤＣコンバータ回路を起動してしまっていたからである。このため、ユニット搭載数が多くなると突入電流の蓄積によって電流のピーク値が増大し、その結果、電源ユニットの過電流保護回路が働いて正常に立ち上がらず、システムのダウンにつながっていた。

一方、図４は、本発明の好適な実施の形態にかかるプログラマブルコントローラにおける各ユニット（アナログユニット）のＤＣ／ＤＣコンバータの起動タイミングを示す図である。なお、アナログユニットでは、自身の起動に併せてＤＣ／ＤＣコンバータが起動され、接続される回路に所定の電源が供給されるものとする。

図４において、ＣＰＵユニットのＣＰＵ（制御部）からイニシャライズ完了信号が各アナログユニットに対して同報的に出力され、アナログユニットは、所定の起動タイミングで自身のＤＣ／ＤＣコンバータを起動する。例えば、同図の例では、ユニット１〜３、ユニット４〜６、ユニット７〜９がグルーピングされ、これらのグルーピングされたユニットごとに起動時間がシフトされている。より詳細には、イニシャライズ完了信号の受信後、まず、ユニット１〜３のＤＣ／ＤＣコンバータが起動され、ユニット１〜３の起動後、例えば２ｍｓの時間を経てユニット４〜６のＤＣ／ＤＣコンバータが起動され、さらに２ｍｓの時間を経てユニット７〜９のＤＣ／ＤＣコンバータが起動される。なお、各ユニットごとの遅延時間は、例えば入出力番号の下位１ビットを無視して定めることができる。例えば、入出力番号が「３０Ｈ」のユニットでは、２ｍｓ×３＝６ｍｓのように算出することができる。

なお、誤解のないように、以下の事項を付言しておく。まず、イニシャライズ完了信号は、本発明の実施の形態において新たに規定される信号ではなく、従来から具備されている制御信号である。また、ＣＰＵ（制御部）から出力されるイニシャライズ完了信号は、各アナログユニットにおける起動タイミングの基準（基準時間）とはなるが各アナログユニットにおける起動タイミング時間そのものを規定するものではない。すなわち、各アナログユニットにおける起動タイミングは、各アナログユニット自身の処理に任されており、例えば図４の例では、自身に付与された入出力番号の先頭値に基づいて、自身が起動タイミング時間を算出する。また、各ユニットの起動間隔は任意であり、各ユニットのグルーピング数も任意である。なお、これらの起動間隔やグルーピング数は、電源ユニットの過電流保護回路の性能、アナログユニットに接続される機器の接続数およびその負荷容量、アナログユニット搭載されるＤＣ／ＤＣコンバータの性能等に応じて好適に決定される。

つぎに、この実施の形態にかかるプログラマブルコントローラのより詳細な動作について図５などを参照して説明する。なお、図５は、ＣＰＵ（ＣＰＵユニット）およびアナログユニットの動作ならびにこれらのユニット間における連係動作を示すフローチャートである。

図５において、まず、アナログユニットからＣＰＵ（制御装置）に対して所定情報（例えば型名、入出力点数等）が通知される（ステップＳ１０１）。なお、この情報は、各アナログユニットから非同期に通報される。一方、ＣＰＵからアナログユニットに対しても所定情報（例えば入出力番号等）が通知される（ステップＳ１０２）。この情報も、随時、各アナログユニットに対して通報される。この状態で、各アナログユニットは、各ユニット間の起動同期をとるユニット間同期処理（ステップＳ１０３）の処理を行うための待機状態に移行する。このユニット間同期処理では、各アナログユニットはＣＰＵイニシャライズ完了信号の受信処理（ステップＳ２０１）と、ＣＰＵのイニシャライズが完了したか否かの判定処理（ステップＳ２０２）とが含まれ、ＣＰＵのイニシャライズが完了するまでの間、繰り返し実行される。

各アナログユニットが、ＣＰＵからのイニシャライズ完了信号を待っている状態で、ＣＰＵから各アナログユニットに対してイニシャライズ完了信号が一斉同時通報されると（ステップＳ１０４）、各アナログユニットは、ＣＰＵのイニシャライズが完了したと判断して、つぎのＤＣ／ＤＣコンバータ遅延起動処理（ステップＳ１０５）に移行する。このＤＣ／ＤＣコンバータ遅延起動処理では、各アナログユニットは遅延時間の算出処理（ステップＳ３０１）と、算出した遅延時間を実際の起動に反映させる処理（遅延処理）（ステップＳ３０２）と、ＤＣ／ＤＣコンバータの起動用ポートをＯＮにする処理（ステップＳ３０３）とが含まれる。なお、ＤＣ／ＤＣコンバータの起動用ポートをＯＮにする処理が行われると、例えば図２において、マイコン３１から制御回路（ロジック回路）３３に信号が伝達され、制御回路３３がＤＣ／ＤＣコンバータ３２を起動する起動信号を出力してＤＣ／ＤＣコンバータ３２が起動される。

つぎに、プログラマブルコントローラにおける突入電流の問題について説明する。図６−１は、本発明の好適な実施の形態にかかるプログラマブルコントローラにおける突入電流の計測波形の一例を示す図であり、図６−２は、その一部分の波形を拡大した図である。なお、図６−１において、ＣＨ１は段階的に増加している電流波形（１Ａ／ｄｉｖ）、ＣＨ２はＤＣ／ＤＣコンバータの電源が投入された際の電圧波形（１Ｖ／ｄｉｖ）をそれぞれ示し、横軸目盛りは２００ｍｓ／ｄｉｖである。また、計測条件は図３−１と同様であり、メインの交流電源は１００Ｖ、接続されるアナログユニット数は１４台であり、常温にて計測している。

図６−１および図６−２に示す電流波形から明らかなように、図３−１の電流波形と比較して電流のピーク値、すなわち突入電流は小さくなっている。例えば、図３−２に示すように、従来のプログラマブルコントローラでは、定常時約６Ａに対して、突入電流のピーク値は８．８２Ａで、定常時の約１．４７倍の突入電流であったものの、図６−１のＫ２の部分を時間的に拡大（横軸：２ｍｓ／ｄｉｖ）した図６−２を参照すると、この部分における電流のピーク値は、定常時約５．８Ａに対して６．７１Ａで、定常時の約１．１６倍の突入電流であり、図３−２と比較して２．１１Ａ程度の電流差があり、大きく改善されていることが分かる。

また、図３−１と図６−１とを比較すると、電流が安定するまでの時間に若干の差異が認められるが、図３−１の場合で約９００ｍｓであり、図６−１でも約１．８ｓであるため、その差も約９００ｍｓと非常に小さい。したがって、起動時間が実用的に問題となることはない。

以上説明したように、この実施の形態によれば、ＤＣ／ＤＣコンバータを内蔵する複数のユニットのそれぞれが、ＣＰＵユニットから一斉通報される管理番号に基づいて所定の基準時間からの遅延時間を算出し、算出された遅延時間に基づいてＤＣ／ＤＣコンバータを起動するようにしているので、以下に示すような効果が生まれる。

（１）まず、従来技術に見られるようなタイマ回路や電流検出回路などの特別なハードウェアを必要としないので、装置の規模が増加することなく、コストの増加や、信頼性の低下を招来することがない。
（２）また、ＣＰＵユニット側で個々のアナログユニットの電源投入制御行うのではなく、同期信号とＩ／Ｏ情報を受領した個々のアナログユニット側が、自身の実装状態を認識して電源投入制御（遅延制御）を実施するので、ＣＰＵユニット側に複雑な信号享受と制御処理等の機能を組み込む必要がなく、システムの構築を簡易かつ低コストで実現することができる。
（３）さらに、ＣＰＵユニットとアナログユニットとの間で交換されている既存信号を活用でき、新たな制御信号を規定する必要がないので、システムの構築を簡易かつ低コストで実現することができる。
（４）さらには、遅延処理の条件（グルーピングや遅延間隔）が将来的に変更になる機種が出現したとしても、そのためだけにＣＰＵユニット側を変更する必要がないので、将来の拡張性に対する影響が小さいという利点を有している。

なお、上記の実施の形態では、アナログユニットが搭載される場合を一例として説明したが、アナログユニットに限定されるものではなく、ＤＣ／ＤＣコンバータなどの電源回路を具備する各種ユニットが搭載されている場合にも本実施の形態の手法を適用することができることは言うまでもない。

また、上記の実施の形態では、ＤＣ／ＤＣコンバータが搭載されていないユニットが存在する場合については特に触れてはいないが、ＤＣ／ＤＣコンバータが搭載されていないユニットは、突入電流の増加に影響を与えることは殆どなく、ＤＣ／ＤＣコンバータが搭載されていないユニットが任意の位置に存在している場合にも本実施の形態の手法を適用することができることは勿論である。

以上のように、本発明は、プログラマブルコントローラに有用であり、突入電流の軽減を簡易に実現する場合に好適である。

本発明の好適な実施の形態にかかるプログラマブルコントローラの概観構成を示す図である。図１に示したプログラマブルコントローラにおけるＣＰＵユニットとアナログユニットとの各主要部間の接続構成を示す図である。従来のプログラマブルコントローラにおける突入電流の計測波形の一例を示す図である。図３−１に示した電流波形の一部分を拡大した図である。本発明の好適な実施の形態にかかるプログラマブルコントローラにおける各ユニット（アナログユニット）の起動タイミングを示す図である。ＣＰＵ（ＣＰＵユニット）およびアナログユニットの動作ならびにこれらのユニット間における連係動作を示すフローチャートである。本発明の好適な実施の形態にかかるプログラマブルコントローラにおける突入電流の計測波形の一例を示す図である。図６−１に示した電流波形の一部分を拡大した図である。

符号の説明

１０電源ユニット
１１ＣＰＵユニット
１２アナログユニット
２１ＣＰＵ（制御部）
３１マイコン
３２ＤＣ／ＤＣコンバータ
３３制御回路（ロジック回路）
３４電源端子

Claims

ＣＰＵユニットとＤＣ／ＤＣコンバータを内蔵する複数のユニットとを備えたプログラマブルコントローラの起動方法であって、
前記ＤＣ／ＤＣコンバータを内蔵するユニットのそれぞれは、
前記ＣＰＵユニットから一斉通報される管理番号に基づいてＤＣ／ＤＣコンバータを起動するタイミングとして規定される所定の基準時間からの遅延時間を算出する遅延時間算出処理ステップと、
前記遅延時間に基づいてＤＣ／ＤＣコンバータを起動する遅延起動ステップと、
を含むことを特徴とするプログラマブルコントローラの起動方法。
前記管理番号に応じて前記ＤＣ／ＤＣコンバータを内蔵する複数のユニットがグルーピングされ、
前記遅延時間算出処理ステップでは、グルーピングされたユニットごとに同一の遅延時間が算出されることを特徴とする請求項１に記載のプログラマブルコントローラの起動方法。
前記同一の遅延時間が、前記管理番号の一部の情報を使用して算出されることを特徴とする請求項２に記載のプログラマブルコントローラの起動方法。
制御部を具備するＣＰＵユニットと、制御部を具備し、ＤＣ／ＤＣコンバータを内蔵する複数のユニットと、を備えたプログラマブルコントローラにおいて、
前記ＤＣ／ＤＣコンバータを内蔵するユニットの各制御部は、前記ＣＰＵユニットから一斉通報される管理番号に基づいてＤＣ／ＤＣコンバータを起動するタイミングとして規定される所定の基準時間からの遅延時間を算出し、該算出された遅延時間に基づいて自身のＤＣ／ＤＣコンバータを起動することを特徴とするプログラマブルコントローラ。
前記ＤＣ／ＤＣコンバータを内蔵するユニットの各制御部は、前記ＤＣ／ＤＣコンバータを内蔵する複数のユニットが前記管理番号に応じてグルーピングされることが予め定められている場合に、該定められたグルーピング情報に基づいて該グルーピングされたユニットごとに同一の遅延時間を算出して出力することを特徴とする請求項４に記載のプログラマブルコントローラ。
前記同一の遅延時間が、前記管理番号の一部の情報を前記グルーピング情報として使用して算出されることを特徴とする請求項５に記載のプログラマブルコントローラ。
前記ＤＣ／ＤＣコンバータを内蔵する複数のユニットと、該ＤＣ／ＤＣコンバータを内蔵しないユニットとが、混在して配置されていることを特徴とする請求項４〜６のいずれか一つに記載のプログラマブルコントローラ。