JPH07253832A - 情報処理システムにおける電源投入制御装置 - Google Patents

情報処理システムにおける電源投入制御装置

Info

Publication number
JPH07253832A
JPH07253832A JP6045735A JP4573594A JPH07253832A JP H07253832 A JPH07253832 A JP H07253832A JP 6045735 A JP6045735 A JP 6045735A JP 4573594 A JP4573594 A JP 4573594A JP H07253832 A JPH07253832 A JP H07253832A
Authority
JP
Japan
Prior art keywords
power supply
information processing
counter
power
main body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP6045735A
Other languages
English (en)
Inventor
Akihiko Ito
彰彦 伊藤
Yukio Goto
幸雄 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP6045735A priority Critical patent/JPH07253832A/ja
Publication of JPH07253832A publication Critical patent/JPH07253832A/ja
Withdrawn legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 情報処理システムを構成しているそれぞれの
情報処理装置への電源投入を時間的にずらすことによっ
てこれら情報処理装置の突入電流を分散させて、情報処
理システムの突入電流を減少させることを目的とする。 【構成】 情報処理システムに含まれるそれぞれの情報
処理装置の本体装置が、この本体装置の動作電源を供給
する電源部と常時動作状態にある電源制御機構とを備え
ており、この電源制御機構に、当該本体装置の製造番号
Dを格納する不揮発性メモリMと、この不揮発性メモリ
Mが格納している製造番号Dに基づいて例えば初期値算
出手段Fによって算出された初期値vが設定されるとと
もに電源投入信号Siが到来したときに計時を開始するカ
ウンタCと、このカウンタCの計時値が予め定めた値V
に達したとき当該本体装置Hの電源部に電源起動信号Sp
を出力する出力回路Lとを設けて電源投入制御装置を構
成した。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】情報処理装置は、情報処理の中心
となる本体装置とこの本体装置に接続された周辺装置と
によって構成されているが、このような情報処理装置に
要求される処理能力が大きい場合やシステムの信頼性を
高める必要がある場合などには、このような情報処理装
置を複数組設けることが行われている。
【0002】本発明は、このような情報処理装置を複数
組設けた情報処理システムにおける電源投入制御装置に
関する。
【0003】
【従来の技術】図2は本発明が適用できる従来の情報処
理システムの例を示す図であって、それぞれが本体装置
Hおよびディスプレイ,ディスク装置,プリンタあるい
は磁気テープ装置などの周辺装置Bからなる#1,#2
……#n情報処理装置として示した複数の情報処理装置
P1,P2,……Pnからなっており、それぞれの情報処理装
置P1,P2,……Pnの本体装置Hは、#1情報処理装置の
みについて図示したように、情報処理機構DP,電源制御
機構PC,電源部PSおよび起動タイマTとを含んでいる。
【0004】上記のような情報処理装置Pに電源を投入
すると、数10ミリ秒から数100 ミリ秒という短い時間ではあ
るが突入電流と呼ばれる大きな電流が流れ、その後は時
間の経過とともに電流が減少して通常の動作電流となる
が、このように複数の情報処理装置を含む情報処理シス
テムの複数の情報処理装置P1,P2,……Pnに同時に電源
を投入するとその突入電流は加算されて著しく大きな電
流となる。
【0005】近時、情報処理システムの大規模化に伴っ
て、このような複数の情報処理装置を含む情報処理シス
テムが例えば同一の建物内や建物の同一の階に設けられ
ることが多くなってきており、また、予定の時刻にこれ
らの情報処理装置を起動させるために、それぞれの情報
処理装置P1,P2,……Pnごとに設けられている起動タイ
マTによる自動起動が採用されることが多い。
【0006】このように起動タイマTによる自動起動を
行う場合、例えば操業開始時刻に合わせて情報処理装置
を起動するために、複数の情報処理装置P1,P2,……Pn
のタイマによる起動時刻が同一時刻となってしまい、こ
のため、この情報処理システムが設置されているビルや
その階に対して電力を供給する電源供給設備は上記した
突入電流を供給できる容量のものとしなければならず、
この短時間の突入電流に耐えるために電源供給設備が大
掛かりなものとなってビルや情報処理システムの設備費
が高価になるばかりでなく、ビル内の配線などにも大き
なスペースが必要となってしまうという問題がある。
【0007】
【解決しようとする課題】そこで、本発明は、情報処理
システムを構成しているそれぞれの情報処理装置への電
源投入を時間的にずらすことによって上記の突入電流を
分散させて、短時間の突入電流を減少させることを目的
とする。
【0008】
【課題を解決するための手段】情報処理システムに含ま
れるそれぞれの情報処理装置の本体装置が、この本体装
置の動作電源を供給する電源部と常時動作状態にある電
源制御機構とを備えており、この電源制御機構に、図1
(a) の構成原理図に示すように、当該本体装置の製造番
号Dを格納する例えば不揮発性メモリによって構成され
たメモリMと、このメモリMが格納している製造番号D
に基づいて例えば初期値算出手段Fによって算出された
初期値vが設定されるとともに電源投入信号Siが到来し
たときに計時を開始するカウンタCと、このカウンタC
の計時値が予め定めた値Vに達したとき当該本体装置H
の電源部に電源起動信号Spを出力する出力回路Lとを設
けて電源投入制御装置を構成した。
【0009】なお、上記の電源投入信号Siは、例えば、
それぞれの本体装置ごとに設けられている起動タイマに
よって発生されるようにしてもよい。
【0010】上記のメモリが格納している製造番号に基
づいて設定されるカウンタの初期値として、10進数であ
る製造番号の下位の1ないし2桁などの任意桁の数値、
あるいは、製造番号を2進数で表現したときの下位の4
桁などの任意桁の数値を用いることができる。
【0011】電源制御機構は、当該本体装置の電源部に
電源起動信号を出力した後、この本体装置に接続されて
いる各周辺装置に順次電源起動信号を出力するようにす
ることができる。
【0012】
【作用】本発明によって構成された1つの本体装置内の
電源制御機構の原理的構成を示した図1(a) において、
Mは本体装置の製造番号が格納されている例えばEPR
OMなどの不揮発性メモリなどによって構成された製造
番号メモリ、Cはこの製造番号メモリに格納されている
製造番号に基づいて算出された初期値vが設定されるカ
ウンタ、&は例えばタイマや手動操作されるスイッチな
どから出力される電源投入信号Siと刻時パルスptとの論
理積をとるアンド回路であって、このアンド回路&の出
力は上記カウンタCで計数されて計時が行われる。
【0013】ここで、カウンタCが加算カウンタであれ
ば、製造番号に基づく初期値v(例えば“5”)をこの
加算カウンタに設定しておくとともに、このカウンタC
の選択された桁の出力を論理積演算機能などを有する出
力回路Lによってカウンタの計数値が予め定めた値V
(例えば“9”)になったことが検出されたとき、この
出力回路Lの出力を電源起動信号Spとして本体装置の図
示していない電源部に供給する。
【0014】また、上記カウンタCとして減算カウンタ
を用いる場合には、製造番号Dに基づいて設定される初
期値vが仮に“6”であったとすると、電源投入信号Si
が到来してから6個の刻時パルスptがこの減算カウンタ
Cに印加されたときにその計時値は“0”になるから、
このカウンタの“0”出力を電源起動信号Spとして当該
本体装置の電源部に供給して本体装置を起動することが
できる。
【0015】このとき、上記製造番号メモリMに格納さ
れている製造番号Dはそれぞれの本体装置H1,2,……
Hnごとに異なっているから、それぞれのカウンタCに
設定される初期値vもそれぞれ異なっているから、この
カウンタCが刻時パルスを計数した計数値が予め定めら
れた数値に達して電源起動信号Spを出力するまでの時間
も本体装置H1,2,……Hnごとに異なったものとな
る。
【0016】図1(b) は上記のような本発明を適用した
情報処理システムに流れる突入電流を概念的に示したも
ので、電源起動信号が早く発生する順番にHa,b,c
として示した情報処理装置の本体装置におけるそれぞれ
の電源制御機構は、電源投入信号Siが到来してからτa,
τb,τc の時間が経過した後に電源起動信号Spa,Spb,Sp
c をそれぞれの電源部に送出する。
【0017】このように、複数の情報処理装置H1,2,
……Hnはそれぞれ異なった時刻に起動されるので、電
源設備から情報処理システムに供給される電流は図1
(b) の最下段に示すように分散される。なお、この図1
(b) には、従来のように情報処理システムに含まれる複
数の情報処理装置を電源投入信号によって同時に起動し
たときに電源設備から情報処理システムに供給される電
流を点線で示した。
【0018】上記した製造番号に基づいて設定される初
期値vとしては、製造番号Dの下位の任意の数の桁(例
えば2桁)の値mをカウンタCの初期値vとして設定し
てもよく、あるいは、製造番号Dを2進数で表現した値
DH の適宜の桁数(例えば4桁)の下位桁の数値m'Hを
用いてもよい。
【0019】これは、このような情報処理システムPSに
設置される複数の本体装置が同時に製造・納入される場
合が多く、本体装置の製造番号が連番になっている可能
性が高いためであり、このように製造番号が連番であれ
ば、上述した製造番号Dの下位1桁を用いる場合には10
台まで、また、2桁を用いる場合には100 台までの本体
装置についてそれぞれ異なる時間に電源起動信号Spが出
力される。
【0020】また、上述のように2進数で表現した製造
番号DH の下4桁を用いるとカウンタCの初期値は0000
H から1111H の16通りとなるので、情報処理装置の製造
番号が連番であったとすれば、本体装置の数が16台以
下の場合にはそれぞれ異なる時刻に電源起動信号Spが出
力されることになる。
【0021】上述したところから明らかなように、製造
番号の下位桁をそのまま用いる場合でも2進数で表現し
た下位桁を用いる場合のいずれであっても、情報処理シ
ステムに含まれる本体装置の中で複数の本体装置におけ
るカウンタCの初期値が異なるような下位桁の桁数を設
定しておけば、同時に複数の本体装置に突入電流が流れ
ることがない。
【0022】しかしながら、特に製造番号が連番の場
合、製造番号の下位桁の値をそのままカウンタCの初期
値として使用するとカウンタCの初期値が“1”だけ異
なる本体装置が存在することになるため、このカウンタ
Cに供給される刻時パルスptの繰返し周期が短いと、先
に起動された情報処理装置への突入電流が未だ充分に減
少しない期間(例えば15秒)に次の情報処理装置が起動
されてしまい、電源設備からの突入電流の抑制効果が低
くなってしまう。
【0023】しかしながら、刻時パルスptは通常クロッ
クを分周することによって得られるため、刻時パルスpt
の繰返し周期を長くするためにはクロックを分周する分
周段を多くする必要があることなどから好ましくない。
【0024】そこで、カウンタCに供給される刻時パル
スptの繰返し周期が短い場合には上記した突入電流が減
少する時間より長い例えば17秒の基本遅延時間tdを予め
定めておき、上記のように製造番号に基づいて定められ
た値にこの基本遅延時間を乗算した値を遅延時間とする
ことができる。
【0025】具体的な例で説明すると、電源投入信号Si
が到来してから電源起動信号Spが出力されるまでの時間
t’は、上記基本遅延時間tdに上記製造番号Nmの下位の
任意の桁数、例えば2桁の値Nm’を乗じたt’=td×N
m’となり、仮に本体装置の製造番号が連番になってい
ても基本遅延時間tdごとに複数の情報処理装置が順次起
動されることになる。
【0026】なお、上記のように製造番号に基づいて定
められた数と基本遅延時間とを乗算した数を用いる場
合、周辺装置の数が少なければ基本遅延時間を小さくし
てすべての情報処理装置を起動し終るまでの時間を短縮
することができる。また、カウンタの初期値として用い
る本体装置の製造番号の下位桁の分布によっては、製造
番号に基づいて算出された数値を定数で除算したり、あ
るいは定数を減算したりすることによって、すべての本
体装置が起動し終るまでの時間を短縮することができ
る。
【0027】上述したところから明らかなように、製造
番号の下位桁をそのまま用いる場合と2進数で表現した
下位桁を用いる場合のいずれであっても、情報処理シス
テムに含まれる本体装置の中で複数の本体装置における
カウンタCの初期値が異なるような桁数を設定しておけ
ば、同時に複数の本体装置に突入電流が流れることがな
い。
【0028】以上の説明では、本体装置についての起動
のみを説明したが、これらの本体装置には通常周辺装置
が付属しており、これらの周辺装置もその起動時に突入
電流が流れるので、図1(b) に点線で示したように、本
体装置へ電源投入信号を出力した後に少しずつ時間をず
らせて各周辺装置に対する電源起動信号を出力するよう
に構成することが望ましく、これは電源制御機構の制御
プロセッサの制御によってそれぞれの周辺装置への電源
起動信号を送出するようにすればよい。
【0029】また、上記した電源投入信号は、各情報処
理装置ごとに設けられているタイマによって当該情報処
理装置に供給してもよいが、情報処理システムに独立し
て設けた1つのタイマ、あるいは、いずれか1つの情報
処理装置に設けたタイマによってこの情報処理システム
に属する複数の情報処理装置に同時に供給するようにし
てもよいことは明らかであろう。
【0030】
【実施例】図3は本発明を適用した本体装置Hの電源制
御機構PCの実施例を示すもので、この制御機構PCには図
1(a) の原理図に示した構成要素として、製品番号を格
納している例えば EPROM等の不揮発性メモリなどを用い
た製品番号メモリMが設けられており、また、上記原理
図に示した、初期値算出,カウンタ,アンド回路および
出力回路などの機能は、制御プロセッサ11や制御メモリ
12などが制御プロセッサ11の制御ソフトウェアによって
達成される。
【0031】この電源制御機構PCには本発明に関連する
他の構成要素として、基本遅延時間メモリ13,制御タイ
マ14,電源制御レジスタ15および電源制御ポート16が設
けられている。
【0032】また、本体装置Hには、この本体装置Hお
よびこの本体装置に接続されている周辺装置B(図2)
を起動するために、予め定められた時間に電源投入信号
Siを送出する起動タイマT、および、所要時期に手動に
よってこの電源投入信号Siを送出するための起動スイッ
チ21とが設けられるとともに、上記電源制御機構PCを常
時付勢するための常駐電源22が設けられている。なお、
上記起動タイマTは、予定の時刻に電源を遮断するため
にも用いることができる。
【0033】この実施例の動作を以下に説明する。起動
タイマT(あるいは起動スイッチ21)からの電源投入信
号Siが制御プロセッサ11に到来すると、制御プロセッサ
11は製造番号メモリMから2進数で表された製造番号MH
を読出してその下位4桁の数nを算出し、次いで、基本
遅延時間メモリ13から基本遅延時間dを読出してこの数
nに乗算し、その結果得られた遅延時間τ=n×dを制
御メモリ12の本体装置に割当てられているアドレスに格
納する。
【0034】次いで、この制御プロセッサ11は周辺装置
B(図2)の起動時刻を制御するために、上記遅延時間
τに例えば1秒である一定の時間を順次加算した遅延時
間(τ+1), (τ+2), ……を周辺装置の数に対応
する数だけ算出して、それぞれの周辺装置に対する遅延
時間τB1,τB2, ……としてこれら周辺装置のそれぞれ
に割当てられている制御メモリ12の異なったアドレスに
格納する。
【0035】これら遅延時間の制御メモリ12への格納終
了後、制御プロセッサ11は制御タイマ14から送出される
刻時パルスを読取り、上記制御メモリ12の本体装置およ
び周辺装置に割当てられているアドレスのそれぞれに格
納されている遅延時間τ,τ B1,τB2, ……から例えば
1秒ごとに“1”を減算する。この減算によって、本体
装置に割当てられているアドレスに格納されている値に
ついての減算結果が先ず“0”になるので、電源制御レ
ジスタ15の本体装置に対応するビットの値を例えば
“1”にセットする。
【0036】この電源制御レジスタ15の本体装置Hに対
応したビットのセットによって、電源制御ポート16から
本体装置Hの電源部20に対して電源起動信号Spが出力さ
れてこの電源部20は電力の供給を開始する。
【0037】さらに1秒が経過すると、制御プロセッサ
11が第1の周辺装置に割当てられている制御メモリ12の
アドレスの値から減算を行った結果が“0”となるの
で、この第1の周辺装置に割当てられている電源制御レ
ジスタ15のビットの値を“1”にセットし、その結果、
電源制御ポート16からこの第1の周辺装置電源部に対し
て電源起動信号が出力されてこの第1の周辺装置が起動
する。
【0038】以下同様にして、この実施例では1秒ごと
に第2,第3,……の周辺装置が順次起動する。なお、
この周辺装置を起動する時間間隔は、1つの本体装置に
接続されているすべての周辺装置の起動が、引続いて起
動される本体装置へ電源起動信号が供給されるまでの時
間、上述した例では17秒、より短い時間内で終了するよ
うにすることが好ましい。
【0039】このようにすれば、図1(b) に図示したよ
うに、本体装置と周辺装置への電源起動信号が同時に発
生することがないので、本体装置と周辺装置とへの突入
電流が重畳することがないので、さらに電源設備の電流
容量の減少を図ることができる。
【0040】上述の実施例は、電源制御機構の制御プロ
セッサによって電源投入信号の到来から電源起動信号の
送出までの遅延制御を行うものであるが、図1(a) の原
理図に示したと同様な構成の回路によっても本発明を実
施し得ることはいうまでもない。
【0041】この場合には図1(a) のカウンタCとして
加算カウンタを用いることができるが、この場合には作
用の項で説明したように、製造番号Dに基づいて算出さ
れた初期値vから刻時パルスptごとにこのカウンタの計
数値が加算されるので、出力回路Lにはこのカウンタの
計数値が予め定めた値になったことを検出する機能が要
求される。
【0042】しかしながら、図1(a) のカウンタCとし
て減算カウンタを用いれば、製造番号Dに基づいて算出
された初期値vから刻時パルスptごとにこのカウンタの
計数値が減算されるので、計数値が“0”になったとき
のこの減算カウンタCの出力を電源起動信号Spとして当
該本体装置の電源部に出力することができるので、出力
回路Lの構成が容易になる。
【0043】しかも、この種のカウンタは、一般に計数
値が“0”のときに出力を発生する端子を備えているこ
とが多いので、この場合には、上記の端子の出力をその
まま電源起動信号Spとして送出すればよく、信号増幅な
どの必要がなければ出力回路Lは設けないでも足りるこ
とから、いずれにしても加算カウンタを用いるより減算
カウンタを用いた方は構成をより簡易なものとすること
ができる。
【0044】
【発明の効果】本発明によれば、情報処理システムに含
まれるそれぞれの情報処理装置への電源投入を、情報処
理装置の本体装置の製造番号に基づいて算出された値を
初期値として計時を行うカウンタを用いて、電源投入信
号の到来から電源投入までの時間を情報処理装置ごとに
ずらすことによって情報処理システムの起動時の突入電
流を分散・減少させることができる。
【0045】このため、例えば操業開始時刻に合わせて
情報処理システムをタイマによって起動するために、複
数の情報処理装置の起動時刻が同一時刻となってしまう
ような場合でも、この情報処理システムが設置されてい
るビルやその階に対する電源供給設備がこれら複数の情
報処理装置全部の突入電流を供給する必要がなくなるの
で、ビルや情報処理システムの変電設備や配線スペース
などの電源供給設備が簡単なもので済むようになるとい
う、格別の効果が達成される。
【図面の簡単な説明】
【図1】本発明の原理を示す図である。
【図2】本発明が適用される情報処理システムの例を示
す図である。
【図3】本発明によって構成された電源制御機構の実施
例を示す図である。
【符号の説明】
M 製造番号メモリ F 初期値算出手段 C カウンタ & アンド回路 L 出力回路 v カウンタ初期値 Si 電源投入信号 Sp 電源起動信号 pt 計時パルス

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】情報処理システムに含まれるそれぞれの情
    報処理装置の本体装置が、当該本体装置の動作電源を供
    給する電源部と常時付勢状態にある電源制御機構とを備
    えており、この電源制御機構は、 当該本体装置の製造番号を格納するメモリと、 このメモリが格納している製造番号に基づいて初期値が
    設定されるとともに電源投入信号が到来したときに計時
    を開始するカウンタと、 このカウンタの計時値が予め定めた値に達したとき、当
    該本体装置の電源部に電源起動信号を出力する論理回路
    と、を備えることを特徴とする情報処理システムにおけ
    る電源投入制御装置。
  2. 【請求項2】メモリが格納している製造番号に基づいて
    設定されるカウンタの初期値が、製造番号の下位の任意
    桁の数値であることを特徴とする請求項1記載の情報処
    理システムにおける電源投入制御装置。
  3. 【請求項3】メモリが格納している製造番号に基づいて
    設定されるカウンタの初期値が、製造番号を2進数で表
    現したときの下位の任意桁の数値であることを特徴とす
    る請求項1記載の情報処理システムにおける電源投入制
    御装置。
  4. 【請求項4】電源制御機構は、当該本体装置の電源部に
    電源起動信号を出力した後、この本体装置に接続されて
    いる各周辺装置に順次電源起動信号を出力するようにし
    たことを特徴とする請求項1ないし請求項3記載の情報
    処理システムにおける電源投入制御装置。
  5. 【請求項5】カウンタの計時を開始させる電源投入信号
    が、それぞれの本体装置ごとに設けられているタイマに
    よって発生されることを特徴とする請求項1ないし請求
    項4記載の情報処理システムにおける電源投入制御装
    置。
JP6045735A 1994-03-16 1994-03-16 情報処理システムにおける電源投入制御装置 Withdrawn JPH07253832A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6045735A JPH07253832A (ja) 1994-03-16 1994-03-16 情報処理システムにおける電源投入制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6045735A JPH07253832A (ja) 1994-03-16 1994-03-16 情報処理システムにおける電源投入制御装置

Publications (1)

Publication Number Publication Date
JPH07253832A true JPH07253832A (ja) 1995-10-03

Family

ID=12727586

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6045735A Withdrawn JPH07253832A (ja) 1994-03-16 1994-03-16 情報処理システムにおける電源投入制御装置

Country Status (1)

Country Link
JP (1) JPH07253832A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007274868A (ja) * 2006-03-31 2007-10-18 Mitsubishi Electric Corp プログラマブルコントローラの起動方法およびプログラマブルコントローラ
JP2008148385A (ja) * 2006-12-06 2008-06-26 Seiko Epson Corp 電子機器、その制御方法及びその制御プログラム
JP2011010405A (ja) * 2009-06-24 2011-01-13 Sony Corp 電源ユニット、処理システム及び制御方法
JP2013505506A (ja) * 2009-09-23 2013-02-14 エスティー‐エリクソン、ソシエテ、アノニム 電源始動機構、電源回路の起動を制御する装置及び方法
US8648489B2 (en) 2006-10-23 2014-02-11 Toyota Jidosha Kabushiki Kaisha Power supply control device for vehicle
JP2018036800A (ja) * 2016-08-30 2018-03-08 京セラ株式会社 機器、システム及び制御方法
CN111656429A (zh) * 2018-01-19 2020-09-11 Nec显示器解决方案株式会社 电子设备和用于管理电子设备的电源的方法
WO2022176250A1 (ja) * 2021-02-17 2022-08-25 オムロン株式会社 制御システムおよび機能ユニット

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007274868A (ja) * 2006-03-31 2007-10-18 Mitsubishi Electric Corp プログラマブルコントローラの起動方法およびプログラマブルコントローラ
US8648489B2 (en) 2006-10-23 2014-02-11 Toyota Jidosha Kabushiki Kaisha Power supply control device for vehicle
JP2008148385A (ja) * 2006-12-06 2008-06-26 Seiko Epson Corp 電子機器、その制御方法及びその制御プログラム
JP2011010405A (ja) * 2009-06-24 2011-01-13 Sony Corp 電源ユニット、処理システム及び制御方法
JP2013505506A (ja) * 2009-09-23 2013-02-14 エスティー‐エリクソン、ソシエテ、アノニム 電源始動機構、電源回路の起動を制御する装置及び方法
JP2018036800A (ja) * 2016-08-30 2018-03-08 京セラ株式会社 機器、システム及び制御方法
CN111656429A (zh) * 2018-01-19 2020-09-11 Nec显示器解决方案株式会社 电子设备和用于管理电子设备的电源的方法
CN111656429B (zh) * 2018-01-19 2023-06-16 夏普Nec显示器解决方案株式会社 电子设备和用于管理电子设备的电源的方法
WO2022176250A1 (ja) * 2021-02-17 2022-08-25 オムロン株式会社 制御システムおよび機能ユニット

Similar Documents

Publication Publication Date Title
US4325081A (en) Programmed timer for VTR
JPH07253832A (ja) 情報処理システムにおける電源投入制御装置
US4008404A (en) Interval timer
US6201768B1 (en) Time apparatus for alerting at times for taking medicines
JPS621224B2 (ja)
JPH0674783A (ja) プリペイドカードによる使用料金調定システム
US3266610A (en) Free-play device for coin-operated entertainment or amusement apparatus
JPS6126038B2 (ja)
JP3224554B2 (ja) スケジュール制御装置
JPS594370Y2 (ja) 自動販売機の制御回路
RU1783539C (ru) Устройство дл моделировани систем массового обслуживани
JPS5944673B2 (ja) 自動販売機の制御装置
SU1677673A1 (ru) Устройство дл фиксации параметров аварийного режима
SU1667245A1 (ru) Пересчетное устройство
SU1485265A1 (ru) Устройство для моделирования систем массового обслуживания
JP2744171B2 (ja) Lanシステム
SU1166118A1 (ru) Устройство дл контрол @ -разр дного распределител импульсов
SU1087962A1 (ru) Устройство контрол параметров
SU1513472A1 (ru) Устройство дл моделировани систем массового обслуживани
SU1691850A2 (ru) Устройство дл моделировани систем массового обслуживани
SU1117645A1 (ru) Устройство дл исследовани модели транспортной системы
SU1481790A1 (ru) Устройство дл моделировани систем массового обслуживани
JPS599318Y2 (ja) 零抑制制御機能を有する表示制御回路
SU1550530A1 (ru) Устройство дл моделировани систем массового обслуживани
JPH0319015Y2 (ja)

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20010605