JP2007273419A - インピーダンス整合装置 - Google Patents

インピーダンス整合装置 Download PDF

Info

Publication number
JP2007273419A
JP2007273419A JP2006100992A JP2006100992A JP2007273419A JP 2007273419 A JP2007273419 A JP 2007273419A JP 2006100992 A JP2006100992 A JP 2006100992A JP 2006100992 A JP2006100992 A JP 2006100992A JP 2007273419 A JP2007273419 A JP 2007273419A
Authority
JP
Japan
Prior art keywords
power value
impedance
movable part
matching
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006100992A
Other languages
English (en)
Other versions
JP4804991B2 (ja
Inventor
Shuji Omae
修二 大前
Shinichi Negi
真一 祢▲宜▼
Hironobu Maeda
浩延 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Daihen Corp
Original Assignee
Daihen Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daihen Corp filed Critical Daihen Corp
Priority to JP2006100992A priority Critical patent/JP4804991B2/ja
Priority to US11/687,912 priority patent/US7495524B2/en
Publication of JP2007273419A publication Critical patent/JP2007273419A/ja
Application granted granted Critical
Publication of JP4804991B2 publication Critical patent/JP4804991B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56Modifications of input or output impedances, not otherwise provided for
    • H03F1/565Modifications of input or output impedances, not otherwise provided for using inductive elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Plasma Technology (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)

Abstract


【課題】 インピーダンス整合装置の整合部10の素子の耐電圧値を超える電圧や、耐電流値を超える電流によって、整合部の素子が破損するおそれがある。従来は、整合部の出力端における電圧を演算して異常を監視していた。しかし、整合動作中の演算負荷が大きい等の課題があった。
【解決手段】 可変インピーダンス素子の可動部が取り得る複数の位置を対象とし、対象となる複数の可動部の位置のそれぞれに対応する許容電力値を予め記憶した記憶部70と、位置検出部41,42から出力された可動部の現在位置と記憶部70に記憶した許容電力値とに基づいて許容電力値を定め、この許容電力値と入力電力値とを比較して、前記許容電力値よりも入力電力値の方が大きい場合に異常であると判定する異常判定部80とを備えた。これにより、整合動作中の演算負荷を少なくできる。
【選択図】 図1

Description

本発明は、例えば、プラズマエッチング、プラズマCVD等の用途に用いられるプラズマ処理装置等の負荷に電力を供給する高周波電源と負荷との間に設けられ、高周波電源と負荷のインピーダンスを整合させるインピーダンス整合装置3に関するものである。
図5は、インピーダンス整合器が用いられる高周波電力供給システムの一例を示す図である。
この高周波電力供給システムは、半導体ウエハや液晶基板等の被加工物に、例えばプラズマエッチング、プラズマCVDといった加工処理を行うためのシステムであり、高周波電源装置1、伝送線路2、インピーダンス整合装置3、負荷接続部4及び負荷5(プラズマ処理装置5)で構成されている。
高周波電源装置1は、高周波電力を出力して負荷5となるプラズマ処理装置5に供給するための装置である。なお、高周波電源装置1から出力された高周波電力は、同軸ケーブルからなる伝送線路2及びインピーダンス整合装置3及び遮蔽された銅板からなる負荷接続部4を介して負荷5に供給される。また、一般にこの種の高周波電源装置1では、無線周波数帯域の周波数(例えば、数百kHz以上の周波数)を有する高周波電力を出力している。
負荷5(プラズマ処理装置5)は、加工部を備え、その加工部の内部に搬入したウエハ、液晶基板等の被加工物を加工(エッチング、CVD等)するための装置であり、被加工物を加工するために、加工部にプラズマ放電用ガスを導入し、そのプラズマ放電用ガスに高周波電源装置1から供給された高周波電力(電圧)を印加することによって、上記のプラズマ放電用ガスを放電させて非プラズマ状態からプラズマ状態にしている。そして、プラズマを利用して被加工物を加工している。
インピーダンス整合装置3は、高周波電源装置1と負荷5とのインピーダンスを整合させるものである。インピーダンス整合装置3には、例えば、可変コンデンサや可変インダクタといったインピーダンスを変更できる可変インピーダンス素子等を備えた整合部10(図6参照)が設けられ、整合部10の可変インピーダンス素子のインピーダンス(より詳細には、可変コンデンサの場合はキャパシタンス、可変インダクタの場合はインダクタンス)を変更させることによって、インピーダンス整合を行っている。
より具体的には、例えば、高周波電源装置1の出力端から高周波電源装置1側を見たインピーダンスが、例えば50Ωに設計され、高周波電源装置1が、特性インピーダンス50Ωの伝送線路2でインピーダンス整合装置3の入力端子3aに接続されているとすると、インピーダンス整合装置3は、当該インピーダンス整合装置3の入力端3aから負荷5側を見たインピーダンスZin(以下、入力インピーダンスZin)を50Ωに変換させるものである。
この際、例えば、50Ω±1Ωのような範囲を設定して、その範囲内になればインピーダンス整合したと見なしてもよい。また、目標とするインピーダンスを50Ωにするのではなく、あえて、他のインピーダンス(例えば51Ω)に設定することもある。
また、インピーダンス整合装置3の整合部10には、少なくとも1つの可変インピーダンス素子が設けられるが、他にインピーダンス固定のコンデンサやインダクタ等の素子が設けられることもある。
図6は、整合部10の回路構成例である。
整合部10は、図6に示すように、例えば、第1の可変コンデンサC1、第2の可変コンデンサC2、およびインダクタL1によって構成される。
第1の可変コンデンサC1および第2の可変コンデンサC2は、キャパシタンスを変更できるコンデンサである。また、第1の可変コンデンサC1および第2の可変コンデンサC2は、それぞれ図略の可動部を有しており、可動部の位置を変位させることで、そのキャパシタンスを変更させることができる。すなわち、第1の可変コンデンサC1および第2の可変コンデンサC2は、可変インピーダンス素子の一種である。インダクタL1は、第2の可変コンデンサC2と出力端10bとの間に設けられたインダクタンス固定のインダクタである。
なお、後述する図1に示すように、インピーダンス整合装置3の入力端3aと整合部10の入力端10aとの間には、入力端情報検出部20が設けられている。しかし、本明細書では、インピーダンス整合装置3の入力端3aにおける電気的特性と、整合部10の入力端10aにおける電気的特性は、実質的に同じと見なす。そのために、インピーダンス整合装置3の入力端3aから負荷5側を見たインピーダンスを入力インピーダンスZinとしたときに、整合部10の入力端10aから負荷5側を見たインピーダンスも入力インピーダンスZinとする。
また、整合部10の出力端10bは、実質的にインピーダンス整合装置3の出力端3bと同じである。そのために、インピーダンス整合装置3の出力端3bから負荷5側を見たインピーダンスを出力インピーダンスZoutとしたときに、整合部10の出力端10bから負荷5側を見たインピーダンスも出力インピーダンスZoutとする。
このような整合部10を備えたインピーダンス整合装置3の場合、整合部10の入力端10a(実質的に、インピーダンス整合装置3の入力端3aと同じ)では、電圧、電流とも異常に上昇することはない。しかし、整合部10の出力端10bでは、入力端10aに比べて、電圧が異常上昇することがあり、放電事故が生じるおそれがある。また、整合部10の出力端10bでは、大きな電流が流れるので、発熱による破損が生じるおそれがある。
そのために、第2の可変コンデンサC2、およびインダクタL1のような整合部10の出力側にある素子は、高電圧、高電流に耐えるように設計する必要がある。しかし、実際には、小型化、軽量化、製造コスト低減のために、顧客の要求仕様を満足する範囲で有限の耐電圧値、耐電流値を持つ素子が選定される。この理由は、考えられる最大値を想定して素子を選定すると、素子が大型化、重量化するだけでなく、製造コストも高くなってしまい、実用的でなくなるからである。
そのために、顧客の方で、要求仕様を超えないように高周波電源装置1から出力する出力電力値の設定等を行っている。この理由は、出力電力値を変化させることによって、出力端10bでの電圧、電流を変化させることができるからである。しかし、万が一、誤って要求仕様を超える電力設定等を行った場合、整合部10の素子の耐電圧値を超える電圧が生じたり、耐電流値を超える電流が流れることによって、整合部10の素子が破損するおそれがある。
そのための対策として、特開平6−11528号公報に示すように、出力端10bでの電圧を演算して、その演算した電圧値を監視していた。この技術を用いれば、演算した電圧値が所定値以上になると、異常と判定することができる。そして、異常と判定された場合に、例えば、高周波電源装置1の出力を停止する等して、整合部10の素子が破損するのを防止することができる。
特開平6−11528号公報
整合部10の素子の破損を防止するために、上記のように整合部10の出力端10bにおける電圧を演算して、異常か否かを判定する方式では、次の課題がある。
(1)出力端10bにおける電圧が求まっても、電流が一義的に求まるわけではなく、電流は出力インピーダンスZoutによっても変化する。そのために、この方式では、素子の耐電流値を超える電流が流れたか否かが判定できない。
(2)演算するのは、あくまでも整合部10の出力端10bにおける電圧であるので、整合部10の入力端10aから出力端10bまでの途中にある素子に対する異常判定ができない。例えば、図6に示した整合部10の場合、可変コンデンサC1に対する異常判定ができない。また、可変コンデンサC2に関しても、素子の両端にかかる電圧が、耐電圧値を超えたか否かを判定できない。
(3)特開平6−11528号公報に示すように、出力端10bでの出力インピーダンスZoutを演算することができる。その考え方を応用して、整合部10の個々の素子に関して、個別に電圧や電流を演算することが可能である。しかし、整合部10の可変インピーダンス素子のインピーダンスは一定ではなく、高周波電源装置の出力電力値等も一定ではないので、その時点での状態に応じて演算を行う必要がある。ところが、この演算は、多くの演算工数が必要であるので、整合動作中にこの演算を行うには、演算負荷が大きい。
本発明は、上記事情のもとで考え出されたものであって、整合部10の出力端10bだけでなく、整合部10の入力端10aから出力端10bまでの途中にある素子も含めて、整合部10の素子に耐電圧値を超える電圧が生じたり、耐電流値を超える電流が流れた場合に、異常であると判定させるとともに、その判定に要する演算負荷が小さいインピーダンス整合装置を提供することを目的としている。
第1の発明によって提供されるインピーダンス整合装置3は、
高周波電力を出力する高周波電源装置と負荷との間に設けられ、高周波電源装置と負荷のインピーダンスを整合させるインピーダンス整合装置において、
可動部の位置を変位させることによって、インピーダンスを変更できる可変インピーダンス素子を少なくとも1つ設けた整合手段と、
前記可変インピーダンス素子毎に設けられ、前記可変インピーダンス素子の可動部の位置を可動範囲の中で複数段階に変位させる駆動手段と、
前記駆動手段を制御することによって、前記高周波電源装置と負荷のインピーダンスが整合するように、前記可変インピーダンス素子のインピーダンスを変更させる制御手段と、
前記整合手段の入力端における電力値を検出または演算して、入力電力値として出力する入力電力取得手段と、
前記整合手段の可変インピーダンス素子が1つの場合は、この可変インピーダンス素子の可動部が取り得る複数の位置を対象とし、前記整合手段の可変インピーダンス素子が複数の場合は、複数の可変インピーダンス素子の可動部がそれぞれ取り得る複数の位置を組み合わせた位置を対象とし、対象となる位置のそれぞれに対応する許容電力値を、可動部の位置に関連付けて予め記憶した記憶手段と、
可動部の現在位置と前記記憶手段に記憶した許容電力値とに基づいて、前記可動部の現在位置に対応する許容電力値を定め、この許容電力値と前記入力電力値とを比較して、前記許容電力値よりも前記入力電力値の方が大きい場合に異常であると判定し、異常信号を出力する異常判定手段と、
を備えたものである。
第2の発明によって提供されるインピーダンス整合装置3は、
前記記憶手段が、
前記整合手段の可変インピーダンス素子が1つの場合は、この可変インピーダンス素子の可動部が取り得る全ての位置を対象とし、前記整合手段の可変インピーダンス素子が複数の場合は、複数の可変インピーダンス素子の可動部がそれぞれ取り得る全ての位置を組み合わせた位置を対象とし、対象となる位置のそれぞれに対応する許容電力値を、可動部の位置に関連付けて予め記憶したものである。
第3の発明によって提供されるインピーダンス整合装置3は、
前記記憶手段が、
前記整合手段の可変インピーダンス素子が1つの場合は、この可変インピーダンス素子の可動部が取り得る一部の位置を対象とし、前記整合手段の可変インピーダンス素子が複数の場合は、複数の可変インピーダンス素子の可動部がそれぞれ取り得る一部の位置を組み合わせた位置を対象とし、対象となる位置のそれぞれに対応する許容電力値を、可動部の位置に関連付けて予め記憶したものである。
第4の発明によって提供されるインピーダンス整合装置3は、
前記異常判定手段が、
前記記憶手段に記憶された許容電力値の中に、可動部の現在位置に対応する許容電力値がある場合は、この許容電力値を前記入力電力値と比較する許容電力値とし、
前記記憶手段に記憶された許容電力値の中に、可動部の現在位置に対応する許容電力値がない場合は、前記記憶手段に記憶された可動部の位置の中で、可動部の現在位置に隣接する複数の位置を特定し、特定した位置に対応する許容電力値の中での最小値を前記入力電力値と比較する許容電力値とするものである。
第5の発明によって提供されるインピーダンス整合装置3は、
前記制御手段が、インピーダンス整合したとき、又は、インピーダンス整合したと見なされるときに、インピーダンス整合完了信号を出力する機能を有し、
前記異常判定手段が、前記制御手段からインピーダンス整合完了信号が出力されたときに機能するものである。
第6の発明によって提供されるインピーダンス整合装置3は、
前記異常判定手段が、異常であると判定したときに、前記異常信号と共に、そのときの許容電力値を外部に出力するものである。
第7の発明によって提供されるインピーダンス整合装置3は、
前記可変インピーダンス素子毎に設けられ、前記可変インピーダンス素子の可動部の位置情報を検出し、検出した位置情報に基づいて、前記可動部の現在位置を出力する位置検出手段をさらに備え、
前記異常判定手段が、前記位置検出手段から出力された可動部の現在位置を用いるものである。
第8の発明によって提供されるインピーダンス整合装置3は、
前記制御手段が、前記駆動手段を制御するために、可動部の目標位置を演算する機能と、演算した可動部の目標位置を前記可動部の現在位置として出力する機能とを有し、前記異常判定手段が、前記制御手段から出力された可動部の現在位置を用いるものである。
第1の発明によれば、可変インピーダンス素子等の素子にかかる電圧が耐電圧値を超えると考えられる場合、または流れる電流が耐電流値を超えると考えられる場合に、異常と判定することができる。そして、異常と判定された場合は、適切な処理を行わせることが可能となる。例えば、異常信号を高周波電源装置または上位制御装置に入力することによって、高周波電源装置の電力出力を停止させることができる。そのために、可変インピーダンス素子等の素子の破損を防止することができる。この際、記憶手段に記憶している電極閾値に基づいて異常か否かの判定を行うので、この異常判定に関してインピーダンス整合動作中に複雑な演算を必要としないという利点もある。
第2の発明のように、可変インピーダンス素子の可動部が取り得る全ての位置
、又は、複数の可変インピーダンス素子の可動部がそれぞれ取り得る全ての位置を組み合わせた位置を対象として記憶手段に許容電力値を記憶した場合は、記憶手段に記憶されている許容電力値を、異常判定手段において入力電力値と比較する許容電力値とすることができるので、簡単に異常判定を行うことができる。
その反面、上記の場合は、非常に多くの許容電力値が記憶手段に記憶されることになる。例えば、可変インピーダンス素子が2つあり、それぞれの可動部が101段階の位置を取り得るとすると、101×101=10,201通り(約1万通り)の許容電力値を記憶する必要がある。そうなると、記憶手段の容量も多く必要となってしまう。また、非常に多くの許容電力値を定める必要があるので作業工数が多くなってしまう。
そこで、第3の発明のように、可変インピーダンス素子の可動部が取り得る一部の位置、又は、複数の可変インピーダンス素子の可動部がそれぞれ取り得る一部の位置を組み合わせた位置を対象として記憶手段に許容電力値を記憶した場合は、記憶手段の容量を低減させるとともに、許容電力値を定める作業工数を低減させることができる。ただし、前記記憶手段に記憶された許容電力値の中に、前記位置検出手段から出力する可変インピーダンス素子の可動部の現在位置に対応する許容電力値がない場合がある。その場合、第4の発明のようにして、前記異常判定手段において入力電力値と比較する許容電力値を定めるようにしている。
また、一般的に、入力電力取得手段で検出する電力値は、インピーダンス整合したとき、又は、インピーダンス整合したと見なされるときに精度が高い。反対に、インピーダンス整合していないとき、又は、インピーダンス整合したと見なされないときは、精度が低い。その理由は、入力電力取得手段が、インピーダンス整合したとき、又は、インピーダンス整合したと見なされるときに、較正が行われているからである。したがって、インピーダンス整合していないとき、又は、インピーダンス整合したと見なされないときの入力電力値に基づいて、異常か否かの判定を行っても、あまり意味がない。そこで、第5の発明のようにすることで、異常判定の精度を高めることができる。
また、第6の発明のように、異常信号と共に、そのときの許容電力値を外部に出力すると、出力した許容電力値に基づいた制御を行わせることができる。例えば、異常判定手段が出力した許容電力値を高周波電源または上位制御装置に入力することによって、可変インピーダンス素子にかかる電圧が耐電圧値を超えず、かつ、流れる電流が耐電流値を超えないように、電力の設定値を低くさせることできる。そのために、可変インピーダンス素子の破損を防止することができる。
以下、本発明の詳細を図面を参照して説明する。
図1は、インピーダンス整合装置3の構成例である。
整合部10は、図6に示したものと同じであるので、説明を省略する。なお、整合部10は、本発明の整合手段の一例である。
入力端情報検出部20は、インピーダンス整合装置3の入力端3a(整合部10の入力端10aと実質的に同じ)において、インピーダンス整合に必要な情報である入力電圧Vin(例えば、実効値)、入力電流Iin(例えば、実効値)、および入力電圧Vinと入力電流Iinとの位相差θinを検出するものである。より詳細には、入力端情報検出部20は、電圧検出部21、電流検出部22、位相差検出部23によって構成されている。
第1駆動部31は、第1の可変コンデンサC1と連結されており、第1駆動部31が駆動することによって可変コンデンサC1のキャパシタンスを変更させることができる。同様に、第2駆動部32は、第2の可変コンデンサC2と連結されており、第2駆動部32が駆動することによって可変コンデンサC2のキャパシタンスを変更させることができる。このような第1駆動部31および第2駆動部32には、例えば、ステッピングモータ、サーボモータ等のモータが用いられる。なお、第1駆動部31および第2駆動部32は、本発明の駆動手段の一例である。
また、これらの第1駆動部31および第2駆動部32は、後述する制御部50によって制御される。この際、第1の可変コンデンサC1および第2の可変コンデンサC2のキャパシタンスが、それぞれ複数段階に変更可能となるように制御される。
より詳細には、第1の可変コンデンサC1および第2の可変コンデンサC2には、それぞれ、キャパシタンスを変更させるための可動部があり、この可動部の位置を変位させることによって、キャパシタンスを変更できる仕組みになっている。そのために、第1駆動部31および第2駆動部32によって、それぞれの可動部を複数段階に変位させることで、第1の可変コンデンサC1および第2の可変コンデンサC2のそれぞれのキャパシタンスを複数段階に変更させることができる。すなわち、可変インピーダンス素子のインピーダンスを複数段階に変更させることができる。
例えば、第1の可変コンデンサC1および第2の可変コンデンサC2の可動部の位置が、それぞれ101段階に変位可能である場合、キャパシタンスは、101×101=10,201通りの組み合わせに変更可能となる。すなわち、整合部10のインピーダンスは、10,201通りの組み合わせに変更可能となる。
なお、可動部の位置に対するキャパシタンスは、可変インピーダンス素子の仕様または実験によって、既知となっている。そのため、可動部の位置が分かれば、キャパシタンスが分かるようになっている。
また、本実施形態では、可変インピーダンス素子として、第1の可変コンデンサC1および第2の可変コンデンサC2のような可変コンデンサを例にして説明しているが、可変インピーダンス素子として可変インダクタを用いる場合でも、同様である。
第1位置検出部41は、第1の可変コンデンサC1の可動部の位置情報を検出し、検出した位置情報に基づいて可動部の現在位置を出力するものである。なお、可動部の位置情報とは、可動部の位置を直接または間接的に示す情報のことである。例えば、本実施形態のように、第1駆動部31がステッピングモータ等のモータの場合、第1の可変コンデンサC1の可動部の位置は、モータの回転によって変位する。そのために、モータの回転量を検出することによって、可動部の位置を求めることができる。そのために、モータの回転量を可動部の位置情報とすることができる。この場合、モータの回転量は、パルス信号で検出してもよいし、電圧等で検出してもよい。
また、前述したように、第1駆動部31が、第1の可変コンデンサC1と連結されているので、第1の可変コンデンサC1の可動部の位置情報は、可変インピーダンス素子側で検出してもよいし、第1駆動部31側で検出してもよい。本実施形態では、図1に示すように、第1駆動部31側で検出する例を示している。
同様に、第2位置検出部42は、第2の可変コンデンサC2の可動部の位置情報を検出し、検出した位置情報に基づいて可動部の現在位置を出力するものである。この第2位置検出部42は、第1位置検出部41と同様なので、説明を省略する。なお、第1位置検出部41および第2位置検出部42は、本発明の位置検出手段の一例である。
制御部50は、入力端情報検出部20で検出した情報に基づいて、入力インピーダンスZinが所定値になるように、インピーダンス整合を行うものである。そのために、制御部50は、第1駆動部31および第2駆動部32に対して、インピーダンス整合するように指令信号を出力し、第1の可変コンデンサC1、第2の可変コンデンサC2のキャパシタンスを変更させている。このとき、第1位置検出部41および第2位置検出部42から出力した可動部の現在位置を入力して、フィードバック制御してもよい。
また、制御部50は、可動部の目標位置を演算する機能を有しているので、この目標位置を可動部の現在位置として出力し、後述する異常判定部80に入力させてもよい。
また、インピーダンス整合したとき、または、インピーダンス整合したと見なされるときに、後述する異常判定部80に対して、整合完了信号を出力する。
なお、制御部50は、本発明の制御手段の一例である。また、インピーダンス整合の方法に関しては公知であるため、説明を省略する。また、本実施例では、入力端情報検出部20で検出するのは、電圧、電流、位相差であり、この情報に基づいてインピーダンス整合を行っているが、この方式に限定するものではない。例えば、進行波電圧と反射波電圧とを検出し、検出した進行波電圧と反射波電圧とに基づいてインピーダンス整合を行う方式でインピーダンス整合を行ってもよい。
電力演算部60は、入力端情報検出部20で検出された情報に基づいて、入力端10aにおける電力値を演算し、演算された電力値を入力電力値Pinとして出力するものである。入力電力値Pinは式(1)で表される。
Pin=Vin・Iin・cos(θin) ・・・・・(1)
なお、インピーダンス整合装置3の入力端3aに、入力端情報検出部20とは別に電力検出器を設け、この電力検出器によって検出された入力電力値Pinを出力するようにしてもよい。また、このような電力演算部60や電力検出器は、本発明の入力電力取得手段の一例である。
記憶部70は、第1の可変コンデンサC1および第2の可変コンデンサC2の可動部の位置がそれぞれ取り得る複数の位置を組み合わせた位置を対象とし、対象となる位置のそれぞれに対応する許容電力値Ppを、位置に関連付けて予め記憶したものである。この記憶部70の詳細は後述する。なお、記憶部70は、本発明の記憶手段の一例である。
異常判定部80は、第1位置検出部41および第2位置検出部42から出力された可動部の現在位置と記憶部70に記憶した許容電力値Ppとに基づいて、可動部の現在位置に対応する許容電力値Ppを定め、この許容電力値Ppと電力演算部60から出力された入力電力値Pinとを比較して、許容電力値Ppよりも入力電力値Pinの方が大きい場合に異常であると判定し、異常信号を出力するものである。なお、異常判定部80は、本発明の異常判定手段の一例である。
次に記憶部70に記憶する許容電力値Ppについて説明する。
記憶部70に記憶されている許容電力値Ppは、第1の可変コンデンサC1および第2の可変コンデンサC2の可動部の位置がそれぞれ取り得る複数の位置を組み合わせた位置を対象とし、対象となる位置のそれぞれに対応して記憶されたものであり、高周波電源装置1から出力する電力の許容値を示すものである。すなわち、高周波電源装置1から出力する電力値が、記憶された許容電力値Pp以下であれば、整合部10のいずれかの可変インピーダンス素子にかかる電圧が耐電圧値を超えず、かつ、流れる電流が耐電流値を超えないので、可変インピーダンス素子の破損を防止することができる。
図2は、記憶部70に記憶する許容電力値Ppの一例を示すものである。
この図2に示す許容電力値Pp(単位:W)は、整合部10に設けられる可変インピーダンス素子が、第1の可変コンデンサC1および第2の可変コンデンサC2の場合のものである。また、図2において、C1の欄の0〜100の数字は、第1の可変コンデンサC1の可動部の位置に割り付けられた番号である。この例では、C1の欄の数字が「0」のときに、第1の可変コンデンサC1の可動部の位置が、基準位置(例えば最小値)であることを示し、C1の欄の数字が「1」のときに、第1の可変コンデンサC1の可動部の位置が、基準位置に対して1段階変位したことを示し、「100」のときに、第1の可変コンデンサC1の可動部の位置が、基準位置に対して100段階変位したことを示している。同様に、C2の欄の0〜100の数字は、第2の可変コンデンサC2の可動部の位置に割り付けられた番号である。この例では、これらの数字が、可動部の位置を示す。
すなわち、この例では、第1の可変コンデンサC1および第2の可変コンデンサC2の可動部の位置が、それぞれ0〜100段階に変位可能であることを示している。したがって、可動部がそれぞれ取り得る位置が101通りあるので、それらを組み合わせた数、すなわち、101×101=10,201通りの許容電力値Ppを可動部の位置に関連付けて記憶できるようになっている。なお、図2では、図面を簡略化するために、一部を省略して図示している。
そのために、例えば、可変コンデンサC1の可動部の位置が「2」、可変コンデンサC2の可動部の位置が「3」の場合には、対応する許容電力値Ppは、「900W」となる。すなわち、可変コンデンサC1の可動部の位置「2」と、可変コンデンサC2の可動部の位置「3」とを組み合わせた位置「2,3」に対応する許容電力値が「900W」ということになる。
次に、図1の整合部10を例にして、許容電力値Ppの定め方を説明する。
整合部10の回路定数が定まり、入力電力値Pinが分かれば、整合部10の各部における電圧、電流は演算によって求めることができる。そのために、予め、各可動部の位置に対応する許容電力値Ppを演算によって求めておくことができる。
例えば、現時点における、第1の可変コンデンサC1および第2の可変コンデンサC2の可動部の現在位置が、(C1,C2)=(0,0)であり、入力電力値Pinが、高周波電源装置の定格出力値(例えば、1000W)の場合を考える。前述したように、可動部の位置に対するキャパシタンスは、可変インピーダンス素子の仕様または実験によって既知である。そのために、整合部10の各部における電圧、電流は演算によって求めることができる。
ここで、整合部10の素子の耐電圧値、耐電流値は既知である。そのために、演算結果が、整合部10の全ての素子の耐電圧値、耐電流値を超えていないか否かを判定することができる。このとき、整合部10のいずれかの素子の耐電圧値、耐電流値を超えていれば、その入力電力値Pinは許容できないことになる。
この場合は、入力電力値Pinを所定の電力値だけ下げて、再度同様の演算を行う。例えば、100W下げて900Wで演算を行う。そして、最終的に整合部10の全ての素子の耐電圧値、耐電流値を超えない電力値が、(C1,C2)=(0,0)のときの許容電力値Ppとなる。
このような演算を、(C1,C2)=(0,1)の場合、(C1,C2)=(0,2)の場合、・・・と順に行っていくことにより、複数の可変インピーダンス素子の可動部がそれぞれ取り得る全ての位置を組み合わせた位置に対応する許容電力値を求めることができる。
また、上記のように、整合部10の全ての素子に対して耐電圧値、耐電流値を超えていないか否かを判定するのではなく、特定の素子に対して判定するようにしてもよい。例えば、図1の整合部10を例にすると、可変コンデンサC1と、可変コンデンサC2に関しては、耐電圧値、耐電流値を超えていないか否かを判定するが、インダクタL1に関しては、判定しないようにしてもよい。
(電圧、電流の演算例)
整合部10の各部における電圧、電流の演算は、下記のようにして行えばよい。
例えば、高周波電源装置1から出力する高周波電力の周波数fが13.56[MHz]、入力電力値Pinが1[kW]で、整合部10において電力損失がないと仮定した場合について説明する。
図1の入力インピーダンスZinは、式(2)のように表される。また、この入力端における電流は式(3)、電圧は式(4)で表される。
Zin=Rin+jXin ・・・・・・・・・・(2)
Iin=√(Pin/Rin) ・・・・・・・・・・(3)
Vin=Iin×|Zin| ・・・・・・・・・・(4)
例えば、入力インピーダンスZinが50[Ω]とすると、入力端における電流は、約4.5[A]となる。また、入力端での電圧は、約224[V]となる。
また、可変コンデンサC1のインピーダンスは、式(5)で表される。なお、式(5)において、「C1」は、キャパシタンスとして用いている。
−jXc1=−j/(ω(C1))=−j/(2πf(C1)) ・・・(5)
例えば、入力インピーダンスZinが50[Ω]のときに、第1の可変コンデンサC1のキャパシタンスが1000[pF]であるとすると、可変コンデンサC1のインピーダンス(−jXc1)は、−j11.7[Ω]となる。したがって、可変コンデンサC1には、19.1[A]の電流が流れることになる。
次に、図1の第1の可変コンデンサC1と第2の可変コンデンサC2との間の箇所(a1点)から負荷5側を見たアドミタンスYa1は、式(6)で表される。そのために、a1点から負荷5側を見たインピーダンスZa1は、式(7)で表される。また、式(8)のように、インピーダンスZa1は、抵抗Ra1とリアクタンスXa1とで表される。また、このa1点におけるインピーダンスZa1の絶対値|Za1|は、式(9)で表される。
Ya1=1/Zin − 1/(−jXc1) ・・・・・(6)
Za1=1/Ya1 ・・・・・・・・・(7)
Za1=Ra1+jXa1 ・・・・・・・・・(8)
|Za1|=√(Ra1+Xa1) ・・・・・・・・・(9)
例えば、入力インピーダンスZinが50[Ω]のときに、第1の可変コンデンサC1のキャパシタンスが1000[pF]であるとすると、インピーダンスZa1は、2.6+j11.1[Ω]となる。また、インピーダンスZa1の絶対値|Za1|は、11.4[Ω]となる。したがって、第2の可変コンデンサC2とインダクタL1には、約19.6[A]の電流が流れる。
また、可変コンデンサC2のインピーダンスは、式(10)で表される。なお、式(10)において、「C2」は、キャパシタンスとして用いている。
−jXc2=−j/(ω(C2))=−j/(2πf(C2)) ・・(10)
例えば、第2の可変コンデンサC2のキャパシタンスが100[pF]であるとすると、可変コンデンサC2のインピーダンス(−jXc2)は、約−j117[Ω]になる。このときに、可変コンデンサC2に流れる電流が19.6[A]とすると、可変コンデンサC2の両端には、約2290[V]の電位差が生じることになる。
図1の第2の可変コンデンサC2とインダクタL1との間の箇所(a2点)から負荷5側を見たインピーダンスZa2は、式(11)〜式(13)のように表される。また、このa2点におけるインピーダンスの絶対値|Za2|は、式(14)で表される。
Za2=Ra2+jXa2 ・・・・・・・・・(11)
Ra2=Ra1 ・・・・・・・・・(12)
jXa2=jXa1−(−jXc2) ・・・・・・・・・(13)
|Za1|=√(Ra1+Xa1) ・・・・・・・・・(14)
例えば、上記の例の場合、インピーダンスZa2は、2.6+j128.1[Ω]となる。よって、このa2点におけるインピーダンスの絶対値|Za2|は、128.1[Ω]となる。よって、このa2点における電圧Va2は、約2510[V]となって、非常に高電圧になる。
また、インダクタL1のインピーダンスは、式(15)で表される。なお、式(15)において、「L1」は、インダクタンスとして用いている。
jXL1=jω(L1)=j2πf(L1) ・・・・・(15)
例えば、インダクタL1のインダクタンスが1[μH]の場合、インダクタL1のインピーダンス(jXL1)は、j85.2[Ω]となる。
したがって、インダクタL1の両端には、約1670[V]の電位差が生じることになる。
また、図1の出力インピーダンスZoutは、式(16)〜式(18)のように表される。また、この出力端におけるインピーダンスの絶対値|Zout|は、式(19)で表される。
Zout=Rout+jXout ・・・・・・・・・(16)
Rout=Ra1 ・・・・・・・・・(17)
jXout=jXa2−(jXL1) ・・・・・・・・・(18)
|Zout|=√(Rout+Xout) ・・・・・・(19)
例えば、上記の例の場合、出力インピーダンスZoutは、2.6+j42.9[Ω]となる。よって、この出力端におけるインピーダンスの絶対値|Zout|は、43.0[Ω]となる。よって、この出力端における電圧Voutは、約840[V]となる。
このように、整合部10の回路定数が定まり、入力電力値Pinが分かれば、整合部10の各部における電圧、電流は演算によって求めることができる。そして、その演算結果が、それぞれの素子の耐電圧値、耐電流値を超えていないか否かを判定する。例えば、上記の演算例では、可変コンデンサC2の両端に、約2290[V]の電位差が生じる。この電位差が可変コンデンサC2の耐電圧値を越えているか否かを判定すればよい。判定した結果、もし、耐電圧値を超えていれば、演算に用いる入力電力値Pinを下げて、再度同様の演算を行えばよい。例えば、上記では、仮想の電力値を1000Wとしたが、これを900Wにして演算を行えばよい。
電力値の下げ幅は、小さいほど、許容電力値Ppをきめ細かく設定できるが、その分、演算回数が増える。反対に電力値の下げ幅が大きいほど、許容電力値Ppの設定が粗くなるが、その分演算回数が少なくなるので、状況に応じて適度な下げ幅にすればよい。いずれにしても、この許容電力値Ppは、予め定めて記憶しておくものなので、整合動作中の演算負荷は少ない。
また、実際には、整合部10の可変インピーダンス素子や配線に抵抗成分が多少あるため、整合部10で電力損失が生じる。そのために、上記の例よりは、電圧、電流が小さくなる。そのために、この電力損失を考慮して、許容電力値Ppを定めてもよい。
図3は、第1実施形態における異常判定動作を示すフローチャートである。以下、このフローチャートを参照して動作を説明する。
ステップ1:高周波電源装置1から高周波電力を出力する。もし、上位制御装置等から、出力電力値の変更指令があれば、その都度、出力電力値の変更を行う。
ステップ2:インピーダンス整合装置3がインピーダンス整合を行う。
ステップ3:インピーダンス整合したとき、またはインピーダンス整合したと見なされるときに、制御部50が整合完了信号を出力する。
ステップ4:制御部50から整合完了信号が出力されると、異常判定部80が、可変インピーダンス素子の可動部の現在位置を入力する。
ステップ5:異常判定部80が、可変インピーダンス素子の可動部の現在位置に対応する許容電力値Ppを記憶部70から読み込む。
ステップ6:異常判定部80が、読み込んだ許容電力値Ppと電力演算部60で演算した入力電力値Pinとを比較する。ここで、許容電力値Pp<入力電力値Pinならば、異常であると判定し、ステップ6に進む。許容電力値Pp≧入力電力値Pinならば、再度、ステップ2に戻り処理を繰り返す。
ステップ7:ステップ6にて、異常であると判定されたときに、異常信号を出力する。
このようにすることで、万が一、要求仕様を超える過大な電力が高周波電源装置1から出力された場合にでも、可変インピーダンス素子が破損するのを防止できるようになる。例えば、高周波電源装置1に異常信号を入力して、高周波電力の出力を停止することによって、破損を防止させることができる。
また、ステップ5において、異常信号と共に、そのときの許容電力値Ppを外部に出力すると、出力した許容電力値Ppに基づいた制御を行わせることができる。例えば、異常判定部80が出力した許容電力値Ppを高周波電源装置1または上位制御装置に入力することによって、可変インピーダンス素子にかかる電圧が耐電圧値を超えず、かつ、流れる電流が耐電流値を超えないように、電力の設定値を低くさせることできる。そのために、高周波電源装置1の出力を停止することなく、可変インピーダンス素子の破損を防止することができる。
(第2実施形態)
図2で説明した記憶部70は、可変インピーダンス素子の可動部が取り得る全ての位置、又は、複数の可変インピーダンス素子の可動部がそれぞれ取り得る全ての位置を組み合わせた位置を対象とし、対象となる位置のそれぞれに対応する許容電力値Ppを、可動部の位置に関連付けて予め記憶されたものであった。しかし、図4に示すように、可変インピーダンス素子の可動部が取り得る一部の位置、又は、複数の可変インピーダンス素子の可動部がそれぞれ取り得る一部の位置を組み合わせた位置を対象とするようにしてもよい。このような場合について、図4を参照して説明する。
図4は、記憶部70に記憶する許容電力値Ppの別の一例を示すものである。
図4に示すように、例えば、可変インピーダンス素子の可動部が取り得る位置が0〜100段階であったとしても、10段階毎に許容電力値Ppを求めて記憶してもよい。このようにすると、記憶部70にデータ(可動部の位置と許容電力値Ppとを関連付けて記憶したもの)がある場合は、異常判定ができるが、データが無い場合は、異常判定ができないことになる。そこで、データがない空白部分に関しては、周りのデータから許容電力値Ppを求めるようにすれば、第1実施形態と同様な機能をインピーダンス整合装置3に持たすことができる。
そのために、異常判定部80では、現時点における可変インピーダンス素子の可動部の現在位置を入力した際に、記憶部70に対応するデータがあるか否かを判別し、ある場合は、図1と同様に異常判定を行う。しかし、データが無い場合は、記憶部70に記憶された位置の中で、可変インピーダンス素子の可動部の現在位置に隣接する複数の位置を特定し、特定した位置に対応する許容電力値Ppの中での最小値を入力電力値Pinと比較する許容電力値Ppとするようにしている。
例えば、現時点における、第1の可変コンデンサC1および第2の可変コンデンサC2の可動部の位置が、(C1,C2)=(25,25)であった場合は、隣接するデータである(20,20),(20,30),(30,20),(30,30)のそれぞれに対応する許容電力値Ppを入力し、この中での最小値を許容電力値Ppとする。したがって、図4の場合では、許容電力値Ppが900[W]となる。そして、この許容電力値Ppに基づいて異常判定を行う。
このようにすることによって、記憶部70の容量を少なくすることができる。また、作業工数を低減させることができる。特に、可動部の分割数を多くする場合、すなわち、インピーダンスの可変段階が多い場合は、記憶部70に記憶するデータ数が非常に多くなるので、このようにデータ数を減らす効果は大きい。
なお、これまでの説明では、インピーダンス整合装置3の整合部10に可変インピーダンス素子を2つ備えた例を示したが、これに限定されるものではない。例えば、図1の整合部10の第1の可変コンデンサC1に代えて、固定のキャパシタンスを有する固定コンデンサを設けた構成の整合部にも適用できる。この場合、記憶部70には、第2の可変コンデンサC2の位置に対するデータのみが記憶されることになる。
また、インピーダンス整合装置3の整合部10に可変インピーダンス素子を3つ以上設けた構成の整合部、可変インダクタを設けた構成の整合部のような、他の種類の整合部にも適用できる。これらの場合でも、同様に、可変インピーダンス素子にかかる電圧が耐電圧値を超えず、かつ、流れる電流が耐電流値を超えないように、許容電力値Ppを求めることができる。そして、これらの許容電力値Ppを用いることによって、可変インピーダンス素子の破損を防止することができる。
また、1つの駆動部で2つ以上の可変インピーダンス素子を駆動する場合が考えられる。例えば、第2の可変コンデンサC2の代わりに、2つの可変コンデンサを並列接続し、それを第2駆動部32で駆動させることができる。この場合は、並列接続された2つの可変コンデンサを1つの可変インピーダンス素子と見なせば、上記と同様に異常判定を行うことができる。
インピーダンス整合装置3の構成例である。 記憶部70に記憶する許容電力値Ppの一例を示すものである。 第1実施形態における異常判定動作を示すフローチャートである。 記憶部70に記憶する許容電力値Ppの別の一例を示すものである。 インピーダンス整合器が用いられる高周波電力供給システムの一例を示す図である。 整合部10の回路構成例である。
符号の説明
1 高周波電源装置1
2 伝送線路2
3 インピーダンス整合装置3
4 負荷接続部4
5 負荷(プラズマ処理装置)
10 整合部
20 入力端情報検出部
21 電圧検出部
22 電流検出部
23 位相差検出部
31 第1駆動部
32 第2駆動部
41 第1位置検出部
42 第2位置検出部
50 制御部
60 電力演算部
70 記憶部
80 異常判定部
C1 第1の可変コンデンサ
C2 第2の可変コンデンサ
L1 インダクタ
Pp 許容電力値
Pin 入力電力値
C1 第1の可変コンデンサ
C2 第2の可変コンデンサ
L1 インダクタ

Claims (8)

  1. 高周波電力を出力する高周波電源装置と負荷との間に設けられ、高周波電源装置と負荷のインピーダンスを整合させるインピーダンス整合装置において、
    可動部の位置を変位させることによって、インピーダンスを変更できる可変インピーダンス素子を少なくとも1つ設けた整合手段と、
    前記可変インピーダンス素子毎に設けられ、前記可変インピーダンス素子の可動部の位置を可動範囲の中で複数段階に変位させる駆動手段と、
    前記駆動手段を制御することによって、前記高周波電源装置と負荷のインピーダンスが整合するように、前記可変インピーダンス素子のインピーダンスを変更させる制御手段と、
    前記整合手段の入力端における電力値を検出または演算して、入力電力値として出力する入力電力取得手段と、
    前記整合手段の可変インピーダンス素子が1つの場合は、この可変インピーダンス素子の可動部が取り得る複数の位置を対象とし、前記整合手段の可変インピーダンス素子が複数の場合は、複数の可変インピーダンス素子の可動部がそれぞれ取り得る複数の位置を組み合わせた位置を対象とし、対象となる位置のそれぞれに対応する許容電力値を、可動部の位置に関連付けて予め記憶した記憶手段と、
    可動部の現在位置と前記記憶手段に記憶した許容電力値とに基づいて、前記可動部の現在位置に対応する許容電力値を定め、この許容電力値と前記入力電力値とを比較して、前記許容電力値よりも前記入力電力値の方が大きい場合に異常であると判定し、異常信号を出力する異常判定手段と、
    を備えたインピーダンス整合装置
  2. 前記記憶手段は、
    前記整合手段の可変インピーダンス素子が1つの場合は、この可変インピーダンス素子の可動部が取り得る全ての位置を対象とし、前記整合手段の可変インピーダンス素子が複数の場合は、複数の可変インピーダンス素子の可動部がそれぞれ取り得る全ての位置を組み合わせた位置を対象とし、対象となる位置のそれぞれに対応する許容電力値を、可動部の位置に関連付けて予め記憶したものである請求項1に記載のインピーダンス整合装置。
  3. 前記記憶手段は、
    前記整合手段の可変インピーダンス素子が1つの場合は、この可変インピーダンス素子の可動部が取り得る一部の位置を対象とし、前記整合手段の可変インピーダンス素子が複数の場合は、複数の可変インピーダンス素子の可動部がそれぞれ取り得る一部の位置を組み合わせた位置を対象とし、対象となる位置のそれぞれに対応する許容電力値を、可動部の位置に関連付けて予め記憶したものである請求項1に記載のインピーダンス整合装置。
  4. 前記異常判定手段は、
    前記記憶手段に記憶された許容電力値の中に、可動部の現在位置に対応する許容電力値がある場合は、この許容電力値を前記入力電力値と比較する許容電力値とし、
    前記記憶手段に記憶された許容電力値の中に、可動部の現在位置に対応する許容電力値がない場合は、前記記憶手段に記憶された可動部の位置の中で、可動部の現在位置に隣接する複数の位置を特定し、特定した位置に対応する許容電力値の中での最小値を前記入力電力値と比較する許容電力値とする請求項3に記載のインピーダンス整合装置。
  5. 前記制御手段は、インピーダンス整合したとき、又は、インピーダンス整合したと見なされるときに、インピーダンス整合完了信号を出力する機能を有し、
    前記異常判定手段は、前記制御手段からインピーダンス整合完了信号が出力されたときに機能する、請求項1〜4のいずれかに記載のインピーダンス整合装置。
  6. 前記異常判定手段は、異常であると判定したときに、前記異常信号と共に、そのときの許容電力値を外部に出力する請求項1〜5のいずれかに記載のインピーダンス整合装置。
  7. 前記可変インピーダンス素子毎に設けられ、前記可変インピーダンス素子の可動部の位置情報を検出し、検出した位置情報に基づいて、前記可動部の現在位置を出力する位置検出手段をさらに備え、
    前記異常判定手段は、前記位置検出手段から出力された可動部の現在位置を用いる請求項1〜6のいずれかに記載のインピーダンス整合装置。
  8. 前記制御手段は、前記駆動手段を制御するために、可動部の目標位置を演算する機能と、演算した可動部の目標位置を前記可動部の現在位置として出力する機能とを有し、
    前記異常判定手段は、前記制御手段から出力された可動部の現在位置を用いる請求項1〜6のいずれかに記載のインピーダンス整合装置。

JP2006100992A 2006-03-31 2006-03-31 インピーダンス整合装置 Active JP4804991B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006100992A JP4804991B2 (ja) 2006-03-31 2006-03-31 インピーダンス整合装置
US11/687,912 US7495524B2 (en) 2006-03-31 2007-03-19 Impedance matching apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006100992A JP4804991B2 (ja) 2006-03-31 2006-03-31 インピーダンス整合装置

Publications (2)

Publication Number Publication Date
JP2007273419A true JP2007273419A (ja) 2007-10-18
JP4804991B2 JP4804991B2 (ja) 2011-11-02

Family

ID=38557961

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006100992A Active JP4804991B2 (ja) 2006-03-31 2006-03-31 インピーダンス整合装置

Country Status (2)

Country Link
US (1) US7495524B2 (ja)
JP (1) JP4804991B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009093990A (ja) * 2007-10-11 2009-04-30 Hitachi High-Technologies Corp プラズマ処理装置
JP2009232532A (ja) * 2008-03-21 2009-10-08 Daihen Corp インピーダンス整合装置
JP2010198524A (ja) * 2009-02-27 2010-09-09 Daihen Corp インピーダンス整合装置
JP2011077342A (ja) * 2009-09-30 2011-04-14 Daihen Corp インピーダンス整合装置
JP2011077891A (ja) * 2009-09-30 2011-04-14 Daihen Corp インピーダンス整合装置
JP2012119088A (ja) * 2010-11-29 2012-06-21 Canon Anelva Corp プラズマ処理装置
JP2012210082A (ja) * 2011-03-30 2012-10-25 Daihen Corp 高周波電源装置
JP2015062160A (ja) * 2013-08-20 2015-04-02 パナソニックIpマネジメント株式会社 プラズマ処理装置及びプラズマ処理方法
JP2020174225A (ja) * 2019-04-08 2020-10-22 東京エレクトロン株式会社 インピーダンス整合装置、異常診断方法及び異常診断プログラム

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8576013B2 (en) * 2011-12-29 2013-11-05 Mks Instruments, Inc. Power distortion-based servo control systems for frequency tuning RF power sources
US10122327B2 (en) * 2013-04-24 2018-11-06 Purdue Research Foundation Band-reconfigurable and load-adaptive power amplifier
US9865432B1 (en) 2014-01-10 2018-01-09 Reno Technologies, Inc. RF impedance matching network
US9196459B2 (en) 2014-01-10 2015-11-24 Reno Technologies, Inc. RF impedance matching network
US10455729B2 (en) 2014-01-10 2019-10-22 Reno Technologies, Inc. Enclosure cooling system
US10431428B2 (en) 2014-01-10 2019-10-01 Reno Technologies, Inc. System for providing variable capacitance
US9755641B1 (en) 2014-01-10 2017-09-05 Reno Technologies, Inc. High speed high voltage switching circuit
US9844127B2 (en) 2014-01-10 2017-12-12 Reno Technologies, Inc. High voltage switching circuit
US9496122B1 (en) 2014-01-10 2016-11-15 Reno Technologies, Inc. Electronically variable capacitor and RF matching network incorporating same
US9697991B2 (en) 2014-01-10 2017-07-04 Reno Technologies, Inc. RF impedance matching network
US9525412B2 (en) 2015-02-18 2016-12-20 Reno Technologies, Inc. Switching circuit
US9306533B1 (en) 2015-02-20 2016-04-05 Reno Technologies, Inc. RF impedance matching network
US11017983B2 (en) 2015-02-18 2021-05-25 Reno Technologies, Inc. RF power amplifier
US9729122B2 (en) 2015-02-18 2017-08-08 Reno Technologies, Inc. Switching circuit
US10340879B2 (en) 2015-02-18 2019-07-02 Reno Technologies, Inc. Switching circuit
US11335540B2 (en) 2015-06-29 2022-05-17 Reno Technologies, Inc. Impedance matching network and method
US11150283B2 (en) 2015-06-29 2021-10-19 Reno Technologies, Inc. Amplitude and phase detection circuit
US11081316B2 (en) 2015-06-29 2021-08-03 Reno Technologies, Inc. Impedance matching network and method
US11342160B2 (en) 2015-06-29 2022-05-24 Reno Technologies, Inc. Filter for impedance matching
US10692699B2 (en) 2015-06-29 2020-06-23 Reno Technologies, Inc. Impedance matching with restricted capacitor switching
US10984986B2 (en) 2015-06-29 2021-04-20 Reno Technologies, Inc. Impedance matching network and method
US11342161B2 (en) 2015-06-29 2022-05-24 Reno Technologies, Inc. Switching circuit with voltage bias
CN105391422B (zh) * 2015-11-12 2017-11-28 西安交通大学 基于ZigBee技术的相控阵探头自适应阻抗匹配系统及方法
US11315758B2 (en) 2017-07-10 2022-04-26 Reno Technologies, Inc. Impedance matching using electronically variable capacitance and frequency considerations
US11476091B2 (en) 2017-07-10 2022-10-18 Reno Technologies, Inc. Impedance matching network for diagnosing plasma chamber
US11521833B2 (en) 2017-07-10 2022-12-06 Reno Technologies, Inc. Combined RF generator and RF solid-state matching network
US11393659B2 (en) 2017-07-10 2022-07-19 Reno Technologies, Inc. Impedance matching network and method
US10714314B1 (en) 2017-07-10 2020-07-14 Reno Technologies, Inc. Impedance matching network and method
US11114280B2 (en) 2017-07-10 2021-09-07 Reno Technologies, Inc. Impedance matching with multi-level power setpoint
US11101110B2 (en) 2017-07-10 2021-08-24 Reno Technologies, Inc. Impedance matching network and method
US10727029B2 (en) 2017-07-10 2020-07-28 Reno Technologies, Inc Impedance matching using independent capacitance and frequency control
US11289307B2 (en) 2017-07-10 2022-03-29 Reno Technologies, Inc. Impedance matching network and method
US11398370B2 (en) 2017-07-10 2022-07-26 Reno Technologies, Inc. Semiconductor manufacturing using artificial intelligence
US10483090B2 (en) 2017-07-10 2019-11-19 Reno Technologies, Inc. Restricted capacitor switching
US11538662B2 (en) 2019-05-21 2022-12-27 Reno Technologies, Inc. Impedance matching network and method with reduced memory requirements

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003234329A (ja) * 2002-02-08 2003-08-22 Hitachi High-Technologies Corp 電源装置及びこれを用いた半導体製造装置及び半導体ウェハの製造方法
JP2003264100A (ja) * 2001-11-30 2003-09-19 Alps Electric Co Ltd プラズマ処理装置及びプラズマ処理装置の整合回路設計システム
JP2004349419A (ja) * 2003-05-21 2004-12-09 Tokyo Electron Ltd プラズマ処理装置の異常原因判定方法及び異常原因判定装置
JP2005077248A (ja) * 2003-08-29 2005-03-24 Daihen Corp 高周波電源装置
JP2005116565A (ja) * 2003-10-02 2005-04-28 Hitachi Kokusai Electric Inc 基板処理装置
WO2005057993A1 (ja) * 2003-11-27 2005-06-23 Daihen Corporation 高周波電力供給システム

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3176128B2 (ja) 1992-06-25 2001-06-11 株式会社ダイヘン インピーダンス整合器の出力電圧測定装置
US6946847B2 (en) * 2002-02-08 2005-09-20 Daihen Corporation Impedance matching device provided with reactance-impedance table
JP4469632B2 (ja) * 2004-02-24 2010-05-26 富士通株式会社 アンテナ整合回路用制御装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003264100A (ja) * 2001-11-30 2003-09-19 Alps Electric Co Ltd プラズマ処理装置及びプラズマ処理装置の整合回路設計システム
JP2003234329A (ja) * 2002-02-08 2003-08-22 Hitachi High-Technologies Corp 電源装置及びこれを用いた半導体製造装置及び半導体ウェハの製造方法
JP2004349419A (ja) * 2003-05-21 2004-12-09 Tokyo Electron Ltd プラズマ処理装置の異常原因判定方法及び異常原因判定装置
JP2005077248A (ja) * 2003-08-29 2005-03-24 Daihen Corp 高周波電源装置
JP2005116565A (ja) * 2003-10-02 2005-04-28 Hitachi Kokusai Electric Inc 基板処理装置
WO2005057993A1 (ja) * 2003-11-27 2005-06-23 Daihen Corporation 高周波電力供給システム

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009093990A (ja) * 2007-10-11 2009-04-30 Hitachi High-Technologies Corp プラズマ処理装置
JP2009232532A (ja) * 2008-03-21 2009-10-08 Daihen Corp インピーダンス整合装置
JP2010198524A (ja) * 2009-02-27 2010-09-09 Daihen Corp インピーダンス整合装置
JP2011077342A (ja) * 2009-09-30 2011-04-14 Daihen Corp インピーダンス整合装置
JP2011077891A (ja) * 2009-09-30 2011-04-14 Daihen Corp インピーダンス整合装置
JP2012119088A (ja) * 2010-11-29 2012-06-21 Canon Anelva Corp プラズマ処理装置
JP2012210082A (ja) * 2011-03-30 2012-10-25 Daihen Corp 高周波電源装置
JP2015062160A (ja) * 2013-08-20 2015-04-02 パナソニックIpマネジメント株式会社 プラズマ処理装置及びプラズマ処理方法
US9583313B2 (en) 2013-08-20 2017-02-28 Panasonic Intellectual Property Management Co., Ltd. Plasma processing apparatus and plasma processing method
JP2020174225A (ja) * 2019-04-08 2020-10-22 東京エレクトロン株式会社 インピーダンス整合装置、異常診断方法及び異常診断プログラム
JP7278136B2 (ja) 2019-04-08 2023-05-19 東京エレクトロン株式会社 インピーダンス整合装置、異常診断方法及び異常診断プログラム

Also Published As

Publication number Publication date
JP4804991B2 (ja) 2011-11-02
US20070229181A1 (en) 2007-10-04
US7495524B2 (en) 2009-02-24

Similar Documents

Publication Publication Date Title
JP4804991B2 (ja) インピーダンス整合装置
JP4887197B2 (ja) 高周波装置
JP4411282B2 (ja) 高周波電力供給システム
US8203859B2 (en) High frequency device with variable frequency and variable load impedance matching
JP2007295447A (ja) インピーダンス整合装置
US9865432B1 (en) RF impedance matching network
US20060220573A1 (en) High-frequency power device and method for controlling high-frequency power
JP2008181846A5 (ja)
JP2006166412A (ja) インピーダンス整合装置
KR20090064390A (ko) 매칭 임피던스들 사이에서 스위칭하기 위한 장치 및 방법
JP2006139949A (ja) インピーダンス整合器及びこれを用いたプラズマ処理装置
JP5231068B2 (ja) 高周波電源装置
JP2005077248A (ja) 高周波電源装置
JP2014072807A (ja) インピーダンス調整装置
JP6084419B2 (ja) インピーダンス調整装置
JP6430561B2 (ja) 高周波整合システムのインピーダンス調整方法
US20120313687A1 (en) Connection apparatus
JP2017135705A (ja) 高周波整合システムのインピーダンス調整方法
JP4875331B2 (ja) 高周波電源装置および高周波電源の制御方法
KR101938574B1 (ko) 플라즈마 챔버에 고정밀 및 고속의 전력을 공급하기 위한 디지탈 전력전달장치
CN109873399B (zh) 一种电源保护电路及电源保护装置
JP6463786B2 (ja) 高周波整合システムのインピーダンス調整方法
JP6485923B2 (ja) 高周波整合システムのインピーダンス調整方法
JP2008035165A (ja) 整合器
KR20040005809A (ko) 정합장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101019

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110809

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110810

R150 Certificate of patent or registration of utility model

Ref document number: 4804991

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140819

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250