JP2007258975A - 無反射終端器および積層結合器 - Google Patents

無反射終端器および積層結合器 Download PDF

Info

Publication number
JP2007258975A
JP2007258975A JP2006079569A JP2006079569A JP2007258975A JP 2007258975 A JP2007258975 A JP 2007258975A JP 2006079569 A JP2006079569 A JP 2006079569A JP 2006079569 A JP2006079569 A JP 2006079569A JP 2007258975 A JP2007258975 A JP 2007258975A
Authority
JP
Japan
Prior art keywords
line
input
signal
inner layer
impedance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006079569A
Other languages
English (en)
Inventor
Takuya Suzuki
拓也 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2006079569A priority Critical patent/JP2007258975A/ja
Publication of JP2007258975A publication Critical patent/JP2007258975A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Non-Reversible Transmitting Devices (AREA)

Abstract

【課題】ファインパターンを用いることなく、高抵抗値でも反射特性の良い無反射終端器を得ること、また、結合ポートの反射特性の良い分布結合型の積層結合器を得ること。
【解決手段】多層積層基板に形成される入力平面線路10と、入力平面線路10に接続され、信号波の実効伝搬波長の略1/2の長さを有する先端開放線路12と、入力平面線路10の伝送インピーダンスの約4倍の抵抗値を有し、かつ先端開放線路12の入力端12aと開放端12bとを接続するように配した抵抗体13とを備える。
【選択図】 図2

Description

本発明は、マイクロ波帯またはミリ波帯などの高周波帯の信号を効率的に吸収する無反射終端器と、この無反射終端器を用いた電力分配あるいは合成する結合器に関し、さらに詳しくは安価な多層積層基板によって構成した無反射終端器および積層結合器に関するものである。
マイクロ波帯またはミリ波帯などの高周波帯の信号を吸収する終端器としては、特許文献1に示すような、伝送インピーダンスと等価な順抵抗を線路端に接続する構成が一般的であった。すなわち、従来の終端器は、図20−1〜図20−3に示すように、伝送線路に対して抵抗膜などを接続し、伝送線路接続側と反対側の他端はスルーホールを介して直接接地する(図20−1,図20−2)、あるいは、先端開放線路を用いて、信号周波数において抵抗接続端で仮想的に接地する回路構成(図20−3)となっていた。
上記抵抗膜の実現には、薄膜蒸着技術を用いた、所定の面積抵抗値が得られる抵抗材料の高い製造自由度、かつ、縦横比を自由にレイアウト可能なファインパターン成形技術が必要とされていた。このため、従来より、伝送インピーダンスに対して純抵抗値よりも大きな抵抗値で実現でき、かつ微細パターンを必要としない終端器が望まれていた。
特許文献1では、終端抵抗を並列回路に分割し、それぞれの合成抵抗値が伝送インピーダンスと等しくなるような終端器が示されており、一見、伝送インピーダンスよりも大きな抵抗で終端器を構成できるようになっているが、実際は、入力伝送線路に対して複雑な並列回路を構成する必要があり、微細パターンを形成する必要があった。
また、特許文献2では、図20−3の先端開放線路を用いて仮想的に接地した終端器に対して、第2の抵抗と先端短絡線路との直列回路を並列に接続し、最適な先端開放および短絡線路の電気長、あるいはインピーダンスを選ぶことにより、終端器の帯域特性を大幅に改善しているが、必要とされる抵抗値は伝送インピーダンスと等価であり、高周波帯では上記の薄膜形成が不可欠であった。
また、高周波帯の信号を電力分配または結合する機能を有する方向性結合器の一般的な構成としては、ウィルキンソン型、あるいは2本のストリップ線路を並設するか対向させて結合させる分布結合型(非特許文献1参照)あるいは4つの端子間をλ/4の線路で結合した2分岐線路型(ハイブリッド型、非特許文献1参照)などがあるが、所定の結合量を得るためには、変成器や高インピーダンス線路、カップリング線路実現のために、微細なパターンあるいはパターンギャップが必要となる。これらの方向性結合器を単層基板で構成する場合も、ファインパターンを形成可能な薄膜蒸着技術が必要とされる。
このように、従来の終端器や方向性結合器は、薄膜MIC基板などでは容易に実現できるが、LTCC(低温焼成セラミックス)や、HTCC(高温焼成セラミック)などの厚膜印刷方式を用いる基板ではパターン精度上実現できない(回路的に必要とされる抵抗値やパターンの最小寸法が実現できない)。無論、基板厚を大きくすることにより(所定伝送インピーダンスを得るマイクロストリップ線路の幅は大きくなるため)、実現できないわけではないが、他の50Ω線路や、低インピーダンス線路幅が相対的に大きくなるため、回路が大型化し、現実的ではない。また、高周波帯では、線路幅自体が波長オーダになってきて、特性の劣化も生じる。
他方、LTCCなどの厚膜基板を用いて方向性結合器を構成しようとした場合は、図21に示すような、非特許文献1に記載されている多層構造を利用した分布結合型の積層結合器(積層カップラ)が考えられる。図21に示す積層結合器においては、2本のストリップ線路の各々の面を所定の距離を保って対向させ、入力ポート101から入力された信号を、第1出力ポート(メインポート、分配比α)102と第2出力ポート(結合ポート)103とに電力分配している。
特開平5−55813号公報(図1、2、5、6) 特開2003−110308号公報(図1) 小西良弘著 「マイクロ波回路の基礎とその応用」、総合電子出版社、1990年、190頁〜197頁)
しかしながら、マイクロ波帯、ミリ波帯などの高周波帯で動作する複数の高周波半導体デバイス(MMIC)が搭載される半導体パッケージにおいては、各MMICとの入出力インタフェース要求(ワイヤボンディング,リボンボンディング等による表層での入出力接続)により、第1ポート102と第2ポート103とを同一層の表層に構成する場合がある。この際に、内層に形成した結合線路は、第2ポート103とアイソレーションポート104とを接続する必要があり、接続のためのビアや、表層パターンとの物理干渉を避ける迂回線路が必要なため、電気長が表層の結合線路に比べて、実効的にも長くなってしまい、反射特性が低域にシフトしてしまう問題があった。
上記の課題は、信号周波数帯が高くなるほど実効波長が短くなり、回路の物理的な寸法が無視できなくなってくるため、特にミリ波帯の回路において問題となってくる。このため、積層結合器においては、表層結合線路と内層結合線路の電気長差を小さくする必要があり、接続ビアや、迂回回路を介在しないで回路を構成できることが望まれる。すなわち、入出力インタフェース要求で出力ポートを表層に構成する必要がある一方で、その必要のないアイソレーションポートなどは、上記の電気長差をなくすために、内層に構成することが必要になってくる。
一方、アイソレーションポート104に利用する従来の終端器を内層に構成する場合、伝送線路の実効的な厚さが薄くなり、伝送インピーダンスが小さくなりやすく、厚膜印刷で実現可能な終端抵抗値との乖離が大きくなる。つまり、伝送インピーダンスと終端抵抗のミスマッチが大きくなり、特性の良い無反射終端器が得られないという問題があった。
厚膜印刷で形成する抵抗は、上述のように、微細パターンが形成できない(低抵抗値が実現できない)一方で、その物理的な大きさ(長さ)は高周波特性の劣化も引き起こすため、面積比で所望抵抗を実現するために極端に寸法が大きくなることも望ましくない。このため、従来の終端器のように、「伝送インピーダンスに一致する終端抵抗値」という制約に捕らわれることなく、伝送インピーダンスよりも値が大きく、ある程度自由度のある終端抵抗値で形成できる無反射終端回路が望まれていた。
本発明は、上記に鑑みてなされたものであって、ファインパターンを用いることなく、高抵抗値でも反射特性の良い無反射終端器を得ること、また、結合ポートの反射特性の良い分布結合型の積層結合器を得ることを目的とする。
上述した課題を解決し、目的を達成するために、本発明による無反射終端器は、多層積層基板に形成される入力平面線路と、前記入力平面線路に接続され、信号波の実効伝搬波長の略1/2の長さを有する先端開放線路と、前記入力平面線路の伝送インピーダンスの約4倍の抵抗値を有し、かつ前記先端開放線路の入力端と開放端とを接続するように配した抵抗体とを備えることを特徴とする。
この発明によれば、信号波の実効伝搬波長の略1/2の長さを有する先端開放線路を介して、抵抗体の閉回路を構成することにより、信号周波数において抵抗体の両端の電圧および電流が逆相となるため、伝送インピーダンスの略4倍の抵抗値でインピーダンス整合条件を満たす無反射終端器を実現することができる。
以下に、本発明にかかる無反射終端器および積層結合器の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
実施の形態1.
図1は、本発明にかかる無反射終端器の実施の形態1の構成を適用した方向性結合器を示すものである。この無反射終端器11は例えば、FM−CWレーダなどにおいて、源発振信号を送信と受信に分岐する方向性結合器のアイソレーションポートIsoなどに接続され、伝送線路の終端処理に用いられる。なお、FM−CWレーダは、周知のように、前方に向けて放射した電波が目標物(先行車両)にあたって反射してくる受信波と送信波との差からビート周波数を求め、そのビート周波数を使って目標までの距離および相対速度を算出するものである。
図1に示す方向性結合器においては、入力ポートInから周波数f0の高周波信号が入力され、この高周波信号は、分配器90によって所定の電力比でメインポートMpおよび結合ポートCpに電力分配される。
図2は図1に示す無反射終端器11の構成を示す斜視図であり、図3はその等価回路である。図2および図3に示す無反射終端器11は、多層基板の積層構造(この場合は、第1層(表層)L1、第2層(内層)L2、第3層(裏面層、グランド)L3を有する2層誘電体基板構造)を用いて構成されている。無反射終端器11は、一端が内層L2に形成された入力平面線路10につながり他端が開放端であるU字形状の先端開放線路12と、先端開放線路12の開放端12bと入力端12aとを接続するように配した抵抗体13とを備えている。抵抗体13は、入力平面線路10の伝送インピーダンスに対し、略4倍程度の抵抗値を有している。先端開放線路12は、信号波の基板内実効伝搬波長λの略1/2の線路長を有している。なお、第3層L3には、グランドが形成されているので、図2の例では、入力平面線路10、および先端開放線路12は、マイクロストリップ線路である。
次に、図3の等価回路を用いて、無反射終端器11の動作について説明する。入力平面線路10に対して、先端開放線路12が接続され(接続点12a)、抵抗体13は先端開放線路12の開放端12bと入力端12aとを接続されているため、等価回路は図3のように、抵抗体13と信号波の基板内実効伝搬波長λの略1/2の長さをもつ平面伝送線路が直列に接続された閉ループ回路となっている。
動作を明確に説明するため、抵抗体13の抵抗値をRとし、信号周波数について、入力平面線路10との接続点12aにおける高周波電圧をV、高周波電流をIとし、無反射終端器11の入力インピーダンスZinを考える。
先端開放線路12の開放端すなわち、抵抗体13との接続点12bにおける高周波電圧Voは、先端開放線路12が信号波の基板内実効伝搬波長λの略1/2の長さを有しているので、先端開放線路12の入力端12aと先端開放線路12の開放端12bとの信号波は逆相となるため、以下の式が成り立つ。
Vo=−V (1)
したがって、接続点12aから抵抗側に流れる高周波電流をI1は、
1=(V−Vo)/R (2)
となる。
(1)式を(2)式に代入すると、
1=2V/R (3)
また、先端開放線路12側に流れる高周波電流をI2は、接続点12aで閉ループ回路となっているため、I1と逆相になり、
2=−I1 (4)
よって、接続点12aにおける全高周波電流Iは、キルヒホッフの法則から
I=I1−I2 (5)
(4)式を(5)式に代入して、
I=2I1 (6)
以上の結果から、信号周波数において、無反射終端器11の入力インピーダンスZinは(3)、(6)式より、(7)式に示すように、抵抗体13の抵抗値Rの1/4となる。
Zin=V/I=V/(2I1)=R/4 (7)
したがって、入力平面線路10の伝送インピーダンスの略4倍の抵抗値でインピーダンス整合条件を満たす無反射終端器を実現することができる。
図4は、図2および図3に示した無反射終端器の信号周波数における入力平面線路10側から見た反射特性を示すもので、入力平面線路10の伝送インピーダンスを30Ωとした場合の、抵抗体13の抵抗値Rに対しての反射特性(Sパラメータ振幅特性)の変化を示している。これらの図からも判るように、抵抗値Rが入力平面線路10の伝送インピーダンス30Ωの4倍の値である120Ωにおいて、最もよい反射特性が得られている。
また、図4には、先の図20−3に示した従来の無反射終端器の特性を点線で併記したが、最適な反射を得る抵抗値Rの絶対値のみが異なり(従来型では、伝送インピーダンスに等しい30Ωが最適値)、抵抗値Rに対する反射特性の変化は同等であることがわかる。すなわち、抵抗値Rの製造ばらつきや、公差に対して、従来型と同等の特性変動に抑えられ、整合条件を満たす抵抗値絶対値のみが4倍になると言える。
図5は、図2および図3に示した無反射終端器の入力平面線路10側から見た反射特性の周波数変化を示す図である。図5においては、図20−3に示した従来の無反射終端器の特性を点線(×印)で、実施の形態1の無反射終端器の先端開放線路12の伝送インピーダンスが入力平面線路10に等しい30Ωの場合と、60Ωの場合についてそれぞれ(○印、□印で)併記している。これらの図から、先端開放線路12の電気長が基板内実効伝搬波長λの略1/2の長さとなる信号周波数において、もっともよい反射特性が得られていることがわかる。
なお、先端開放線路12の伝送インピーダンスが入力平面線路10の伝送インピーダンスの略2倍の場合は、図5に併記した□印のように、信号周波数帯において反射特性が広帯域になる。図6および図7はそれぞれ、先端開放線路12の伝送インピーダンスが30Ωの場合と、60Ωの場合の無反射終端器の入力平面線路10側から見た入力インピーダンス(実部:Rin,虚部:Xin)を示している。図7においても信号帯域付近で広帯域に入力抵抗Rinが30Ω、入力リアクタンスXinが0Ω、すなわち入力インピーダンスが順抵抗30Ωに近い値となっていることが判る。
このように実施の形態1の無反射終端器によれば、信号波の実効伝搬波長の略1/2の長さを有する先端開放線路を介して、抵抗体の閉回路を構成することにより、信号周波数において抵抗体の両端の電圧および電流が逆相となるため、伝送インピーダンスの略4倍の抵抗値でインピーダンス整合条件を満たすことができ、多層積層基板の印刷抵抗の製造自由度、回路の設計自由度が飛躍的に向上する。
実施の形態2.
つぎに、この発明の実施の形態2について説明する。実施の形態2においては、先の実施の形態1で説明した終端器11と異なる構成とした例である。図8は実施の形態2の無反射終端器51の構成を示す上面図であり、図9はその等価回路である。図8および図9に示す無反射終端器の層構成は、実施の形態1と同等であるため、同一符合とし、説明を省略する。無反射終端器51は、内層L2に形成された入力平面線路50に並列に接続される2つの抵抗体53aと53bと、2つの抵抗体の他端どうしを接続するU字形状の信号波の基板内実効伝搬波長λの略1/2の線路長を有するλ/2平面線路52とを備えている。無論、実施の形態1と同様に、抵抗体53a,53bは抵抗膜として、入力平面線路50、λ/2平面線路52の各接続部に配置される構成としても良い。抵抗体53a,53bのそれぞれの抵抗値Ra,Rbはその和が、入力平面線路50の伝送インピーダンスに対し、略4倍程度の抵抗値を有している。
なお、図8における無反射終端器51では、U字形状のλ/2平面線路52と、テーパ形状の抵抗体53a,53bを一例として示しているが、この発明の無反射終端器の物理レイアウトは上記の限りではなく、物理的な反射の改善、回路レイアウトの制約により、必要に応じた物理レイアウトで構成して良いことは言うまでもない。
次に、図9の等価回路を用いて、無反射終端器51の動作について説明する。入力平面線路50に対して、2つの抵抗体53a,53bが並列に接続され(接続点54)、λ/2平面線路52の両端が接続点52aおよび接続点52bにおいて、それぞれ、抵抗体53a,53bの他端と接続されているため、等価回路は図9のように、2つの抵抗体53a,53bとλ/2平面線路が直列に接続された閉ループ回路となっている。
動作を明確に説明するため、上記λ/2となる信号周波数について、入力平面線路50との接続点14における高周波電圧をV、高周波電流をIとし、無反射終端器11の入力インピーダンスZinを考える。
接続点52aおよび接続点52bにおける高周波電圧をVa,Vbとすると、両者はλ/2平面線路52を介して逆相となるため、以下の式が成り立つ。
Va=−Vb (8)
接続点52aおよび接続点52bをそれぞれ図9の向きに流れる高周波電流をIa,Ibとすると、各接続点での高周波電圧Va,Vbは、
Va=V−Ra*Ia (9)
Vb=V+Rb*Ib (10)
となる。
(8)式〜(10)式を整理すると、(11)式が成り立つ。
2V=Ra*Ia−Rb*Ib (11)
また、接続点52a,52bを流れる高周波電流Ia,Ibは接続点54で閉ループ回路となっているため、Ia,Ibは互いに逆相になり、
Ib=−Ia (12)
よって、接続点14における全高周波電流Iは、キルヒホッフの法則から
I=Ia−Ib (13)
(12)式を(13)式に代入して、
I=2Ia (14)
(11),(12),(14)式から、(15)式が導かれる。
2V=(Ra+Rb)*Ia=(Ra+Rb)*I/2 (15)
信号周波数において、無反射終端器51の入力インピーダンスZinは(15)式から、(16)式を得る。
Zin=V/I=(Ra+Rb)/4 (16)
したがって、実施の形態2の無反射終端器の構成によれば、抵抗体53a,53bの抵抗値Ra,Rbの和が、入力平面線路50の伝送インピーダンスの略4倍となる条件で、インピーダンス整合が実現できる。
図10は、図8および図9に示した無反射終端器の信号周波数における入力平面線路50側から見た反射特性を示す(図20−3に示した従来の無反射終端器の特性を点線で併記)もので、入力平面線路50の伝送インピーダンスを30Ωとした場合の、抵抗体53a,53bの抵抗値Rに対しての反射特性(Sパラメータ振幅特性)の変化を示している。図の例では、簡単のため、抵抗体53a,53bの抵抗値は等しいと仮定し、特性を示している。これらの図からも判るように、抵抗値Rが入力平面線路50の伝送インピーダンス30Ωの2倍の値である60Ω、すなわち抵抗体53a,53bの抵抗値の合計として4倍の120Ωにおいて、最もよい反射特性が得られている。
図11は、図8および図9に示した無反射終端器の入力平面線路50側から見た反射特性の周波数変化を示す図である。図においては、図20−3に示した従来の無反射終端器の特性を点線(×印)で、実施の形態2の無反射終端器のλ/2平面線路52の伝送インピーダンスが入力平面線路50に等しい30Ωの場合と、15Ωの場合についてそれぞれ(○印、□印で)併記している。これらの図から、λ/2平面線路52の電気長が基板内実効伝搬波長λの略1/2の長さとなる信号周波数において、もっともよい反射特性が得られていることがわかる。
なお、λ/2平面線路52の伝送インピーダンスが入力平面線路50の伝送インピーダンスの略1/2倍の場合は、図11に併記した□印のように、信号周波数帯において反射特性が広帯域になる。図12および図13はそれぞれ、λ/2平面線路52の伝送インピーダンスが30Ωの場合と、15Ωの場合の無反射終端器の入力平面線路50側から見た入力インピーダンス(実部:Rin,虚部:Xin)を示している。実施の形態1と異なり、実施の形態2では、図12、図13のとおり、入力抵抗Rinは周波数に対して定抵抗値を示す。図13においても信号帯域付近で広帯域に入力リアクタンスXinが0Ω、すなわち入力インピーダンスが順抵抗30Ωに近い値となっていることが判る。
このように実施の形態2の無反射終端器によれば、信号波の実効伝搬波長の略1/2の長さを有する平面接続線路を介して、2つの抵抗体の閉回路を構成することにより、信号周波数において平面接続線路と各抵抗体の接続点で電圧および電流が逆相となるため、各抵抗体の抵抗値が入力線路の伝送インピーダンスの略4倍となるとき、インピーダンス整合条件を満たすことができ、多層積層基板の印刷抵抗の製造自由度、回路の設計自由度が向上する。なお、実施の形態1に比べると、印刷抵抗値の大きさは半分となるが、周波数に対し定抵抗特性を示すため、より広帯域な反射特性が得られる。
実施の形態3.
図14は、本発明にかかる無反射終端器を適用した積層結合器の回路構成を示す斜視図であり、図15はその平面図である。図14および図15に示す積層結合器は、多層基板の積層構造(この場合は、第1層(表層)L1、第2層(内層)L2、第3層(裏面層、グランド)L3を有する2層誘電体基板構造)を用いて構成されている。なお、図14においては、表層L1の線路パターンには、ハッチングを付しており、内層L2の線路パターンは白抜きで示している。図15においては、表層L1の線路パターンは、実線で示しており、内層L2の線路パターンは、破線で示している。
表層L1には、入力ポートInにつながる入力線路1と、メインポートMpにつながる出力線路2と、これら入力線路1および出力線路2に接続される、信号波の基板内実効伝搬波長λの略1/4の線路長を有する表層λ/4信号線路3とを有する表層線路パターン4とが形成されている。第3層L3には、ベタクランドが形成されており、入力線路1および出力線路2は、第3層L3をグランドとするマイクロストリップ線路である。また、表層L1には、一端が結合ポートCpにつながる分配出力線路6が形成されており、この分配出力線路6の他端は、信号接続ビア7に接続されている。分配出力線路6も、第3層L3をグランドとするマイクロストリップ線路である。これらの表層L1に形成される入力線路1、出力線路2、表層λ/4信号線路3および分配出力線路6の伝送インピーダンスZ1は、全て等しく形成されている(一般的には50Ωが選ばれる)。
つぎに、内層L2には、内層λ/4結合線路8と、アイソレーション端子部9とが形成されている。アイソレーション端子部9は、アイソレーションポートIsoとしての内層結合出力線路10と、終端器11とによって構成されている。終端器11は、一端が内層結合出力線路10につながり他端が開放端であるU字形状の先端開放線路12と、先端開放線路12の開放端12bと入力端12aとを接続するように配した抵抗体13とを備えている。抵抗体13は、内層結合出力線路10の伝送インピーダンスに対し、例えば4倍程度の抵抗値を有している。先端開放線路12は、信号波の基板内実効伝搬波長λの略1/2の線路長を有している。第3層L3には、グランドが形成されているので、内層λ/4結合線路8、内層結合出力線路10、および先端開放線路12は、マイクロストリップ線路である(ただし、L1とは伝送インピーダンスが異なる)。
内層λ/4結合線路8は、一端が信号接続ビア7に接続され、他端が内層結合出力線路10に接続されており、信号波の基板内実効伝搬波長λの略1/4の線路長を有する。また、内層λ/4結合線路8は、表層λ/4信号線路3の基板積層方向下側に重なるように配置されており、その線幅は表層λ/4信号線路3の線幅よりも狭く形成されている。すなわち、表層λ/4信号線路3と内層λ/4結合線路8は、分布結合している。
図14,図15に示す終端器11は、実施の形態1の構成のものであり、前述のとおり、信号周波数帯において、内層結合出力線路10の伝送インピーダンスZ2(≠Z1)と整合する伝送インピーダンスZ2で終端するものである。前述したように、LTCC多層構造においては、製造上の理由から表層L1と内層L2に形成した伝送線路では基板厚が異なるので、表層L1の線路パターンの伝送インピーダンスZ1と、内層L2の線路パターンである内層結合出力線路10の伝送インピーダンスZ2は異なる。例えば、Z1=50Ω、Z2=30Ωになる。終端器11は、このように内層L2の低い伝送インピーダンスに対して、等価な順抵抗30Ωではなく、約4倍の製造上実現しやすい抵抗値120Ωで、所望の終端特性が得られる。
つぎに、表層λ/4信号線路3及び内層λ/4結合線路8を分布結合させることにより構成される結合線路部15について説明する。信号波の基板内実効伝搬波長λの略1/4の線路長を有する表層λ/4信号線路3と、同様にλ/4の線路長を有する内層λ/4結合線路8とが、誘電体を挟んで上下に対向しており、これにより分布結合型の結合器を構成する。
また、λ/4の線路長を有する内層λ/4結合線路8は、表層L1の分配出力線路6の伝送インピーダンスZ1と、内層結合出力線路10の伝送インピーダンスZ2とのインピーダンス変成を行うλ/4インピーダンス変成器としても機能する。すなわち、内層λ/4結合線路8の伝送インピーダンスをZ3とすると、Z3=(Z1・Z2)1/2となるような線路幅を有する内層λ/4結合線路8を形成することで、表層L1の分配出力線路6の伝送インピーダンスZ1と、内層結合出力線路10の伝送インピーダンスZ2とのマッチングを行う。但し、詳細には、内層λ/4結合線路8と分配出力線路6との間には、信号接続ビア7が存在するので、内層λ/4結合線路8は、信号接続ビア7を含めて内層結合出力線路10と、分配出力線路6とのインピーダンス変成を実現するように線路幅を決定する。また、内層λ/4結合線路8のλ/4の線路長は、厳密には、信号接続ビア7の内層部中心から内層結合出力線路10の端部までの曲げ線路の長さ、結合分を加味して決定する。
また、この場合は、内層λ/4結合線路8の線路幅を、表層λ/4信号線路3の線路幅よりも狭く設定している。このため、内層λ/4結合線路8を表層λ/4信号線路3に対し上下に対向させる場合、幅方向の位置ばらつきに強くなる。すなわち、内層λ/4結合線路8が幅方向に位置ずれした場合でも、その線路幅が表層λ/4信号線路3の線路幅よりも狭いので、表層λ/4信号線路3の線路を投影した領域から外れることが少なくなり、結合器としての結合比のばらつきを抑えることができる。
図16は、図14および図15に示した積層結合器に対する比較例としての積層結合器を示しており、図14および図15に示した積層結合との違いは、図16に示した内層λ/4結合線路8´が、内層結合出力線路10と同じ伝送インピーダンスZ2を有し、インピーダンス変成器の機能を有してはいない点である(図示されていないが、終端器は同一)。
図17−1は、図14および図15に示した積層結合器によるメインポートMpおよび結合ポートCpから見た反射特性を示すもので、図17−2は、図16に示した積層結合器によるメインポートMpおよび結合ポートCpから見た反射特性を示すものである。これらの図からも判るように、内層λ/4結合線路8によるインピーダンス変成を行うことで、波長λに対応する周波数f0近辺の結合ポートの反射特性を改善することができる。
このように実施の形態3の積層結合器によれば、内層λ/4結合線路8が内層結合出力線路10と分配出力線路6とのインピーダンス変成を実現する線路幅を有するようにしたので、多層誘電体基板を用いた分布結合型の積層結合器において、結合ポートの反射特性を改善することができるようになる。
なお、図14および図15に示した積層結合器によれば、入力線路1、出力線路2、分配出力線路6において、曲げ線路を用いて線路をクランク状にしたが、図18に示すように、入力線路1、出力線路2、分配出力線路6を直線状にしてもよい。また、結合器としての結合比は変化するが、表層および内層のパターンの相対位置ズレに対しては、図19に示すように、表層λ/4信号線路3に曲げ線路を適用し、表層λ/4信号線路3を内層λ/4結合線路8に対し交差するようにしてもよい。そして、このような交差形状によれば、表層λ/4信号線路3と内層λ/4結合線路8との相対的位置ずれが発生しても、内層λ/4結合線路8は表層λ/4信号線路3の上下に並行するパターンに対していずれかが疎結、他のいずれかが密結となり、相互にバランスするため、結合器としての全体の結合特性が大きく変動しないという効果を有する。また、上記では、内層結合出力線路10、先端開放線路12をマイクロストリップ線路としたが、内層結合出力線路10、先端開放線路12をトリプレート線路としてもよい。
以上のように、本発明にかかる無反射終端器は、マイクロ波帯またはミリ波帯などの高周波帯の信号の終端処理,アイソレーション確保に有用である。また、本発明にかかる積層結合器は、高周波信号の電力分配あるいは合成する結合器に有用である。
本発明にかかる無反射終端器の実施の形態1の構成を適用した方向性結合器を示す図である。 本発明にかかる無反射終端器の実施の形態1の構成を示す斜視図である。 本発明にかかる無反射終端器の実施の形態1の構成を示す等価回路図である。 実施の形態1の無反射終端器の信号周波数における反射特性を示す図である。 実施の形態1の無反射終端器の反射特性の周波数変化を示す図である。 先端開放線路の伝送インピーダンスが30Ωの場合の無反射終端器の入力インピーダンスを示す図である。 先端開放線路の伝送インピーダンスが60Ωの場合の無反射終端器の入力インピーダンスを示す図である。 本発明にかかる無反射終端器の実施の形態2の構成を示す平面図である。 本発明にかかる無反射終端器の実施の形態2の構成を示す等価回路図である。 実施の形態2の無反射終端器の信号周波数における反射特性を示す図である。 実施の形態2の無反射終端器の反射特性の周波数変化を示す図である。 λ/2平面線路の伝送インピーダンスが30Ωの場合の無反射終端器の入力インピーダンスを示す図である。 λ/2平面線路の伝送インピーダンスが15Ωの場合の無反射終端器の入力インピーダンスを示す図である。 本発明にかかる無反射終端器を適用した積層結合器の実施の形態3の回路構成を示す斜視図である。 図14に示す積層結合器の回路構成を示す平面図である。 比較例としての積層結合器の回路構成を示す斜視図である。 実施の形態3の積層結合器の反射特性を示す図である。 比較例の積層結合器の反射特性を示す図である。 積層結合器の変形例を示す図である。 積層結合器の変形例を示す図である。 従来技術を示す図である。 従来技術を示す図である。 従来技術を示す図である。 従来技術を示す図である。
符号の説明
1 入力線路
2 出力線路
3 表層λ/4信号線路
4 表層線路パターン
6 分配出力線路
7 信号接続ビア
8 内層λ/4結合線路
9 アイソレーション端子部
10 入力平面線路(内層結合出力線路)
11 無反射終端器(終端器)
12 先端開放線路
12a 入力端(接続点)
12b 開放端(接続点)
13 抵抗体
14 接続点
15 結合線路部
50 入力平面線路
51 無反射終端器
52 λ/2平面線路
52a 接続点
52b 接続点
53a,53b 抵抗体
54 接続点
90 分配器

Claims (7)

  1. 多層積層基板に形成される入力平面線路と、
    前記入力平面線路に接続され、信号波の実効伝搬波長の略1/2の長さを有する先端開放線路と、
    前記入力平面線路の伝送インピーダンスの略4倍の抵抗値を有し、かつ前記先端開放線路の入力端と開放端とを接続するように配した抵抗体と、
    を備えることを特徴とする無反射終端器。
  2. 前記先端開放線路は、
    前記入力平面線路の伝送インピーダンスの略2倍の伝送インピーダンスを有することを特徴とする請求項1に記載の無反射終端器。
  3. 多層積層基板に形成される入力平面線路と、
    各々が前記入力平面線路に接続され、かつ各々の抵抗値の和が前記入力平面線路の伝送インピーダンスの略4倍となる抵抗値をもつ第1および第2の抵抗体と、
    前記第1および第2の抵抗体の前記入力平面線路との接続端の他端に接続され、信号波の実効伝搬波長の略1/2の長さを有する平面伝送線路と、
    を備えることを特徴とする無反射終端器。
  4. 前記平面伝送線路は、
    前記入力平面線路の伝送インピーダンスよりも低い伝送インピーダンスを有することを特徴とする請求項3に記載の無反射終端器。
  5. 表層に形成された線路の伝送インピーダンスと、内層に形成された線路の伝送インピーダンスとが異なる多層誘電体基板に形成される積層結合器であって、
    入力線路と、
    出力線路と、
    分配出力線路と、
    これら入力線路および出力線路を接続する信号波の実効伝搬波長の略1/4の長さを有する表層信号線路と、
    を多層誘電体基板の表層に形成するとともに、
    アイソレーションポートに形成した内層結合出力線路と、
    一端が前記分配出力線路と信号ビアを介して接続され、他端が前記内層結合出力線路と接続され、前記信号ビアを含めて内層結合出力線路と前記分配出力線路とのインピーダンス変成を実現する線路幅を有しかつ信号波の実効伝搬波長の略1/4の長さを有し、前記表層信号線路に対し基板積層方向で分布結合する内層結合線路と、
    内層結合出力線路に接続された請求項1〜4のいずれか一つに記載の無反射終端器と、
    を多層誘電基板の内層に形成したことを特徴とする積層結合器。
  6. 前記内層結合線路は、表層信号線路よりも線路幅が小さいことを特徴とする請求項5に記載の積層結合器。
  7. 前記内層結合線路あるいは表層信号線路は、その一部が曲げ線路により互いに交差する形状を呈することを特徴とする請求項5または6に記載の積層結合器。
JP2006079569A 2006-03-22 2006-03-22 無反射終端器および積層結合器 Pending JP2007258975A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006079569A JP2007258975A (ja) 2006-03-22 2006-03-22 無反射終端器および積層結合器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006079569A JP2007258975A (ja) 2006-03-22 2006-03-22 無反射終端器および積層結合器

Publications (1)

Publication Number Publication Date
JP2007258975A true JP2007258975A (ja) 2007-10-04

Family

ID=38632777

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006079569A Pending JP2007258975A (ja) 2006-03-22 2006-03-22 無反射終端器および積層結合器

Country Status (1)

Country Link
JP (1) JP2007258975A (ja)

Similar Documents

Publication Publication Date Title
JP5812184B2 (ja) 方向性結合器
JP5171819B2 (ja) 直流阻止回路、ハイブリッド回路装置、送信器、受信器、送受信器およびレーダ装置
JP5153866B2 (ja) 電力分配器
EP2862229B1 (en) Balun
CN110832696B (zh) 功率分配合成器
JP5854878B2 (ja) 電力分配器
TWI407625B (zh) 具高隔離度之功率分配器
JP2016503278A (ja) フィードネットワーク
JP6125886B2 (ja) 不平衡平衡変換器
JP2007258975A (ja) 無反射終端器および積層結合器
WO2013042756A1 (ja) 方向性結合器及びそれを用いた位相差制御方法
RU2392702C2 (ru) Полосковый делитель мощности
US11462812B2 (en) Hybrid coupler
JP6282367B2 (ja) 不平衡平衡変換器
JP6649195B2 (ja) 差動信号伝送装置
JP3846558B2 (ja) 無反射終端器
JP6428218B2 (ja) 電力分配器
JP4201257B2 (ja) 高周波信号伝送線路基板
JP5910963B2 (ja) カプラおよび半導体装置
JP6612007B1 (ja) 電力分配合成回路及び電力増幅モジュール
JPH08330813A (ja) スリット付多層伝送線路およびそれを用いたハイブリッド
JP2004336138A (ja) 整合回路
JPH0210601B2 (ja)
JP2003110325A (ja) 遅延時間調整器及び遅延時間調整方法
JP2016082063A (ja) 回路基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080707

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100608

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101019