JPH08330813A

JPH08330813A - スリット付多層伝送線路およびそれを用いたハイブリッド

Info

Publication number: JPH08330813A
Application number: JP8066420A
Authority: JP
Inventors: Kenjiro Nishikawa; 健二郎西川; Kazuhiko Toyoda; 一彦豊田; Tsuneo Tokumitsu; 恒雄徳満; Kenji Kamogawa; 健司鴨川
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 1995-03-28
Filing date: 1996-03-22
Publication date: 1996-12-13
Anticipated expiration: 2016-03-22
Also published as: JP3160865B2

Abstract

(57)【要約】【課題】多層伝送線路において、上下の伝送線路間の
結合を防止し、高インピーダンスで、低損失な伝送線路
を実現する。【解決手段】基板（１）上に、誘電体膜（３，５）お
よび接地導体（４）を多層に積層したハイブリッド。接
地導体の上下に伝送線路（２，６）を形成し、これらの
伝送線路を投影した接地導体上の位置に、スリット（４
１）を形成する。基板の誘電率を誘電体膜の誘電率より
大きくする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＭＭＩＣ(Monolit
hic Microwave Integrated Circuit) に係り、特に、ス
リットを有する接地導体の両側に、誘電体膜を介して信
号線路を形成した構造の、スリット付多層伝送線路およ
びそれを用いたハイブリッドに関する。

【０００２】

【従来の技術】スリットを有する接地導体を２枚の誘電
体膜で挟み、これらの誘電体膜の表面に伝送線路を形成
した構造のＭＭＩＣが知られている。たとえば、Toshia
ki Tanaka, et al. "Slot-Coupled Directional Couple
rs Between Double-Sided Substrate Microstrip Lines
and Their Applications", IEEE Transactions on Mic
rowave Theory and Techniques, Vol. 36, No. 12, Dec
ember 1988 には、外表面にマイクロストリップ線路が
形成された２枚の誘電体膜で、スロットを有する接地導
体を挟んだ構造の、方向性結合器が開示されている。ま
た、Ittipiboon et al. による米国特許第５，３０３，
４１９号には、同様の構造のマジックティが開示されて
いる。

【０００３】これらのマイクロ波用ハイブリッドにおい
ては、接地導体に形成されたスロットは、上下２層の信
号線路間に結合を与える目的で設けられている。すなわ
ち、これらの信号線路は、スロットを介して互いに結合
された、結合線路として機能する。これによって、小型
で性能の良いハイブリッドを提供することができる。

【０００４】

【発明が解決しようとする課題】ところで、接地導体に
形成されたこのスロットには、上下の信号線路間の容量
を減少させる機能もある。本発明者らは、この機能に着
目し、小型で低損失な、新規な伝送線路およびハイブリ
ッドを開発した。

【０００５】本発明の目的は、小型で低損失の、スリッ
ト付多層伝送線路およびそれを用いたハイブリッドを提
供することである。

【０００６】

【課題を解決するための手段】上記目的を達成するため
に、請求項１に記載の発明は、基板と、前記基板上に形
成された第１の誘電体膜と、前記第１の誘電体膜上に形
成された接地導体と、前記接地導体上に形成された第２
の誘電体膜と、前記基板と前記第１の誘電体膜との間に
形成された第１の伝送線路と、前記第２の誘電体膜上に
形成された第２の伝送線路と、前記接地導体に形成され
たスリットとを具備し、前記基板の誘電率は、前記第１
の誘電体膜の誘電率よりも大きいことを特徴とする。

【０００７】請求項２に記載の発明は、請求項１に記載
の伝送線路において、前記スリットは、前記第１の伝送
線路および前記第２の伝送線路を、前記接地導体に投影
した位置に形成されたことを特徴とする。

【０００８】請求項３に記載の発明は、請求項１に記載
の伝送線路において、前記基板は、その上面に形成され
た第３の誘電体膜を具備する基板であり、前記第１の伝
送線路は、前記第３の誘電体膜と前記第１の誘電体膜と
の間に形成されたことを特徴とする。

【０００９】請求項４に記載の発明は、請求項１に記載
の伝送線路において、前記基板は、半導体基板であるこ
とを特徴とする。

【００１０】請求項５に記載の発明は、請求項１に記載
の伝送線路において、前記基板は、誘電体基板であるこ
とを特徴とする。

【００１１】請求項６に記載の発明は、請求項１に記載
の伝送線路において、前記誘電体基板は、セラミックス
からなることを特徴とする。

【００１２】請求項７に記載の発明は、基板と、前記基
板上に形成された第１の誘電体膜と、前記第１の誘電体
膜上に形成された接地導体と、前記接地導体上に形成さ
れた第２の誘電体膜と、前記基板と前記第１の誘電体膜
との間に形成された第１の伝送線路と、前記第２の誘電
体膜上に形成された第２の伝送線路と、前記接地導体に
形成されたスリットとを具備し、前記基板の誘電率は、
前記第１の誘電体膜の誘電率よりも大きく、かつ前記第
１の伝送線路および前記第２の伝送線路は、ウィルキン
ソンディバイダの１／４波長線路を構成することを特徴
とする。

【００１３】請求項８に記載の発明は、請求項７に記載
のウィルキンソンディバイダは、１段２分配のウィルキ
ンソンディバイダであり、前記第１の伝送線路および前
記第２の伝送線路は、それぞれ１本の１／４波長線路を
有することを特徴とする。

【００１４】請求項９に記載の発明は、請求項７に記載
のウィルキンソンディバイダは、多段ウィルキンソンデ
ィバイダであり、前記第１の伝送線路および前記第２の
伝送線路は、それぞれ、少なくとも２本の１／４波長線
路を有することを特徴とする。

【００１５】請求項１０に記載の発明は、請求項７に記
載のウィルキンソンディバイダは、３分配以上の多分配
ウィルキンソンディバイダであり、前記第１の伝送線路
および前記第２の伝送線路の少なくとも一方の伝送線路
は、複数本の１／４波長線路を有することを特徴とす
る。

【００１６】請求項１１に記載の発明は、基板と、前記
基板上に形成された第１の誘電体膜と、前記第１の誘電
体膜上に形成された接地導体と、前記接地導体上に形成
された第２の誘電体膜と、前記基板と前記第１の誘電体
膜との間に形成された第１の伝送線路と、前記第２の誘
電体膜上に形成された第２の伝送線路と、前記接地導体
に形成されたスリットとを具備し、前記基板の誘電率
は、前記第１の誘電体膜の誘電率よりも大きく、かつ前
記第１の伝送線路および前記第２の伝送線路は、ブラン
チライン型９０度ハイブリッドの１／４波長線路を構成
することを特徴とする。

【００１７】請求項１２に記載の発明は、請求項１１に
記載のブランチライン型９０度ハイブリッドは、多段ブ
ランチライン型９０度ハイブリッドであり、前記第１の
伝送線路および前記第２の伝送線路は、それぞれ、少な
くとも３本の１／４波長線路を有することを特徴とす
る。

【００１８】請求項１３に記載の発明は、基板と、前記
基板上に形成された第１の誘電体膜と、前記第１の誘電
体膜上に形成された接地導体と、前記接地導体上に形成
された第２の誘電体膜と、前記基板と前記第１の誘電体
膜との間に形成された第１の伝送線路と、前記第２の誘
電体膜上に形成された第２の伝送線路と、前記接地導体
に形成されたスリットとを具備し、前記基板の誘電率
は、前記第１の誘電体膜の誘電率よりも大きく、かつ前
記第１の伝送線路および前記第２の伝送線路は、半集中
定数ブランチライン型９０度ハイブリッドの波長線路を
構成することを特徴とする。

【００１９】請求項１４に記載の発明は、請求項１３に
記載の半集中定数ブランチライン型９０度ハイブリッド
において、前記第１の伝送線路および前記第２の伝送線
路は、それぞれ、１／１２波長線路および１／８波長線
路を含み、これらの線路は交互に配置されていることを
特徴とする。

【００２０】請求項１５に記載の発明は、請求項１３に
記載の半集中定数ブランチライン型９０度ハイブリッド
は、多段半集中定数ブランチライン型９０度ハイブリッ
ドであり、前記第１の伝送線路および前記第２の伝送線
路は、少なくとも３本の波長線路を有することを特徴と
する。

【００２１】請求項１６に記載の発明は、基板と、前記
基板上に形成された第１の誘電体膜と、前記第１の誘電
体膜上に形成された接地導体と、前記接地導体上に形成
された第２の誘電体膜と、前記基板と前記第１の誘電体
膜との間に形成された第１の伝送線路と、前記第２の誘
電体膜上に形成された第２の伝送線路と、前記接地導体
に形成されたスリットとを具備し、前記基板の誘電率
は、前記第１の誘電体膜の誘電率よりも大きく、かつ前
記第１の伝送線路および前記第２の伝送線路は、ラット
レース型１８０度ハイブリッドの３／４波長線路および
１／４波長線路を構成することを特徴とする。

【００２２】請求項１７に記載の発明は、基板と、前記
基板上に形成された第１の誘電体膜と、前記第１の誘電
体膜上に形成された接地導体と、前記接地導体上に形成
された第２の誘電体膜と、前記基板と前記第１の誘電体
膜との間に形成された第１の伝送線路と、前記第２の誘
電体膜上に形成された第２の伝送線路と、前記接地導体
に形成されたスリットとを具備し、前記基板の誘電率
は、前記第１の誘電体膜の誘電率よりも大きく、かつ前
記第１の伝送線路および前記第２の伝送線路は、半集中
定数ラットレース型１８０度ハイブリッドの波長線路を
構成することを特徴とする。

【００２３】請求項１８に記載の発明は、請求項１７に
記載の半集中定数ラットレース型１８０度ハイブリッド
において、前記第１の伝送線路は２本の１／８波長線路
を含み、前記第２の伝送線路は１本の１／８波長線路を
含み、これらの１／８波長線路はキャパシタとともにル
ープ状に接続されていることを特徴とする。

【００２４】請求項１９に記載の発明は、基板と、前記
基板上に形成された第１の誘電体膜と、前記第１の誘電
体膜上に形成された接地導体と、前記接地導体上に形成
された第２の誘電体膜と、前記基板と前記第１の誘電体
膜との間に形成された第１の伝送線路と、前記第２の誘
電体膜上に形成された第２の伝送線路と、前記接地導体
に形成されたスリットとを具備し、前記基板の誘電率
は、前記第１の誘電体膜の誘電率よりも大きく、かつ前
記第１の伝送線路および前記第２の伝送線路は、位相反
転型ハイブリッドリングの１／４波長線路を構成するこ
とを特徴とする。

【００２５】請求項２０に記載の発明は、請求項７ない
し１９のいずれかの項に記載のハイブリッドにおいて、
前記スリットは、前記第１の伝送線路および前記第２の
伝送線路を、前記接地導体に投影した位置に形成された
ことを特徴とする。

【００２６】請求項２１に記載の発明は、請求項７ない
し１９のいずれかの項に記載のハイブリッドにおいて、
前記基板と前記第１の誘電体膜との間に形成された第３
の誘電体膜を具備し、前記第１の伝送線路は、前記第３
の誘電体膜と前記第１の誘電体膜との間に形成されたこ
とを特徴とする。

【００２７】請求項２２に記載の発明は、請求項７ない
し１９のいずれかの項に記載のハイブリッドにおいて、
前記基板は、半導体基板であることを特徴とする。

【００２８】請求項２３に記載の発明は、請求項７ない
し１９のいずれかの項に記載のハイブリッドにおいて、
前記基板は、誘電体基板であることを特徴とする。

【００２９】請求項２４に記載の発明は、請求項７ない
し１９のいずれかの項に記載のハイブリッドにおいて、
前記誘電体基板は、セラミックスからなることを特徴と
する。

【００３０】本発明は、接地導体に形成したスリットに
よって、各伝送線路と接地導体との間の容量を減少させ
るとともに、このスリットによって発生する伝送線路間
の結合を、大きな誘電率を有する基板を利用して、小さ
く抑えている。このように、スリットによって容量を減
少させて、高インピーダンス線路を実現するとともに、
伝送線路間の結合を抑えて、これらの伝送線路の独立性
を確保した点が本発明の特徴である。

【００３１】この点をさらに説明する。接地導体より上
に位置する第２の伝送線路は、誘電率が低い誘電体膜の
上に形成されているが、接地導体より下に位置する第１
の伝送線路は、誘電率の大きい基板の上に位置してい
る。このため、第１の伝送線路を流れる電流によって生
じた電界は、主に基板の方に集中し、第１の伝送線路と
第２の伝送線路との間の電気的結合は、きわめて小さく
なる。この結果、それぞれの伝送線路は、独立した２本
の伝送線路として機能する。言い換えれば、本発明によ
って、複数の高インピーダンス線路の積層構成が可能と
なる。あるいは、伝送線路の特性インピーダンスを一定
とした場合には、伝送線路の導体幅を広くすることがで
きるので、複数の低損失伝送線路を実現することができ
る。

【００３２】また、この伝送線路を利用することによっ
て、ウィルキンソンディバイダなどのハイブリッドの、
小型化および低損失化を実現することができる。

【００３３】

【発明の実施の形態】以下、図面を参照して、本発明の
実施例を説明する。

【００３４】実施例１図１（Ａ）は、本発明によるスリット付多層伝送線路の
第１実施例を示す斜視図、図１（Ｂ）は、そのＡ−Ａ線
断面図である。これらの図において、基板１の上面中央
部には、下層伝送線路２が形成されている。下層伝送線
路２と基板１の上面には誘電体膜３が形成され、その上
面には、スリット４１を有する接地導体４が形成されて
いる。さらに、接地導体４の上面には、誘電体膜５が形
成され、その上面中央部には上層伝送線路６が形成され
ている。ここで、スリット４１は、下層伝送線路２およ
び上層伝送線路６を、接地導体４に投影した位置に形成
されている。すなわち、下層伝送線路２、スリット４１
および上層伝送線路６の中心線は、同一垂直面内に位置
する。しかし、それらの幅ｗ₂ ，ｇ，およびｗ₁ は、通
常は、それぞれ異なっている。

【００３５】ここで、基板１としては、ＧａＡｓなどの
半導体や、アルミナなどのセラミックスが好適である。
また、誘電体膜３および５としては、ポリイミドなどの
誘電体がよい。基板１としてＧａＡｓ基板（誘電率１
２．６）を使用し、誘電体膜３および５としてポリイミ
ド（誘電率３．３）を使用すると、下層伝送線路２に流
れる信号によって発生した電界は、主に基板１に集中す
る。このため、接地導体４のスリット４１を通して、上
層伝送線路６に達する電界はきわめて弱く、２本の伝送
線路２および６は、実質的には、独立した伝送線路とし
て機能する。

【００３６】この点をさらに説明する。直交モード(Eve
n mode, Odd mode) の特性インピーダンスをＺｅ，Ｚｏ
とすると、特性インピーダンスの比Ｚｅ／Ｚｏを大きく
することが困難であるために、伝送線路２および６は、
密結合とはならない。これは、下層にある誘電率の大き
な基板１によって、基板内に分布する電界の割合が大き
くなるため、伝送線路２および６間に分布する、Odd mo
deの電界の割合が小さくなり、Ｚｏが比較的大きな値を
とるためである。また、直交モードの位相速度が大きく
異なるため、２本の伝送線路２および６は、方向性結合
器としても機能しない。さらに、伝送線路２および６
は、実効誘電率の差が大きいため、１／４波長線路とし
て使用した場合、それらの実長さは大きく異なる（１．
５倍程度）。このため、伝送線路間の結合をさらに小さ
く抑えることができる。

【００３７】さらに、接地導体４にスリット４１を設け
たことによって、各伝送線路２または６と、接地導体４
との間の容量（対地容量）を、スリットがないときと比
べて相当に小さくすることができる。伝送線路の特性イ
ンピーダンスをＺ₀ 、インダクタンスをＬ、対地容量を
Ｃとすると、Ｚ₀ は、一般に（Ｌ／Ｃ）^1/2 に比例す
る。このため、スリット４１を設けて対地容量を小さく
すると、線路幅ｗ₁ およびｗ₂ を一定にした状態（すな
わちＬを一定にした状態）では、特性インピーダンスを
高くすることができる。あるいは、特性インピーダンス
を一定として、線路幅ｗ₁ およびｗ₂ を広げることも可
能で、この場合は、伝送損失を小さくすることができ
る。これは、単位長当たりの線路の抵抗をＲとすると、
線路の伝送損失は、Ｒ／Ｚ₀ の総和に比例するからであ
る。

【００３８】図２は、伝送線路２および６の結合特性の
測定結果を示すグラフである。半導体基板１および誘電
体膜３の材質を、それぞれ、ＧａＡｓ（誘電率１２．
６）およびポリイミド（誘電率３．３）とした。また、
下層伝送線路２の線路幅ｗ₂ ＝８μｍ，上層伝送線路６
の線路幅ｗ₁ ＝１６μｍ，これらの伝送線路の線路長Ｌ
＝２ｍｍ、スリット４１の幅ｇ＝１５μｍ、および誘電
体膜３および５の膜厚ｈ＝５μｍとした。

【００３９】この測定結果によれば、２本の伝送線路２
および６の結合特性を示すＳ３１は、−１５ｄＢ以下で
ある。また、アイソレーション特性を示すＳ４１は、−
２０ｄＢ以下となっている。これらの値は、２本の伝送
線路２および６が、結合線路として機能せず、２本の独
立した伝送線路として働くことを示している。

【００４０】このように、本実施例では、接地導体４に
スリット４１を設けることによって、対地容量を下げ、
特性インピーダンスを上げるとともに、スリット４１に
よって発生する、伝送線路２および６間の結合を、誘電
率の大きな基板１によって抑えている。これによって、
低損失の伝送線路を実現することができる。

【００４１】実施例２図３（Ａ）は、本発明によるスリット付多層伝送線路の
第２実施例を示す斜視図、図３（Ｂ）は、そのＡ−Ａ線
断面図である。

【００４２】第２実施例が、第１実施例と異なる点は、
基板１上に誘電体膜１１が形成され、その上面中央部に
下層伝送線路２が形成されている点である。この発明で
は、基板１と誘電体膜１１とを合わせて基板１Ａとして
いる。この構成によれば、誘電体膜３（または５）と誘
電体膜１１の誘電率を変えることができる。つまり異な
る種類の誘電体膜（例えば、誘電体膜３，５を誘電率
３．３のポリイミドとし、誘電体膜１１は誘電率２５の
酸化タンタル（Ｔａ₂ Ｏ₅ ）とする）を積層することに
より、基板１の誘電率に依存せずに本発明を実現でき、
回路構成の自由度が向上する。

【００４３】実施例３図４（Ａ）は、本発明によるスリット付多層伝送線路を
用いたウィルキンソンディバイダの実施例を示す斜視
図、図４（Ｂ）は、そのＡ−Ａ線断面図である。

【００４４】図において、半導体基板１の上面中央部に
は、１／４波長線路２１が形成され、その一端が入力端
子７１に接続されている。また、その他端は、半導体基
板１の右側部に引き出され、出力端子７２に接続されて
いる。一方、誘電体膜５の上面中央部には、１／４波長
線路６１が、１／４波長線路２１に対向する形で形成さ
れ、その一端がスルーホール９１を介して入力端子７１
に接続されている。また、その他端は、誘電体膜５の左
側部に引き出され、出力端子７３に接続されている。こ
こで、１／４波長線路６１は、図から明らかなように、
１／４波長線路２１よりも長い。これは、上述したよう
に、誘電体膜５の誘電率が、半導体基板１の誘電率より
も小さいからである。

【００４５】半導体基板１の上面には、さらに、１／４
波長線路２１の他端に一端が接続された抵抗８が形成さ
れ、その他端は、スルーホール９２を介して１／４波長
線路６１の他端に接続されている。この抵抗８は、出力
のバランスをとるためのものである。

【００４６】接地導体４の中央部には、スリット４１が
形成されている。スリット４１は、１／４波長線路２１
および６１を接地導体４に投影した位置に形成されてい
る。言い換えれば、これらの構成要素２１，６１および
４１の各中心線は、同一平面上に位置するようになって
いる。

【００４７】図５は、このウィルキンソンディバイダの
等価回路図である。入力端子７１へ入力されたマイクロ
波は、均等に２分配され、同位相で同振幅のマイクロ波
が、出力端子７２および７３から出力される。

【００４８】図６（Ａ）および図６（Ｂ）は、本実施例
のウィルキンソンディバイダの伝送線路の特性の計算結
果を示すグラフであり、図６（Ａ）は、スリット幅ｇ
と、伝送線路６１の特性インピーダンスおよび線路損失
との関係を示し、図６（Ｂ）は、スリット幅ｇと、伝送
線路２１の特性インピーダンスおよび線路損失との関係
を示している。計算は、有限要素法を用い、以下の条件
で行った。半導体基板１の材質はＧａＡｓ、誘電体膜３
および５の材質はポリイミドである。伝送線路６１の線
路幅ｗ₁ ＝１０μｍ、伝送線路２１の線路幅ｗ₂ ＝５μ
ｍ、誘電体膜３および５の膜厚ｈ₁ およびｈ₂ は、それ
ぞれ５μｍである。

【００４９】この計算結果によれば、接地導体４のスリ
ット４１の幅ｇが広くなるのにしたがって、伝送線路６
１および２１のいずれの場合も、特性インピーダンスが
増加し、線路損失が減少することがわかる。

【００５０】従来のウィルキンソンディバイダでは、１
／４波長線路の線路幅ｗは、数百μｍから数ｍｍ以上に
も及び、接地導体と１／４波長線路との距離ｈも、１０
０μｍから１ｍｍ程度であったことを考慮すれば、本実
施例のウィルキンソンディバイダは、大いに小型化する
ことができる。また、高インピーダンスで低損失な伝送
線路を容易に実現することができる。

【００５１】さらに、このウィルキンソンディバイダの
特性インピーダンスを７０オームとしたときの、１／４
波長線路２１および６１の実長さを、有限要素法を用い
て計算すると次のようになる。スリット４１の幅ｇ＝２
５μｍの場合、接地導体４の上部に形成される１／４波
長線路６１については、線路幅ｗ₁ ＝１３μｍ、実誘電
率ｅ_eff ＝２．９で、２０ＧＨｚにおける実長さは２．
３ｍｍとなる。一方、接地導体４の下部に形成される１
／４波長線路２１については、線路幅ｗ₂ ＝５μｍ、実
誘電率ｅ_eff ＝７．６で、２０ＧＨｚにおける実長さは
１．４ｍｍとなる。

【００５２】図７は、このような寸法で製作したウィル
キンソンディバイダの回路特性の測定結果を示す。入力
端子７１から２つの出力端子７２および７３への、通過
特性Ｓ₂₁およびＳ₃₁はほぼ等しく、位相角Ａｎｇ₂₁およ
びＡｎｇ₃₁もほぼ等しい。両出力端子７２および７３の
アイソレーションＳ₃₂も、−１５ｄＢ以上の値が得られ
ている。これらの結果から、本実施例は、ウィルキンソ
ンディバイダとして機能していることが分かる。

【００５３】実施例４図８〜図１０は、本発明によるスリット付多層伝送線路
を用いた２段構成のウィルキンソンディバイダの実施例
を示す図であり、図８は等価回路図、図９は上面図、図
１０は上層伝送線路を除いたときの上面図である。

【００５４】本実施例は、図８に示すように、ウィルキ
ンソンディバイダを２段縦続接続したものである。ま
ず、図９に示す誘電体膜５の上面においては、メアンダ
状の２本の１／４波長線路６１および６２が形成されて
いる。これらは、スルーホール９４および９５を介し
て、下層に形成された抵抗８１と直列接続されている。
また、１／４波長線路６１の端部は、スルーホール９１
を介して下層の入力端子７１に接続されている。さら
に、１／４波長線路６２の端部は、出力端子７２に接続
されるとともに、スルーホール９２を介して、下層に形
成された抵抗８２の一端に接続され、抵抗８２の他端が
スルーホール９３を介して、上層の出力端子７３に接続
されている。

【００５５】一方、半導体基板１の上面においては、図
１０に示すように、抵抗８１を介して直列接続された２
本の１／４波長線路２１および２２が、メアンダ状に形
成されている。１／４波長線路２１の端部は、入力端子
７１に接続されている。また、１／４波長線路２２の端
部は、スルーホール９３を介して、上層の出力端子７３
に接続されるとともに、抵抗８２およびスルーホール９
２介して、上層の出力端子７２に接続されている。

【００５６】さらに、接地導体４には、１／４波長線路
２１，２２，６１および６２を投影した位置に、メアン
ダ状のスリット４１が形成されている。こうして、図８
に示すようなウィルキンソンディバイダが構成される。

【００５７】ここで、下層の１／４波長線路２１および
２２の実長さが、上層の１／４波長線路６１および６２
の実長さより短くなっているのは、前述したように、半
導体基板１と誘電体膜５の誘電率の差によるものであ
る。

【００５８】本実施例によれば、出力端子７２および７
３からは、入力端子７１へ入力されたマイクロ波信号
が、位相が反転され、かつパワーが１／２にされて出力
される。

【００５９】実施例５図１１〜図１３は、本発明によるスリット付多層伝送線
路を用いた３分配合成ウィルキンソンディバイダの実施
例を示す図であり、図１１は等価回路図、図１２は上面
図、図１３は上層伝送線路を除いたときの上面図であ
る。

【００６０】これらの図において、半導体基板１上に
は、２本の１／４波長線路２１および２２が、メアンダ
状に形成され、それらの一端は、スルーホール９１を介
して上層の入力端子７１に接続されている。また、１／
４波長線路２１および２２の他端は、出力端子７２およ
び７４にそれぞれ接続されるとともに、抵抗８１および
８２を介して、スルーホール９２に接続されている。

【００６１】一方、上層の誘電体膜５の上面には、１本
の１／４波長線路６１がアメンダ状に形成され、その一
端が入力端子７１に接続され、他端が出力端子７３に接
続されている。この出力端子７３は、スルーホール９２
を介して、抵抗８１および８２に接続されている。

【００６２】さらに、接地導体４には、１／４波長線路
２１，２２および６１を投影した位置に、スリット４１
が形成されている。こうして、図１１に示すような３分
配合成ウィルキンソンディバイダが実現される。

【００６３】実施例６図１４〜図１６は、本発明によるスリット付多層伝送線
路を用いたブランチライン型９０度ハイブリッドの実施
例を示す。これは、半導体基板１上に形成された２本の
１／４波長線路２１および２２と、上層の誘電体膜５上
に形成された２本の１／４波長線路６１および６２を、
スルーホール９１および９２を介して、ループ状に接続
したものである。また、接地導体４には、これらの１／
４波長線路を投影した位置に、スリット４１が形成され
ている。本実施例の構成は、図から明らかなので、詳し
い説明は省略する。

【００６４】ブランチライン型９０度ハイブリッドにお
いては、端子７１に入力されたマイクロ波信号は、端子
７４から位相反転されて出力される。また、端子７２か
らは、位相が９０度遅れた信号が出力され、端子７３に
は出力がない。

【００６５】実施例７図１７〜図１９は、本発明によるスリット付多層伝送線
路を用いた２段構成のブランチライン型９０度ハイブリ
ッドの実施例を示す。

【００６６】本実施例においては、半導体基板１上に
は、４本の１／４波長線路２１，２２，２３および２４
が形成され、ループ状に接続されている。これによっ
て、第１のブランチライン型９０度ハイブリッドが形成
される。一方、上層の誘電体膜５上には、３本の１／４
波長線路６１，６２および６３が形成され、スルーホー
ル９２および９４を介して、下層の１／４波長線路２２
とループ状に接続されている。これによって、第２のブ
ランチライン型９０度ハイブリッドが、第１のハイブリ
ッドと縦続接続された形で形成される。こうして、２段
構成のブランチライン型９０度ハイブリッドが実現され
る。

【００６７】実施例８図２０〜図２４は、本発明によるスリット付多層伝送線
路を用いた半集中定数ブランチライン型９０度ハイブリ
ッドの実施例を示す。これは、ブランチライン型９０度
ハイブリッドの各端子を、キャパシタを介して接地する
ことによって、短い波長線路で、等価的に１／４波長線
路を構成するものである。平面型の半集中定数ブランチ
ライン型９０度ハイブリッドは、たとえば、Tetsuo Hir
ota, etal., "Reduced-Size Branch-Line and Rat-Race
Hybrids for Uniplanar MMIC's", IEEE Transactions
on Microwave Theory and Techniques, Vol. 38, No.
3,March 1990 に開示されている。この実施例は、本発
明による多層伝送線路を用いて、３次元のブランチライ
ン型９０度ハイブリッドを実現したものである。

【００６８】図２０〜図２４において、半導体基板１上
には、特性インピーダンスが７０オームの１／１２波長
線路２５と１／８波長線路２６とが形成されている。１
／１２波長線路２５の一端は、端子７４に接続され、１
／８波長線路２６の一端は、スルーホール９１を通し
て、上層の端子７１に接続されている。また、これらの
波長線路２５および２６の他端は、相互に接続され、そ
の接続点が端子７３に引き出されている。半導体基板１
上には、さらに４つのキャパシタ１０１，１０２，１０
３および１０４が形成されている。

【００６９】一方、誘電体膜５の上面にも、特性インピ
ーダンスが７０オームの１／１２波長線路６５と１／８
波長線路６６とが形成されている。１／１２波長線路６
５の一端は、端子７１に接続され、１／８波長線路６６
一端は、スルーホール９６を通して、下層の端子７４に
接続されている。また、これらの波長線路６５および６
６の他端は、相互に接続され、その接続点が端子７２に
引き出されている。

【００７０】半導体基板１上に形成された４つのキャパ
シタ１０１〜１０４は、端子７１〜７４と接地導体４と
の間に接続されている。すなわち、キャパシタ１０１
は、その一端がスルーホール９１を通して端子７１に接
続され、その他端がスルーホール９２を通して接地導体
４に接続されている。同様に、キャパシタ１０２は、そ
の一端がスルーホール９３を通して端子７２に接続さ
れ、その他端がスルーホール９４を通して接地導体４に
接続されている。キャパシタ１０３は、その一端が端子
７３に接続され、その他端がスルーホール９５を通して
接地導体４に接続されている。最後に、キャパシタ１０
４は、その一端が端子７４に接続され、その他端がスル
ーホール９７を通して接地導体４に接続されている。

【００７１】さらに、接地導体４には、各波長線路を投
影した位置に、スリット４１が形成されている。こうし
て、図２０に示すような半集中定数ブランチライン型９
０度ハイブリッドが形成される。

【００７２】本実施例においても、接地導体４にスリッ
ト４１を形成し、その上下に伝送線路２５，２６，６５
および６６を形成している。これらの伝送線路は、結合
線路として機能せず、２本の独立した伝送線路として働
く点は、他の実施例と同様である。

【００７３】また、本実施例の伝送線路の特性インピー
ダンスおよび線路損失と、スリット４１の幅ｇとの関係
は、図６Ａおよび図６Ｂに示す関係と同様である。すな
わち、スリット幅ｇを大きくするのにしたがって、伝送
線路の特性インピーダンスを高くし、損失を小さくする
ことができる。この結果、従来の回路と比較して、より
小型の回路を実現することが可能である。

【００７４】本実施例において、特性インピーダンスが
７０オームの１／８波長線路２６および６６の実長さを
計算すると、次のようになる。接地導体４のスリット幅
ｇ＝２５μｍのとき、上層の１／８波長線路６６につい
ては、線路幅ｗ₁ ＝１３μｍ、実効誘電率ｅ_eff ＝２．
９で、２０ＧＨｚにおける実長さは１．１５ｍｍとな
る。一方、下層の１／８波長線路２６については、線路
幅ｗ₂ ＝５μｍ、実効誘電率ｅ_eff ＝７．６で、２０Ｇ
Ｈｚにおける実長さは０．７ｍｍとなる。

【００７５】図２５は、このような寸法で製作されたハ
イブリッドの、回路特性の測定結果を示すグラフであ
る。Ｓ₂₁は、通過ポートの特性、Ｓ₄₁は、結合ポートの
特性、Ｓ₃₁は、アイソレーションポートの特性を示す。
図中の位相差は、通過ポートと結合ポートに出力される
信号の位相差を示す。この結果から、本実施例のハイブ
リッドは、９０度ハイブリッドとして動作していること
が分かる。

【００７６】実施例９図２６〜図２８は、本発明によるスリット付多層伝送線
路を用いた半集中定数２段ブランチライン型９０度ハイ
ブリッドの実施例を示す。これは上述した実施例８の半
集中定数ブランチライン型９０度ハイブリッドを２段縦
続接続したものである。すなわち、実施例７と８とを組
み合わせた構成である。本実施例が、実施例７と異なる
主な点は、次の通りである。

【００７７】（１）実施例７の１／４波長線路２１およ
び２３に代えて、１／１２波長線路２５および２７を形
成した点。

【００７８】（２）実施例７の１／４波長線路２２およ
び２４に代えて、１／８波長線路２６および２８を形成
した点。

【００７９】（３）実施例７の１／４波長線路６１およ
び６３に代えて、１／１２波長線路６５および６７を形
成した点。

【００８０】（４）実施例７の１／４波長線路６２に代
えて、１／８波長線路６６を形成した点。

【００８１】（５）各波長線路の相互接続点をキャパシ
タを介して接地導体４に接続した点。本実施例の動作
は、実施例７の動作とほぼ同様である。

【００８２】実施例１０図２９〜図３２は、本発明によるスリット付多層伝送線
路を用いたラットレース型１８０度ハイブリッドの実施
例を示す。

【００８３】これらの図において、半導体基板１上に
は、３／４波長線路２９が形成されている。一方、誘電
体膜５の上には、３本の１／４波長線路６２，６３およ
び６４が形成されている。これら３本の１／４波長線路
６２〜６４は、直列に接続され、その一端がスルーホー
ル９１を通して、下層の３／４波長線路２９の一端に接
続され、その他端がスルーホール９２を通して、３／４
波長線路２９の他端に接続されている。また、これらの
接続点は、端子７１および７２に引き出されている。さ
らに、１／４波長線路の各接続点は、端子７３および７
４に引き出されている。これらの各波長線路のインピー
ダンスは、７０オームである。

【００８４】さらに、接地導体４には、３／４波長線路
２９および１／４波長線路６２〜６４を投影した位置に
スリット４１が形成されている。こうして、図２９の等
価回路に示すようなラットレース型１８０度ハイブリッ
ドが形成される。

【００８５】本実施例において、特性インピーダンスが
７０オームの１／４波長線路６２〜６４および３／４波
長線路２９の実長さを計算すると、次のようになる。接
地導体４のスリット幅ｇ＝２５μｍのとき、１／４波長
線路６２〜６４については、線路幅ｗ₁ ＝１３μｍ、実
効誘電率ｅ_eff ＝２．９で、２０ＧＨｚにおける実長さ
は２．３ｍｍとなる。一方、３／４波長線路２９につい
ては、線路幅ｗ₂ ＝５μｍ、実効誘電率ｅ_eff ＝７．６
で、２０ＧＨｚにおける実長さは４．２ｍｍとなる。

【００８６】図３２は、このような寸法で製作されたハ
イブリッドの、回路特性の測定結果を示すグラフであ
る。Ｓ₂₁は、通過ポートの特性、Ｓ₃₁は、結合ポートの
特性、Ｓ₄₁は、アイソレーションポートの特性を示す。
図中の位相差は、通過ポートと結合ポートに出力される
信号の位相差を示す。この結果から、本実施例のハイブ
リッドは、１８０度ハイブリッドとして機能しているこ
とが分かる。

【００８７】実施例１１図３３〜図３５は、本発明によるスリット付多層伝送線
路を用いた半集中定数ラットレース型１８０度ハイブリ
ッドの実施例を示す。

【００８８】これらの図において、半導体基板１上に
は、特性インピーダンス１００Ωの２本の１／８波長線
路２６および２８が形成されている。一方、誘電体膜５
の上には、特性インピーダンス１００Ωの１本の１／８
波長線路６６が形成されている。下層の２本の１／８波
長線路２６および２８は直列に形成され、その相互接続
点が端子７３に接続されている。また、１／８波長線路
２８の一端が端子７１に引き出され、１／８波長線路２
６の一端がスルーホール９４を介して、上層の１／８波
長線路６６の一端に接続されている。また、これらの相
互接続点が端子７４に引き出され、１／８波長線路６６
の他端は、端子７２に接続されている。

【００８９】さらに、半導体基板１上には、キャパシタ
１０３，１０４および１０５が形成されている。キャパ
シタ１０５は、その一端が下層の端子７１に接続され、
他端がスルーホール９１を通して、上層の端子７２に接
続されている。キャパシタ１０３は、１／８波長線路２
６および２８の接続点と接地導体４との間に接続され、
キャパシタ１０４は、１／８波長線路２６および６６の
接続点と接地導体４との間に接続されている。

【００９０】接地導体４には、１／８波長線路２６，２
８および６６を投影した位置にスリット４１が形成され
ている。こうして、図３３の等価回路に示すような半集
中定数ラットレース１８０度ハイブリッドが形成され
る。

【００９１】実施例１２図３６〜図３９は、本発明によるスリット付多層伝送線
路を用いた位相反転型ハイブリッドリングの実施例を示
す。

【００９２】位相反転型ハイブリッドリングは、ラット
レース型ハイブリッドの３／４波長線路を、１：−１変
成器で置換したものである。ラットレース型に比較し
て、分配アイソレーション特性が広帯域となる特徴があ
る。

【００９３】図３６の等価回路を参照して、位相反転型
ハイブリッドリングの動作を説明する。２本の１／４波
長線路１１１および１１２からなる結合線路は、１：−
１変成器として機能し、端子７３には、端子７１に入力
した信号よりも、位相が９０度進んだ信号が得られる。
一方、端子７２には、端子７１に入力した信号より、位
相が９０度遅れた信号が得られる。このため、端子７２
と７３から出力される信号の位相差は、１８０度であ
る。端子７４には、位相が１８０度遅れた信号が、端子
７２側から供給され、位相が０度の信号が、端子７３側
から供給される。この結果、これらの信号がキャンセル
し合うため、信号は出力されない。

【００９４】本実施例は、本発明による多層伝送線路を
用いて形成した３本の１／４波長線路２１，２２および
６１に、結合線路１１１および１１２を用いて形成した
１：−１変成器を組み合わせた構成である。

【００９５】図３７〜図３９において、半導体基板１上
には、２本の１／４波長線路２１および２２が形成され
ている。一方、誘電体膜５上には、１／４波長線路６１
が形成されている。これらは、スルーホールを介して、
図３６に示すように接続されている。すなわち、上層に
形成された端子７１は、スルーホール９１を介して、下
層の１／４波長線路２１の一端に接続されている。１／
４波長線路２１の他端は、スルーホール９２を介して、
上層の１／４波長線路６１の一端に接続され、この接続
点が端子７２に引き出されている。１／４波長線路６１
の他端は、端子７４に接続されるとともに、スルーホー
ル９３を介して、下層の１／４波長線路２２の一端に接
続されている。１／４波長線路２２の他端は、端子７３
に接続されている。この端子７３は、結合線路１１２と
同一の層に形成されている。

【００９６】接地導体４には、１／４波長線路２１，２
２および６１が投影された位置に、スリット４１が形成
されている。こうして、多層伝送線路の部分が構成され
る。

【００９７】一方、１：−１変成器の部分は、以下のよ
うに構成されている。まず、半導体基板１上に、接地導
体４５が形成されている。接地導体４５は、スルーホー
ル９７を介して、接地導体４に接続されている。また、
誘電体膜５の上面に１／４波長線路１１１が形成され、
その下方の誘電体膜５中に、１／４波長線路１１２が形
成されている。これらの１／４波長線路１１１および１
１２は、結合線路であり、１：−１変成器を構成する。

【００９８】

【発明の効果】以上説明したように本発明によれば、接
地導体に形成したスリットによって、各伝送線路と接地
導体との間の容量を減少させるとともに、このスリット
によって発生する伝送線路間の結合を、大きな誘電率を
有する基板を利用して、小さく抑えている。このよう
に、スリットによって容量を減少させて、高インピーダ
ンス線路を実現するとともに、伝送線路間の結合を抑え
て、これらの伝送線路の独立性を確保することができ
る。したがって、複数の高インピーダンス線路の積層構
成が可能となる。あるいは、伝送線路の特性インピーダ
ンスを一定とした場合には、伝送線路の導体幅を広くす
ることができるので、複数の低損失伝送線路を実現する
ことができる。

【００９９】また、この伝送線路を利用することによっ
て、ウィルキンソンディバイダなどのハイブリッドの、
小型化および低損失化を実現することができる。

【図面の簡単な説明】

【図１】（Ａ）は、本発明によるスリット付多層伝送線
路の第１実施例を示す斜視図、（Ｂ）は、（Ａ）のＡ−
Ａ線断面図である。

【図２】第１実施例に係る伝送線路２および６の結合特
性の測定結果を示すグラフである。

【図３】（Ａ）は、本発明によるスリット付多層伝送線
路の第２実施例を示す斜視図、（Ｂ）は、（Ａ）のＡ−
Ａ線断面図である。

【図４】（Ａ）は、本発明によるスリット付多層伝送線
路を用いたウィルキンソンディバイダの実施例を示す斜
視図、（Ｂ）は、（Ａ）のＡ−Ａ線断面図である。

【図５】図４（Ａ）に示すウィルキンソンディバイダの
等価回路図である。

【図６】（Ａ）および（Ｂ）は、図４Ａに示すウィルキ
ンソンディバイダの伝送線路の特性の計算結果を示すグ
ラフであり、（Ａ）は、スリット幅ｇと、伝送線路（１
／４波長線路）６１の特性インピーダンスおよび線路損
失との関係を示し、（Ｂ）は、スリット幅ｇと、伝送線
路（１／４波長線路）２１の特性インピーダンスおよび
線路損失との関係を示している。

【図７】図４（Ａ）に示すウィルキンソンディバイダの
回路特性の測定結果を示すグラフである。

【図８】本発明によるスリット付多層伝送線路を用いた
２段構成のウィルキンソンディバイダの実施例を示す等
価回路図である。

【図９】本発明によるスリット付多層伝送線路を用いた
２段構成のウィルキンソンディバイダの実施例を示す上
面図である。

【図１０】本発明によるスリット付多層伝送線路を用い
た２段構成のウィルキンソンディバイダの実施例を示す
上層伝送線路を除いたときの上面図である。

【図１１】本発明によるスリット付多層伝送線路を用い
た３分配合成ウィルキンソンディバイダの実施例を示す
等価回路図である。

【図１２】本発明によるスリット付多層伝送線路を用い
た３分配合成ウィルキンソンディバイダの実施例を示す
上面図である。

【図１３】本発明によるスリット付多層伝送線路を用い
た３分配合成ウィルキンソンディバイダの実施例を示す
上層伝送線路を除いたときの上面図である。

【図１４】本発明によるスリット付多層伝送線路を用い
たブランチライン型９０度ハイブリッドの実施例を示す
等価回路図である。

【図１５】本発明によるスリット付多層伝送線路を用い
たブランチライン型９０度ハイブリッドの実施例を示す
上面図である。

【図１６】本発明によるスリット付多層伝送線路を用い
たブランチライン型９０度ハイブリッドの実施例を示す
上層伝送線路を除いたときの上面図である。

【図１７】本発明によるスリット付多層伝送線路を用い
た２段構成のブランチライン型９０度ハイブリッドの実
施例を示す等価回路図である。

【図１８】本発明によるスリット付多層伝送線路を用い
た２段構成のブランチライン型９０度ハイブリッドの実
施例を示す上面図である。

【図１９】本発明によるスリット付多層伝送線路を用い
た２段構成のブランチライン型９０度ハイブリッドの実
施例を示す上層伝送線路を除いたときの上面図である。

【図２０】本発明によるスリット付多層伝送線路を用い
た半集中定数ブランチライン型９０度ハイブリッドの実
施例を示す等価回路図である。

【図２１】本発明によるスリット付多層伝送線路を用い
た半集中定数ブランチライン型９０度ハイブリッドの実
施例を示す斜視図である。

【図２２】本発明によるスリット付多層伝送線路を用い
た半集中定数ブランチライン型９０度ハイブリッドの実
施例を示す断面図である。

【図２３】本発明によるスリット付多層伝送線路を用い
た半集中定数ブランチライン型９０度ハイブリッドの実
施例を示す上面図である。

【図２４】本発明によるスリット付多層伝送線路を用い
た半集中定数ブランチライン型９０度ハイブリッドの実
施例を示す上層伝送線路を除いたときの上面図である。

【図２５】図２１に示す半集中定数ブランチライン型９
０度ハイブリッドの回路特性の測定結果を示すグラフで
ある。

【図２６】本発明によるスリット付多層伝送線路を用い
た２段半集中定数ブランチライン型９０度ハイブリッド
の実施例を示す等価回路図である。

【図２７】本発明によるスリット付多層伝送線路を用い
た２段半集中定数ブランチライン型９０度ハイブリッド
の実施例を示す上面図である。

【図２８】本発明によるスリット付多層伝送線路を用い
た２段半集中定数ブランチライン型９０度ハイブリッド
の実施例を示す上層伝送線路を除いたときの上面図であ
る。

【図２９】本発明によるスリット付多層伝送線路を用い
たラットレース型１８０度ハイブリッドの実施例を示す
等価回路図である。

【図３０】本発明によるスリット付多層伝送線路を用い
たラットレース型１８０度ハイブリッドの実施例を示す
上面図である。

【図３１】本発明によるスリット付多層伝送線路を用い
たラットレース型１８０度ハイブリッドの実施例を示す
上層伝送線路を除いたときの上面図である。

【図３２】図３０に示すラットレース型１８０度ハイブ
リッドの回路特性の測定結果を示すグラフである。

【図３３】本発明によるスリット付多層伝送線路を用い
た半集中定数ラットレース型１８０度ハイブリッドの実
施例を示す等価回路図である。

【図３４】本発明によるスリット付多層伝送線路を用い
た半集中定数ラットレース型１８０度ハイブリッドの実
施例を示す上面図である。

【図３５】本発明によるスリット付多層伝送線路を用い
た半集中定数ラットレース型１８０度ハイブリッドの実
施例を示す上層伝送線路を除いたときの上面図である。

【図３６】本発明によるスリット付多層伝送線路を用い
た位相反転型ハイブリッドリングの実施例を示す等価回
路図である。

【図３７】本発明によるスリット付多層伝送線路を用い
た位相反転型ハイブリッドリングの実施例を示す断面図
である。

【図３８】本発明によるスリット付多層伝送線路を用い
た位相反転型ハイブリッドリングの実施例を示す上面図
である。

【図３９】本発明によるスリット付多層伝送線路を用い
た位相反転型ハイブリッドリングの実施例を示す上層伝
送線路を除いたときの上面図である。

【符号の説明】

１基板２伝送線路３誘電体膜４接地導体５誘電体膜６伝送線路１１誘導体膜２１，２２，２３，２４，６１，６２，６３，６４１
／４波長線路２５，２７，６５，６７１／１２波長線路２６，２８，６６１／８波長線路２９３／４波長線路４１スリット７１入力端子７２出力端子７３出力端子７４出力端子９１〜９７スルーホール１０１〜１０４キャパシタ１１１，１１２結合線路

───────────────────────────────────────────────────── フロントページの続き (72)発明者鴨川健司東京都新宿区西新宿三丁目19番２号日本電信電話株式会社内

Claims

【特許請求の範囲】

【請求項１】基板と、前記基板上に形成された第１の誘電体膜と、前記第１の誘電体膜上に形成された接地導体と、前記接地導体上に形成された第２の誘電体膜と、前記基板と前記第１の誘電体膜との間に形成された第１
の伝送線路と、前記第２の誘電体膜上に形成された第２の伝送線路と、前記接地導体に形成されたスリットとを具備し、前記基
板の誘電率は、前記第１の誘電体膜の誘電率よりも大き
いことを特徴とする伝送線路。
【請求項２】請求項１に記載の伝送線路において、前
記スリットは、前記第１の伝送線路および前記第２の伝
送線路を、前記接地導体に投影した位置に形成されたこ
とを特徴とする伝送線路。
【請求項３】請求項１に記載の伝送線路において、前
記基板は、その上面に形成された第３の誘電体膜を具備
する基板であり、前記第１の伝送線路は、前記第３の誘
電体膜と前記第１の誘電体膜との間に形成されたことを
特徴とする伝送線路。
【請求項４】請求項１に記載の伝送線路において、前
記基板は、半導体基板であることを特徴とする伝送線
路。
【請求項５】請求項１に記載の伝送線路において、前
記基板は、誘電体基板であることを特徴とする伝送線
路。
【請求項６】請求項１に記載の伝送線路において、前
記誘電体基板は、セラミックスからなることを特徴とす
る伝送線路。
【請求項７】基板と、前記基板上に形成された第１の誘電体膜と、前記第１の誘電体膜上に形成された接地導体と、前記接地導体上に形成された第２の誘電体膜と、前記基板と前記第１の誘電体膜との間に形成された第１
の伝送線路と、前記第２の誘電体膜上に形成された第２の伝送線路と、前記接地導体に形成されたスリットとを具備し、前記基板の誘電率は、前記第１の誘電体膜の誘電率より
も大きく、かつ前記第１の伝送線路および前記第２の伝
送線路は、ウィルキンソンディバイダの１／４波長線路
を構成することを特徴とするウィルキンソンディバイ
ダ。
【請求項８】請求項７に記載のウィルキンソンディバ
イダは、１段２分配のウィルキンソンディバイダであ
り、前記第１の伝送線路および前記第２の伝送線路は、
それぞれ１本の１／４波長線路を有することを特徴とす
るウィルキンソンディバイダ。
【請求項９】請求項７に記載のウィルキンソンディバ
イダは、多段ウィルキンソンディバイダであり、前記第
１の伝送線路および前記第２の伝送線路は、それぞれ、
少なくとも２本の１／４波長線路を有することを特徴と
するウィルキンソンディバイダ。
【請求項１０】請求項７に記載のウィルキンソンディ
バイダは、３分配以上の多分配ウィルキンソンディバイ
ダであり、前記第１の伝送線路および前記第２の伝送線
路の少なくとも一方の伝送線路は、複数本の１／４波長
線路を有することを特徴とするウィルキンソンディバイ
ダ。
【請求項１１】基板と、前記基板上に形成された第１の誘電体膜と、前記第１の誘電体膜上に形成された接地導体と、前記接地導体上に形成された第２の誘電体膜と、前記基板と前記第１の誘電体膜との間に形成された第１
の伝送線路と、前記第２の誘電体膜上に形成された第２の伝送線路と、前記接地導体に形成されたスリットとを具備し、前記基板の誘電率は、前記第１の誘電体膜の誘電率より
も大きく、かつ前記第１の伝送線路および前記第２の伝
送線路は、ブランチライン型９０度ハイブリッドの１／
４波長線路を構成することを特徴とするブランチライン
型９０度ハイブリッド。
【請求項１２】請求項１１に記載のブランチライン型
９０度ハイブリッドは、多段ブランチライン型９０度ハ
イブリッドであり、前記第１の伝送線路および前記第２
の伝送線路は、それぞれ、少なくとも３本の１／４波長
線路を有することを特徴とするブランチライン型９０度
ハイブリッド。
【請求項１３】基板と、前記基板上に形成された第１の誘電体膜と、前記第１の誘電体膜上に形成された接地導体と、前記接地導体上に形成された第２の誘電体膜と、前記基板と前記第１の誘電体膜との間に形成された第１
の伝送線路と、前記第２の誘電体膜上に形成された第２の伝送線路と、前記接地導体に形成されたスリットとを具備し、前記基板の誘電率は、前記第１の誘電体膜の誘電率より
も大きく、かつ前記第１の伝送線路および前記第２の伝
送線路は、半集中定数ブランチライン型９０度ハイブリ
ッドの波長線路を構成することを特徴とする半集中定数
ブランチライン型９０度ハイブリッド。
【請求項１４】請求項１３に記載の半集中定数ブラン
チライン型９０度ハイブリッドにおいて、前記第１の伝
送線路および前記第２の伝送線路は、それぞれ、１／１
２波長線路および１／８波長線路を含み、これらの線路
は交互に配置されていることを特徴とする半集中定数ブ
ランチライン型９０度ハイブリッド。
【請求項１５】請求項１３に記載の半集中定数ブラン
チライン型９０度ハイブリッドは、多段半集中定数ブラ
ンチライン型９０度ハイブリッドであり、前記第１の伝
送線路および前記第２の伝送線路は、少なくとも３本の
波長線路を有することを特徴とする半集中定数ブランチ
ライン型９０度ハイブリッド。
【請求項１６】基板と、前記基板上に形成された第１の誘電体膜と、前記第１の誘電体膜上に形成された接地導体と、前記接地導体上に形成された第２の誘電体膜と、前記基板と前記第１の誘電体膜との間に形成された第１
の伝送線路と、前記第２の誘電体膜上に形成された第２の伝送線路と、前記接地導体に形成されたスリットとを具備し、前記基板の誘電率は、前記第１の誘電体膜の誘電率より
も大きく、かつ前記第１の伝送線路および前記第２の伝
送線路は、ラットレース型１８０度ハイブリッドの３／
４波長線路および１／４波長線路を構成することを特徴
とするラットレース型１８０度ハイブリッド。
【請求項１７】基板と、前記基板上に形成された第１の誘電体膜と、前記第１の誘電体膜上に形成された接地導体と、前記接地導体上に形成された第２の誘電体膜と、前記基板と前記第１の誘電体膜との間に形成された第１
の伝送線路と、前記第２の誘電体膜上に形成された第２の伝送線路と、前記接地導体に形成されたスリットとを具備し、前記基板の誘電率は、前記第１の誘電体膜の誘電率より
も大きく、かつ前記第１の伝送線路および前記第２の伝
送線路は、半集中定数ラットレース型１８０度ハイブリ
ッドの波長線路を構成することを特徴とする半集中定数
ラットレース型１８０度ハイブリッド。
【請求項１８】請求項１７に記載の半集中定数ラット
レース型１８０度ハイブリッドにおいて、前記第１の伝
送線路は２本の１／８波長線路を含み、前記第２の伝送
線路は１本の１／８波長線路を含み、これらの１／８波
長線路はキャパシタとともにループ状に接続されている
ことを特徴とする半集中定数ラットレース型１８０度ハ
イブリッド。
【請求項１９】基板と、前記基板上に形成された第１の誘電体膜と、前記第１の誘電体膜上に形成された接地導体と、前記接地導体上に形成された第２の誘電体膜と、前記基板と前記第１の誘電体膜との間に形成された第１
の伝送線路と、前記第２の誘電体膜上に形成された第２の伝送線路と、前記接地導体に形成されたスリットとを具備し、前記基板の誘電率は、前記第１の誘電体膜の誘電率より
も大きく、かつ前記第１の伝送線路および前記第２の伝
送線路は、位相反転型ハイブリッドリングの１／４波長
線路を構成することを特徴とする位相反転型ハイブリッ
ドリング。
【請求項２０】請求項７ないし１９のいずれかの項に
記載のハイブリッドにおいて、前記スリットは、前記第
１の伝送線路および前記第２の伝送線路を、前記接地導
体に投影した位置に形成されたことを特徴とするハイブ
リッド。
【請求項２１】請求項７ないし１９のいずれかの項に
記載のハイブリッドにおいて、前記基板と前記第１の誘
電体膜との間に形成された第３の誘電体膜を具備し、前
記第１の伝送線路は、前記第３の誘電体膜と前記第１の
誘電体膜との間に形成されたことを特徴とするハイブリ
ッド。
【請求項２２】請求項７ないし１９のいずれかの項に
記載のハイブリッドにおいて、前記基板は、半導体基板
であることを特徴とするハイブリッド。
【請求項２３】請求項７ないし１９のいずれかの項に
記載のハイブリッドにおいて、前記基板は、誘電体基板
であることを特徴とするハイブリッド。
【請求項２４】請求項７ないし１９のいずれかの項に
記載のハイブリッドにおいて、前記誘電体基板は、セラ
ミックスからなることを特徴とするハイブリッド。