JP2008219081A - バラン - Google Patents

バラン Download PDF

Info

Publication number
JP2008219081A
JP2008219081A JP2007049366A JP2007049366A JP2008219081A JP 2008219081 A JP2008219081 A JP 2008219081A JP 2007049366 A JP2007049366 A JP 2007049366A JP 2007049366 A JP2007049366 A JP 2007049366A JP 2008219081 A JP2008219081 A JP 2008219081A
Authority
JP
Japan
Prior art keywords
line
pattern
terminals
balun
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007049366A
Other languages
English (en)
Other versions
JP4645976B2 (ja
Inventor
Kazuo Tsubouchi
和夫 坪内
Sunao Takagi
直 高木
Hiroyuki Nakase
博之 中瀬
Taku Kameda
卓 亀田
Yoji Isoda
陽次 礒田
Kensuke Nakajima
健介 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku University NUC
Mitsubishi Electric Corp
Original Assignee
Tohoku University NUC
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku University NUC, Mitsubishi Electric Corp filed Critical Tohoku University NUC
Priority to JP2007049366A priority Critical patent/JP4645976B2/ja
Publication of JP2008219081A publication Critical patent/JP2008219081A/ja
Application granted granted Critical
Publication of JP4645976B2 publication Critical patent/JP4645976B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】小型化を図るとともに、広帯域性能などの高性能を実現させる。
【解決手段】第一の配線パターン200は、端子A,Cと、それらを接続するC字型の第1の線路パターン2とから構成され、第二の配線パターン300は、端子D,Fと、それらを接続するC字型の第2の線路パターン3とから構成されている。第1および第2の線路パターン2,3は開口部が重ならないように互いに180°ずらして、板状の誘電体1を介在させて積層されている。端子A,Cは第一の伝送線路4に接続され、端子D,Fはそれぞれ第二および第三の伝送線路6,7に接続されている。また、第1の線路パターン2のほぼ中央部と第二及び第三の伝送線路6,7のグランド導体5とは、接続回路8にて電気的に接続されている。
【選択図】図1

Description

本発明はバランに関し、特に、多層配線構造を用いたバランに関する。
無線通信において平衡モードで伝播する信号と不平衡モードで伝播する信号の変換をおこなうバランは、アンテナやミクサ、逓倍器、増幅器などの多くの回路に用いられており、その高性能化、小型化、低コスト化は重要である。特に、広帯域性能が得られ、また、MIC(Microwave Integrated Circuit)やMMIC(Monolithic Microwave Integrated Circuit)などの集積回路技術での構成が可能で小型なバランとしてマーチャントバランが提案され、広く用いられている。
図8に、従来のマーチャントバランの等価回路を示す(例えば、非特許文献1参照)。図8に示すように、従来のマーチャントバランは、2つのλ/4長(λは使用する信号周波数の波長)の結合線路を組み合わせて構成され、ポート1から入力された不平衡モード信号は結合線路1(符号20)および結合線路2(符号21)を順次伝播し、結合線路1(符号20)および結合線路2(符号21)を介してポート2とポート3に平衡モード信号が出力され、バランとして動作する。ここで、結合線路1(符号20)の一端はグランド(符号22)に接続され、ショート端となっているのに対し、結合線路2(符号21)ではショート端とオープン端とを有し、ポート2とポート3に関して必ずしも対象な回路構成になっていない。
このため、周波数が高くなった場合など、ポート1から入力された不平衡モード信号をポート2とポート3に完全な平衡モード信号として取り出すことが難しくなるという問題がある。また、ショート端を形成している2つのグランド(符号22)及び(符号23)を互いに接続するとともに、ポート2側とポート3側のグランド24及び25を互いに接続する必要があるので、結合線路1(符号20)および結合線路2(符号21)は広いグランド面上に構成される。この結果、結合線路には偶モードと奇モードの伝播モードが存在することになり、そのため、これらを考慮した設計が必要となる。
K.S.Ang and I.D.Robertson,"Analysis and Design of Impedance-Transforming Planar Marchand Baluns", IEEE Transactions On Microwave Theory and Techniques, Vol.49, No.2, pp402-406, February 2001
従来のバランは上述したような構成を有しているが、一般に広帯域な性能を実現するためには偶モードインピーダンスZoeを大きくし、奇モードインピーダンスZooを小さくすることが必要となる。しかし、大きな偶モードインピーダンスZoeを実現するためには、グランド面までの距離を大きくする必要があり、この結果、回路が大きくなってしまうという問題点がある。また、小さな奇モードインピーダンスZooを実現するためには結合線路間の間隔を狭めて線路間の結合を大きくする必要があるが、プロセスの制約から所望の線路間隔を実現することが難しく、その結果、十分な広帯域性能が得られない等の問題点もあった。
本発明はかかる問題点を解決するためになされたものであり、小型化を図るとともに、広帯域性能などの高性能を実現させるバランを得ることを目的としている。
この発明は、略々板状の誘電体と、上記誘電体を介在させて互いに対向して配置され、電気的に接続される第一の配線パターンと第二の配線パターンと、第一、第二、第三の伝送線路として上記誘電体に設けられた3つの伝送線路とを備え、上記第一の配線パターンは、第1および第2の端子と、それらの端子間を接続するループ状の第1の線路パターンとから構成され、上記第二の配線パターンは、第3および第4の端子と、それらの端子間を接続するループ状の第2の線路パターンとから構成され、上記第一の配線パターンの第1および第2の端子は、上記第二の配線パターンの上記第2の線路パターンのほぼ中央部に相当する位置近傍に配置され、上記第二の配線パターンの第3および第4の端子は、上記第一の配線パターンの上記第1の線路パターンのほぼ中央部に相当する位置近傍に配置され、上記第1および第2の端子とで上記第一の伝送線路の入力端子を形成し、上記第3の端子は、上記誘電体に設けられたグランド導体との間で上記第二の伝送線路の第一の出力端子を形成し、上記第4の端子は、上記グランド導体との間で上記第三の伝送線路の第二の出力端子を形成し、上記第1の線路パターンのほぼ中央部と上記第二および第三の伝送線路のグランド導体とを電気的に導通させたことを特徴とするバランである。
この発明は、略々板状の誘電体と、上記誘電体を介在させて互いに対向して配置され、電気的に接続される第一の配線パターンと第二の配線パターンと、第一、第二、第三の伝送線路として上記誘電体に設けられた3つの伝送線路とを備え、上記第一の配線パターンは、第1および第2の端子と、それらの端子間を接続するループ状の第1の線路パターンとから構成され、上記第二の配線パターンは、第3および第4の端子と、それらの端子間を接続するループ状の第2の線路パターンとから構成され、上記第一の配線パターンの第1および第2の端子は、上記第二の配線パターンの上記線路パターンのほぼ中央部に相当する位置近傍に配置され、上記第二の配線パターンの第3および第4の端子は、上記第一の配線パターンの上記線路パターンのほぼ中央部に相当する位置近傍に配置され、上記第1および第2の端子とで上記第一の伝送線路の入力端子を形成し、上記第3の端子は、上記誘電体に設けられたグランド導体との間で上記第二の伝送線路の第一の出力端子を形成し、上記第4の端子は、上記グランド導体との間で上記第三の伝送線路の第二の出力端子を形成し、上記第1の線路パターンのほぼ中央部と上記第二および第三の伝送線路のグランド導体とを電気的に導通させたことを特徴とするバランであるので、小型化を図るとともに、広帯域性能などの高性能を実現させることができる。
実施の形態1.
図1(a),(b)は、この発明の実施の形態1に係るバランの構造を示す平面図および側面図である。なお、図のわかりやすさのため、誘電体部分は透明に描き、また、一部の導体パターン部分を不透明に描いている。図1に示すように、本実施の形態1に係るバランは複数の配線パターンから構成される多層配線構造を有している。本実施の形態1における多層配線構造は、図1に示すように、略々矩形の板状の誘電体1を介在させて互いに対向して配置されて、かつ、電気的に結合する略々ループ状の第一の配線パターン200と第二の配線パターン300とから構成されている。第一の配線パターン200は、誘電体1の上面に設けられ、第二の配線パターン300は、誘電体1の下面に設けられている。また、第一の配線パターン200は、隣接して設けられた2つの端子(端子Aおよび端子C)を有するとともに、それらの端子AおよびCを接続するための第1の線路パターン2を有している。第1の線路パターン2は、図1に示すように、一箇所に開口(切れ目)を有したC字型の略々円形のループ状に形成されている(図7参照)。また、第二の配線パターン300は、隣接して設けられた2つの端子(端子Dおよび端子F)を有するとともに、それらの端子DおよびFを電気的に接続するための第2の線路パターン3を有している。第2の線路パターン3は、図1に示すように、一箇所に開口(切れ目)を有したC字型の略々円形のループ状に形成されている(図7参照)。
第1の線路パターン2の内径および外径は、第2の線路パターン3の内径および外径とほぼ同じに設定されている。但し、図1の例では、第1の線路パターン2の幅は、第2の線路パターン3の幅よりも若干細くなっており、そのため、図1(a)の平面図に示されるように、第2の線路パターン3の外周側の端部および内周側の端部が、第1の線路パターン2よりも、若干はみ出すように配置されている。なお、線路パターンの幅は必ずしも異ならせる必要はなく、同じになるように設計してもよい。また、第1の線路パターン2のC字型の開口と第2の線路パターン3のC字型の開口とは、互いに位置が重ならないように、180°ずらして積層されている。そのため、第1の線路パターン2に接続された端子Aおよび端子Cは、C字型に形成された第2の線路パターン3のほぼ中央部EE’に相当する位置近傍に配置され、第2の線路パターン3に接続された端子Dおよび端子Fは、第1の線路パターン2のほぼ中央部BB’に相当する位置近傍に配置されている。
また、端子AおよびCは第一の伝送線路4に接続され、端子Dはグランド導体5(グランドG)との間に形成される第二の伝送線路6に接続され、端子Fはグランド導体5との間に形成される第三の伝送線路7に接続されている。グランド導体5は、誘電体1の上面に配置されており、端子Aおよび端子C間を接続している第1の線路パターン2のほぼ中央部とグランド導体5とは金属等から成る短い接続回路8にて電気的に導通となるよう接続されている。また、第二の伝送線路6および第三の伝送線路7とは、誘電体1の下面に配置されている。
本実施の形態1に係るバランは、上述のように構成され、第一の伝送線路4を介して入力端子である端子A及びCから入力された不平衡モード信号は、第1の線路パターン2および第2の線路パターン3を順次伝播し、第1の線路パターン2および第2の線路パターン3を介して、出力端子である端子D及びFに平衡モード信号が分配されて出力され、バランとして動作する。
図2は、図1の構成のバランの等価回路を示す。なお、図2において、図1の各構成に対応している部分は、同一符号で示している。ここで、端子A、Cは第一の伝送線路4に接続されていることから、端子A、Cを流れる電流IおよびIの電流値の関係は次式(1)で示される。
Figure 2008219081
また、ループ状の第1の線路パターン2と第2の線路パターン3とが結合してサスペンデッド伝送線路9、10を形成しており、各電流の間には以下の関係式(2)、(3)が成り立つ。ここで、電流IおよびIはそれぞれ端子D及びFを流れる電流の電流値であり、電流I,IB’,I,IE’はそれぞれB、B’、E,E’地点を流れる電流の電流値を示す。
Figure 2008219081
また、サスペンデッド伝送線路9、10の特性インピーダンスをZo、伝播定数をβ、端子Aと地点Bとの間の電圧をVAB、地点Bと端子Dとの間の電圧をVBD、端子Cと地点Eとの間の電圧をVCE、地点Bと端子Fとの間の電圧をVBFとすると下記関係式(4)、(5)が成り立つ。
Figure 2008219081
また、上記の式(1)〜(5)から次式(6)が得られる。但し、端子Aと端子Cとの間の電圧をVAC、端子DとグランドGとの間の電圧をVDG、端子FとグランドGとの間の電圧をVFGとする。
Figure 2008219081
また、式(6)から、次式(7)が得られ、式(7)に示されるように、電圧VDGおよびVFGとは逆相となっている。
Figure 2008219081
また、式(3)から、電流IおよびIも逆相となっていることがわかる。
なお、上記の関係は周波数に依存していないため、すなわち端子Dと端子Fとは周波数に依存せず逆相で動作している。また、本質的に対象構造していることから、高周波においても良好なバラン動作が可能となる。
端子A、C間から第一の伝送線路4を介して負荷を見込むインピーダンスをZ、端子DとグランドG間から第二の伝送線路6を介して負荷を見込むインピーダンスをZ、また、端子FとグランドG間から第三の伝送線路7を介して負荷を見込むインピーダンスをZとする。
また、端子A、C間からバランを見込むインピーダンスをZin、端子DとグランドG間からバランを見込むインピーダンスをZout1、また、端子FとグランドG間からバランを見込インピーダンスをZout2とすると、それらは次式(8)、(9)で表される。
Figure 2008219081
ここで、任意のインピーダンスZ、Zの値に応じて、サスペンデッド伝送線路9、10部分の特性インピーダンスZおよび長さLを適切に選ぶと、所望周波数でインピーダンス整合が可能となる。
以上のように、本実施の形態1によれば、誘電体1を介在させて互いに対向して配置された第一の配線パターン200と第二の配線パターン300とで成る多層配線構造を用いることにより、プロセス上の大きな制約無しに大きな線路間の結合を得ることが可能となる。また、従来の結合線路に存在する偶モード電磁界が存在せず、偶モードインピーダンスZoeの影響を考慮する必要がない。この結果、プロセス上の制約を軽減し、かつ、広帯域などの高性能なバランを容易に実現できる効果がある。また、回路は対象構造をしており、この結果、入力された信号は完全にバランスの取れた平衡モード信号として取り出すことが可能となり、高周波においても広帯域にバランスよく動作するバランを実現できる効果がある。また、誘電体1から構成される多層誘電体基板を、パッケージを兼ねて用いることも可能であり、送受信機やアンテナの大幅な小型化、低コスト化が図れる効果がある。
実施の形態2.
図3は、この発明の実施の形態2に係るバランの構造を示す平面図および側面図である。図3の構成においては、図1における端子A、C間に接続される第一の伝送線路4を不平衡モードで信号を伝播するマイクロストリップ線路11からなる不平衡線路とし、マイクロストリップ線路11の主線路12を端子Aに接続し、誘電体1の下面に設けられた不平衡線路のグランド導体であるグランド13を端子Cに接続する構成としている。なお、グランド13と端子Cとの接続は、誘電体1を貫通して設けられたビア14等を用いて行うことができる。他の構成については実施の形態1と同じであるため、ここでは説明を省略する。
本実施の形態2によれば、実施の形態1と同様に、誘電体1を介在させて互いに対向して配置された第一の配線パターン200と第二の配線パターン300とで成る多層配線構造を用いるようにしたので、上記の実施の形態1と同様の効果を得ることができる。さらに、本実施の形態2においては、第一の伝送線路をマイクロストリップ線路からなる不平衡信号が伝播する不平衡線路とし、端子Aは不平衡線路の主導体12に接続し、端子Cは不平衡線路のグランド13に接続するようにしたので、プロセス上の制約をより軽減し、かつ、広帯域などの高性能なバランを容易に実現できるとともに、入力された信号は完全にバランスの取れた平衡モード信号として容易に取り出すことが可能となる。
実施の形態3.
図4は、実施の形態2の変形例のバランの構造を示す平面図および側面図である。図4の構成においては、図1における端子A、C間に接続される第一の伝送線路4部分を不平衡モードで信号を伝播するコプレナ線路15とし、コプレナ線路15の主線路16とグランド17とをそれぞれ端子Aおよび端子Cに接続する構成としている。主線路16およびグランド17とは共に誘電体1の上面に設けられ、互いに絶縁されている。また、図1においては、第2の伝送線路6及び第3の伝送線路7を誘電体1の下面に設ける例を示したが、その場合に限らず、図4に示すように、第2の伝送線路6及び第3の伝送線路7を誘電体1の上面に設けるようにしてもよい。なお、その場合には、第2の線路パターン3と第2の伝送線路6及び第3の伝送線路7との接続は、それぞれ、誘電体1を貫通して設けられたビア14等を用いて行うことができる。また、この場合には、小型化を図るため、グランド導体5を複数のブロックに分割して所定隙間を介して互いに離間させて配置させ、それらのブロック間の当該隙間に第2の伝送線路6及び第3の伝送線路7を配置させるようにする。また、グランド導体5の各ブロック間は配線パターンにより接続する。他の構成については、実施の形態1または2と同じであるため、ここでは説明を省略する。
本実施の形態3によれば、実施の形態1と同様に、誘電体1を介在させて互いに対向して配置された第一の配線パターン200と第二の配線パターン300とで成る多層配線構造を用いるようにしたので、上記の実施の形態1と同様の効果を得ることができる。さらに、本実施の形態3においては、第一の伝送線路を、主線路16とグランド17から構成されたコプレナ線路からなる不平衡信号を伝播する不平衡線路とし、端子Aは不平衡線路の主線路16に接続し、端子Cは不平衡線路のグランド17に接続するようにしたので、プロセス上の制約をより軽減し、かつ、広帯域などの高性能なバランを容易に実現できる。
実施の形態4.
図5は、この発明の実施の形態4に係るバランの構造を示す平面図および側面図である。図5の構成においては、図1における端子A、C間に接続される第一の伝送線路4部分を、平衡モードの信号を伝播する差動伝送線路18とし、差動伝送線路18を構成している互いに対向する2つの線路をそれぞれ端子Aおよび端子Cに接続する構成としている。このように、本実施の形態4に係るバランにおいて、入力端子A、Cを、上述したマイクロストリップ線路やコプレナ線路等の不平衡モードの信号を伝播する線路ではなく、平衡モードの信号を伝播する2つの差動伝送線路18にそれぞれ接続するようにすれば、端子D、端子Fにて逆相の信号に分配させるバランも実現可能である。なお、他の構成については、上記の実施の形態1〜3のいずれかと同じであればよいため、ここでは説明を省略する。
本実施の形態4によれば、実施の形態1と同様に、誘電体1を介在させて互いに対向して配置された第一の配線パターン200と第二の配線パターン300とで成る多層配線構造を用いるようにしたので、上記の実施の形態1と同様の効果を得ることができる。さらに、本実施の形態4においては、第一の伝送線路を、平衡信号を伝播する平衡線路とし、端子A、Cは平衡線路を構成する2つの線路導体18のそれぞれに接続するようにしたので、端子D、端子Fにて逆相の信号に分配させるバランも実現可能である。
実施の形態5.
図6は、この発明の実施の形態5に係るバランの構造を示す平面図および側面図である。本実施の形態5においては、図6に示すように、第1の線路パターン2と第2の線路パターン3との間の対向する部分を、所定間隔で、容量性素子19で接続している。図6の例では、6個の容量性素子19が設けられている。各容量性素子19は、台形形状を有している。容量性素子19を付加することにより、遅延線路が形成され、実行的な波長が短くなり、回路を小型にできる。他の構成については、上記の実施の形態1〜4のいずれかと同じであればよいため、ここでは説明を省略する。
本実施の形態5によれば、実施の形態1と同様に、誘電体1を介在させて互いに対向して配置された第一の配線パターン200と第二の配線パターン300とで成る多層配線構造を用いるようにしたので、上記の実施の形態1と同様の効果を得ることができる。さらに、本実施の形態5においては、第1の線路パターン2と第2の線路パターン3の間の対向する部分で、かつ、所定の箇所を、容量性素子19で接続するようにしたので、遅延線路が形成され、実行的な波長が短くなり、回路を小型にできるという効果が得られる。
実施の形態6.
図7は、この発明の実施の形態6に係るバランの構造を示す概念図である。図7では、誘電体1(図示省略)を2枚積層して、多層誘電体基板を3層構造として、第1層と第3層に、実施の形態1等で説明した第1の線路パターン2を形成し、2枚の誘電体1で挟まれた第2層に、同じく実施の形態1等で説明した第2の線路パターン3を形成している。このように、本実施の形態6においては、第1の線路パターンと第2の線路パターンの少なくともいずれか一方を、他方を介在させて2層以上積層する構成としたので、これにより、第1の線路パターン2と第2の線路パターン3との間で構成されるサスペンデッド伝送線路の特性インピーダンスをより小さくすることが可能となる。なお、図6の例においては3層の場合について示したが、その場合に限らず、3層以上の場合にも適用することもできる。他の構成については、上記の実施の形態1〜5のいずれかと同じであればよいため、ここでは説明を省略する。
本実施の形態6によれば、実施の形態1と同様に、誘電体1を介在させて互いに対向して配置された第一の配線パターン200と第二の配線パターン300とで成る多層配線構造を用いるようにしたので、上記の実施の形態1と同様の効果を得ることができる。さらに、本実施の形態6においては、第1の線路パターンと第2の線路パターンの少なくともいずれか一方を、2層以上の誘電体層を用いて構成するようにしたので、第1の線路パターン2と第2の線路パターン3との間で構成されるサスペンデッド伝送線路の特性インピーダンスをより小さくすることが可能となる。
実施の形態7.
本実施の形態7のバランでは、例えば上記の図1の構成において、第1の線路パターン2と第2の線路パターン3で形成されるサスペンデッド伝送線路の長さ2Lを所望周波数においてほぼ1/2波長としている。特に、負荷Z、Zが抵抗負荷である場合、2Lを1/2波長としてインピーダンス整合が可能である。例えば、Z=Z=50ohmの場合を考えると、上記の式(8)、(9)から、L=λ/4とし、かつ、Zo=35.4ohmとすると、インピーダンス整合が可能なことがわかる。他の構成については、上記の実施の形態1〜6のいずれかと同じであればよいため、ここでは説明を省略する。
本実施の形態7によれば、実施の形態1と同様に、誘電体1を介在させて互いに対向して配置された第一の配線パターン200と第二の配線パターン300とで成る多層配線構造を用いるようにしたので、上記の実施の形態1と同様の効果を得ることができる。さらに、本実施の形態7においては、第1の線路パターンと第2の線路パターンで形成される伝送線路の長さを所望周波数においてほぼ1/2波長としたので、インピーダンス整合が可能である。
なお、上記の実施の形態1〜7において、ループ状の第一および第2の線路パターンが略々円形のものについて説明したが、その場合に限らず、ループ状の線路パターンは必ずしも円形をしている必要は無く、ループ状であれば矩形や多角形などの形状でも良い。
また、上記の実施の形態1〜7において、誘電体として多層誘電体基板を用いた場合について説明したが、その場合に限らず、半導体基板上に形成された多層誘電体膜を用いた場合であっても良い。
この発明の実施の形態1に係るバランの構造を示す平面図および側面図である。 図1の構成のバランの等価回路を示した回路図である。 この発明の実施の形態2に係るバランの構造を示す平面図および側面図である。 この発明の実施の形態3に係るバランの構造を示す平面図および側面図である。 この発明の実施の形態4に係るバランの構造を示す平面図および側面図である。 この発明の実施の形態5に係るバランの構造を示す平面図および側面図である。 この発明の実施の形態6に係るバランの構造を示す概念図である。 従来のバランの等価回路を示す回路図である。
符号の説明
1 誘電体、2 第1の線路パターン、3 第2の線路パターン、4 第一の伝送線路、5 グランド導体、6 第二の伝送線路、7 第三の伝送線路、8 接続回路、9,10 サスペンデッド伝送線路、11 マイクロストリップ線路、12 主線路、13 グランド、14 ビア、15 コプレナ線路、16 主線路、17 グランド、18 差動伝送線路、19 容量性素子、200 第一の配線パターン、300 第二の配線パターン。

Claims (6)

  1. 略々板状の誘電体と、
    上記誘電体を介在させて互いに対向して配置され、電気的に接続される第一の配線パターンと第二の配線パターンと、
    第一、第二、第三の伝送線路として上記誘電体に設けられた3つの伝送線路と
    を備え、
    上記第一の配線パターンは、第1および第2の端子と、それらの端子間を接続するループ状の第1の線路パターンとから構成され、
    上記第二の配線パターンは、第3および第4の端子と、それらの端子間を接続するループ状の第2の線路パターンとから構成され、
    上記第一の配線パターンの第1および第2の端子は、上記第二の配線パターンの上記第2の線路パターンのほぼ中央部に相当する位置近傍に配置され、
    上記第二の配線パターンの第3および第4の端子は、上記第一の配線パターンの上記第1の線路パターンのほぼ中央部に相当する位置近傍に配置され、
    上記第1および第2の端子とで上記第一の伝送線路の入力端子を形成し、
    上記第3の端子は、上記誘電体に設けられたグランド導体との間で上記第二の伝送線路の第一の出力端子を形成し、
    上記第4の端子は、上記グランド導体との間で上記第三の伝送線路の第二の出力端子を形成し、
    上記第1の線路パターンのほぼ中央部と上記第二および第三の伝送線路のグランド導体とを電気的に導通させたことを特徴とするバラン。
  2. 上記第一の伝送線路は、不平衡信号が伝播する不平衡線路から構成され、上記第1の端子は上記不平衡線路の主導体に接続し、上記第2の端子は上記不平衡線路のグランド導体に接続されていることを特徴とする請求項1に記載のバラン。
  3. 上記第一の伝送線路は、平衡信号が伝播する平衡線路から構成され、上記第1および第2の端子は上記平衡線路を構成する2つの線路導体のそれぞれに接続されていることを特徴とする請求項1に記載のバラン。
  4. 上記第1の線路パターンと上記第2の線路パターンとの間の対向する部分で、かつ、所定の箇所を、容量性素子で接続したことを特徴とする請求項1ないし3のいずれか1項に記載のバラン。
  5. 上記第1の線路パターンと上記第2の線路パターンの少なくともいずれか一方を、他方および上記誘電体を介在させて、2層以上積層させた構成としたことを特徴とする請求項1ないし4のいずれか1項に記載のバラン。
  6. 上記第1の線路パターンと上記第2の線路パターンとで形成される伝送線路の長さを所望周波数においてほぼ1/2波長としたことを特徴とする請求項1ないし5のいずれか1項に記載のバラン。
JP2007049366A 2007-02-28 2007-02-28 バラン Active JP4645976B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007049366A JP4645976B2 (ja) 2007-02-28 2007-02-28 バラン

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007049366A JP4645976B2 (ja) 2007-02-28 2007-02-28 バラン

Publications (2)

Publication Number Publication Date
JP2008219081A true JP2008219081A (ja) 2008-09-18
JP4645976B2 JP4645976B2 (ja) 2011-03-09

Family

ID=39838663

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007049366A Active JP4645976B2 (ja) 2007-02-28 2007-02-28 バラン

Country Status (1)

Country Link
JP (1) JP4645976B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010166227A (ja) * 2009-01-14 2010-07-29 Nissei Ltd アンテナ装置
KR100982441B1 (ko) 2008-11-19 2010-09-15 한국전자통신연구원 평판형 더블 밸런스드 믹서를 위한 3방향 발룬
WO2013128795A1 (ja) * 2012-02-29 2013-09-06 パナソニック株式会社 電磁共鳴結合器
CN103339825A (zh) * 2011-05-11 2013-10-02 松下电器产业株式会社 电磁共振耦合器
CN103403957A (zh) * 2011-11-01 2013-11-20 松下电器产业株式会社 共振耦合器
JP2018538707A (ja) * 2015-11-27 2018-12-27 サトーホールディングス株式会社 多層の電磁カプラ配置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5829885B2 (ja) * 2011-10-19 2015-12-09 株式会社Wave Technology バラン

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03237801A (ja) * 1989-09-18 1991-10-23 Motorola Semiconducteurs Bordeaux Sa バラン回路
JPH0936667A (ja) * 1995-07-15 1997-02-07 Nec Corp ダブルバランス型ミキサ回路
WO2006022046A1 (ja) * 2004-08-27 2006-03-02 Higuchi, Toshiaki 高周波結合器、高周波伝送器およびアンテナ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03237801A (ja) * 1989-09-18 1991-10-23 Motorola Semiconducteurs Bordeaux Sa バラン回路
JPH0936667A (ja) * 1995-07-15 1997-02-07 Nec Corp ダブルバランス型ミキサ回路
WO2006022046A1 (ja) * 2004-08-27 2006-03-02 Higuchi, Toshiaki 高周波結合器、高周波伝送器およびアンテナ

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPN6010050057, Lai Chee−Hong Ivan et al, ""CMOS on−chip stacked Marchand balun for millimeter−wave applications"", IEICE Electronics Express, 20070125, Vol.4,No.4, pp.48−53 *

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100982441B1 (ko) 2008-11-19 2010-09-15 한국전자통신연구원 평판형 더블 밸런스드 믹서를 위한 3방향 발룬
US8558635B2 (en) 2008-11-19 2013-10-15 Electronics And Telecommunications Research Institute 3-way balun for planar-type double balanced mixer
JP2010166227A (ja) * 2009-01-14 2010-07-29 Nissei Ltd アンテナ装置
CN103339825A (zh) * 2011-05-11 2013-10-02 松下电器产业株式会社 电磁共振耦合器
CN103339825B (zh) * 2011-05-11 2015-12-23 松下电器产业株式会社 电磁共振耦合器
CN103403957A (zh) * 2011-11-01 2013-11-20 松下电器产业株式会社 共振耦合器
US9391353B2 (en) 2011-11-01 2016-07-12 Panasonic Intellectual Property Management Co., Ltd. Resonance coupler
WO2013128795A1 (ja) * 2012-02-29 2013-09-06 パナソニック株式会社 電磁共鳴結合器
US8723626B2 (en) 2012-02-29 2014-05-13 Panasonic Corporation Electromagnetic resonance coupler
US9184723B2 (en) 2012-02-29 2015-11-10 Panasonic Intellectual Property Management Co., Ltd. Electromagnetic resonance coupler
JP2018538707A (ja) * 2015-11-27 2018-12-27 サトーホールディングス株式会社 多層の電磁カプラ配置
US11329697B2 (en) 2015-11-27 2022-05-10 Sato Holdings Kabushiki Kaisha Multi-layer electromagnetic coupler arrangement

Also Published As

Publication number Publication date
JP4645976B2 (ja) 2011-03-09

Similar Documents

Publication Publication Date Title
US7138887B2 (en) Coupler with lateral extension
EP2245695B1 (en) Improved spiral coupler
JP4645976B2 (ja) バラン
US9673504B2 (en) Miniaturized multi-section directional coupler using multi-layer MMIC process
JP2013005433A (ja) 同相電磁界を拒否するための広帯域、差動信号バラン
US20140085019A1 (en) Symmetrical hybrid coupler
JP3691710B2 (ja) 無線およびrf用途のための広帯域平衡不平衡変成器
US9331373B2 (en) Directional coupler
US6778037B1 (en) Means for handling high-frequency energy
US7667556B2 (en) Integrated power combiner/splitter
US20210297051A1 (en) Power combiner/divider
JP2014197793A (ja) 方向性結合器
JP5713197B2 (ja) バラン
US9325051B1 (en) Resonance-inhibiting transmission-line networks and junction
JP2016503278A (ja) フィードネットワーク
WO2023137685A1 (zh) 巴伦结构及电子设备
CN111106420B (zh) 一种微带共面波导混合结构的巴伦电路及设计方法
JP2006121313A (ja) バラントランス設計方法
JP2015201741A (ja) 方向性結合器
Piekarz et al. Compact single-layer microstrip Marchand type balun
CN109428143B (zh) 基于180°理想反相器的三频平衡式耦合器
JP2004172284A (ja) 平面型バルントランス
JP2024155318A (ja) 高周波回路
Hamed et al. A novel 20 to 40 GHz monolithic passive differential coupler for MMICs applications
JP5045965B2 (ja) 薄膜バラン

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090930

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100803

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101029

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101126

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131217

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4645976

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250