JP2007258566A - 積層セラミックコンデンサ - Google Patents

Abstract

【課題】内部電極の表面性に起因する絶縁破壊電圧の低下、電極間短絡の発生、及び、取得容量の低下を回避し得る構造を持つ積層セラミックコンデンサ及びその製造方法を提供すること。
【解決手段】第１の内部電極２１に隣接する上下２層の第１及び第２の誘電体層１０１、１０２のうち、第１の誘電体層１０１と第１の内部電極２１との間の第１の接触面Ｓ１は、第１の誘電体層１０１の表面性を反映した実質的に平坦な表面性を持つ。第２の誘電体層１０２と第１の内部電極２１との間の第２の接触面Ｓ２は、第１の内部電極２１の凹凸の表面性を反映した表面性を持つ。そして、第１の接触面Ｓ１を基準にして、第１の誘電体層１０１の厚みをｔ１とし、第２の誘電体層１０２の厚みをｔ２としたとき、 １．０１５＊ｔ１≦ｔ２≦１．１７＊ｔ１を満たす。
【選択図】図２

Description

本発明は、積層セラミックコンデンサ及びその製造方法に関する。

積層セラミックコンデンサは、小型化、大容量化の要求が非常に強い。この要求を満たすためには、積層セラミックコンデンサの機能上、１層あたりの誘電体層、及び、各内部電極層を極力薄くし、積層数を増大させることによって対応しなければならない。例えば、最近の積層セラミックコンデンサには、誘電体層及び内部電極の厚みが２〜１０μｍ以下で、積層数が数百層にも及ぶものも知られている。

しかし、誘電体層が薄くなると、内部電極の表面に現れる微小な凹凸が誘電体層に及ぼす影響も無視できなくなる。即ち、内部電極の表面は、その電極形成方法の如何を問わず、微小な凹凸を持つ凹凸面となる。誘電体層の厚みが大であれば、このような凹凸があっても、殆ど無視できようが、一層当たりの誘電体層が、上述したような極薄層となっている条件下では、内部電極の表面の凸部が、既に薄くなった誘電体層を、更に薄くする方向に働く。このため、内部電極の表面性が、絶縁破壊電圧Ｖｂをより低下させる方向に働き、誘電体層に僅かな欠陥が存在するだけで、そのまま、内部電極間短絡の原因となりかねない。

誘電体層の厚みを増大させれば、絶縁破壊電圧Ｖｂを上げることができるが、単純に、厚み増大を図ることは、取得容量の低下、全体厚みの増大になり、小型化、大容量化に応えることができない。

積層セラミックコンデンサに関する先行技術文献としては、例えば、特許文献１〜３が知られているが、取得容量の低下、及び、全体厚みの増大を回避しつつ、絶縁破壊電圧Ｖｂを上げることまでは開示していない。
特開昭６１−２５３８１１号公報 特開２００５−７２４５２号公報 特開２００４−３４９４２９号公報

本発明の課題は、内部電極の表面性に起因する絶縁破壊電圧の低下、電極間短絡の発生、及び、取得容量の低下を回避し得る構造を持つ積層セラミックコンデンサ及びその製造方法を提供することである。

上述した課題を解決するため、本発明に係る積層セラミックコンデンサは、１つの内部電極に隣接する上下２層の誘電体層のうち、第１の誘電体層と前記内部電極との間の第１の接触面は、前記第１の誘電体層の表面性を反映した実質的に平坦な表面性を持ち、前記第２の誘電体層と前記内部電極との間の第２の接触面は、前記内部電極の凹凸の表面性を反映した表面性を持っている。そして、前記第１の接触面を基準にして、前記第１の誘電体層の最小の厚みをｔ１とし、前記内部電極の前記凹凸に起因する最小の厚みをｔ３１としたとき、前記第２の誘電体層の厚みｔは、（ｔ３１＋ｔ２）で与えられ、前記厚みｔ１、ｔ２は、
１．０１５＊ｔ１≦ｔ２≦１．１７＊ｔ１
を満たす。

上述したように、本発明に係る積層セラミックコンデンサにおいては、１つの内部電極に隣接する上下２層の誘電体層のうち、第１の誘電体層と内部電極との間の第１の接触面は、第１の誘電体層の表面性を反映した実質的に平坦な表面性を持っているから、第１の接触面が凹凸の少ない実質的に平坦な基準面となり、その上に内部電極が形成されることになる。

第２の誘電体層と内部電極との間の第２の接触面は、内部電極の凹凸の表面性を反映した表面性を持っている。したがって、第２の誘電体層の厚みｔは、第２の接触面における内部電極の凹凸の表面性に従って、変動し、凸部で薄くなる。積層セラミックコンデンサでは、第２の誘電体層の上にも、当然に内部電極が存在することになるので、第２の誘電体層の厚み変動は、第２の誘電体層を間に挟んで対向する内部電極間の距離を変動させる。

第２の誘電体層の厚みｔが大きければ、このような凹凸があっても、殆ど無視できようが、一層当たりの誘電体層が極薄層となっている条件下では、内部電極の表面の凹凸が誘電体層に及ぼす影響が無視できなくなり、凸部の部分で、内部電極間の絶縁破壊電圧Vbを低下させ、誘電体層に僅かな欠陥が存在するだけで、そのまま、内部電極間短絡の原因となりかねない。この点は、先に述べたとおりである。

そこで、本発明では、前記第１の接触面を基準にして、前記第１の誘電体層の最小の厚みをｔ１とし、前記内部電極の前記凹凸に起因する最小の厚みをｔ３１としたとき、前記第２の誘電体層の厚みｔは、（ｔ３１＋ｔ２）で与えられ、前記厚みｔ１、ｔ２が、
１．０１５＊ｔ１≦ｔ２≦１．１７＊ｔ１
を満たすようにする。

厚みｔ２を１．０１５＊ｔ１≦ｔ２の範囲に設定すると、印刷などの手段によって形成される内部電極の表面の凹凸に関わらず、要求される絶縁破壊電圧Ｖｂを満たしえることが確認された。

絶縁破壊電圧Ｖｂを高くするという観点からは、厚みｔ２は大きい方がよい。しかし、コンデンサの性質上、厚みｔ２を厚くすると、全体厚みが厚くなるとともに、取得される静電容量が低下し、小型化、大容量化の要請に反する結果になる。そこで、本発明では、厚みｔ２の上限として、ｔ２≦１．１７＊ｔ１を満たすようにした。この条件によれば、必要な絶縁破壊電圧Ｖｂを確保した上で、静電容量の低下を抑えることができる。

厚みｔ２は、特に、好ましくは、
１．０３＊ｔ１≦ｔ２≦１．１＊ｔ１
を満たすようにする。

上述した条件を満たすための１つの要素として、内部電極の表面の凹凸量を考慮することができる。即ち、内部電極が、第２の接触面において、谷と山との間の凹凸量Δｔ２の現れる表面性を有している場合、厚みｔ２が、厚みｔ１に対して、凹凸量Δｔ２を加算した値以上となるように設定する。内部電極の表面の凹凸量Δｔ２は、内部電極の形成方法によって異なるが、その形成方法毎にどの程度の値になるかは、経験的に知られているので、その経験値に基づいて、厚みｔ２を設定することができる。これにより、内部電極の表面で見た凹凸量Δｔ２にも関わらず、内部電極間の誘電体層厚を、必要な絶縁破壊電圧Ｖｂを確保し得る値に保つことができるようになる。

上述した技術思想の発展形として、厚みｔ２を、厚みｔ１に対して、凹凸量Δｔ２の２倍の厚み２＊Δｔ２を加算した値以下に設定することも有効である。この場合は、厚みｔ２を一定（＝ｔ１+Δｔ２）にしたとすると、厚みｔ１を、Δｔ２だけ薄くすることになるので、取得される静電容量が大きくなる。

本発明は、更に、上述した積層セラミックコンデンサの製造方法を開示する。この製造方法では、まず、可撓性支持体上に第１の誘電体塗膜層を形成した後、前記第１の誘電体塗膜層の上に内部電極を形成する。次に、前記第１の誘電体塗膜層及び前記内部電極の上に、これらを被覆する第２の誘電体塗膜層を形成する。前記第２の誘電体塗膜層は、前記第１の誘電体塗膜層の表面を基準にして、前記内部電極の最小の厚みをｔ３１とし、前記第１の誘電体塗膜層の最小の厚みをｔ１としたとき、前記第２の誘電体塗膜層の厚みｔが、（ｔ３１＋ｔ２）で与えられ、前記厚みｔ１、ｔ２が、
１．０１５＊ｔ１≦ｔ２≦１．１７＊ｔ１
を満たすように形成する。前記第２の誘電体塗膜層は、好ましくは、
１．０３＊ｔ１≦ｔ２≦１．１＊ｔ１
を満たすように形成する。

上述した製造方法によれば、本発明に係る積層セラミックコンデンサが得られることは明らかである。

実際には、上記工程は、供給ロール及び巻き取りロール間で走行する可撓性支持体の上で、第１の誘電体塗料層の塗布・乾燥工程、内部電極の形成・乾燥工程及び第２の誘電体塗膜層の塗布・乾燥工程を実行し、更に、第２の誘電体塗膜層の上に第２の内部電極を積層した長尺帯状の積層体を、一旦、巻き取りロールに巻き取る。そして、巻き取りロールを供給ロールとして、第１の誘電体塗膜層、内部電極、第２の誘電体塗膜層、及び、第２の内部電極を積層した可撓性支持体を引き出し、可撓性支持体から、第１の誘電体塗膜層、内部電極、第２の誘電体塗膜層、及び、第２の内部電極の積層体を、数千個のコンデンサ要素を含み得る大判面積で切り取り、かつ、剥離して、シート積層体を取り出す。そして、このシート積層体の多数枚を順次に重ね、熱圧着する。この後、コンデンサ要素毎に切断分離し、焼成工程、端部電極付与工程等を経て、積層セラミックコンデンサの完成品が得られる。もっとも、上述した工程は連続する必要はなく、適宜、独立する工程とすることができる。

本発明の他の特徴及びそれによる作用効果は、添付図面を参照し、実施例によって更に詳しく説明する。

１．積層セラミックコンデンサ
図１は本発明に係る積層セラミックコンデンサの断面図、図２は図１の２−２線拡大断面図である。まず、図１を参照すると、本発明に係る積層セラミックコンデンサは、誘電体基体１の内部に、誘電体層を介して対向する複数の第１及び第２の内部電極２１、２２を埋設した構造となっている。第１の内部電極２１は、その一端が、誘電体基体１の一端面に付与された端子電極３１に電気的、機械的に接続され、第２の内部電極２２は、端子電極３１とは反対側の端面に付与された端子電極３２に電気的、機械的に接続されている。

次に、図１の一部拡大断面図である図２を参照すると、第１の内部電極２１に隣接する上下２層の第１及び第２の誘電体層１０１、１０２のうち、第１の誘電体層１０１と第１の内部電極２１との間の第１の接触面Ｓ１は、第１の誘電体層１０１の表面性を反映した実質的に平坦な表面性を持っている。従って、第１の接触面Ｓ１が凹凸の少ない実質的に平坦な基準面となり、その上に第１の内部電極２１が形成されることになる。

他方、第２の誘電体層１０２と第１の内部電極２１との間の第２の接触面Ｓ２は、第１の内部電極２１の表面に現れる凹凸を反映した表面性を持っている。したがって、第２の誘電体層１０２の厚みは、第２の接触面Ｓ２における第１の内部電極２１の凹凸表面性に従って、変動し、凸部で薄くなる。積層セラミックコンデンサでは、第２の誘電体層１０２の上に、第２の内部電極２２が存在することになるので、第２の誘電体層１０２の厚み変動は、第２の誘電体層１０２を間に挟んで対向する第１の内部電極２１と第２の内部電極２２との間の距離を変動させる。

実質的に平坦な第１の接触面Ｓ１を基準にして、第１の内部電極２１の最大の厚みをｔ３２とし、最小の厚みをｔ３１とした場合、第２の誘電体層１０２は、第１の内部電極２１と第２の内部電極２２との間において、最大の厚みｔ３２と、最小の厚みｔ３１との差Δｔ２で変動する。そして、第２に誘電体層１０２は、第１の内部電極２１が最大の厚みｔ３２となる部分で、最小の厚みｔ１となり、第１の内部電極２１が最小の厚みｔ３１となる部分で、最大の厚みｔ２となる。第２に誘電体層１０２の全体の厚みｔは、第１の接触面Ｓ１を基準にして、（ｔ３１＋ｔ２）で与えられる。なお、図２において、第１及び第２の内部電極２１、２２の表面に現れる凹凸は概念的なものとして、誇張して図示してあり、それが実際を表わすというものではない。また、この例では、第２の誘電体層１０２の最小の厚みと、第１の誘電体層１０１の最小の厚みとが、厚みｔ１として一致しているので、厚みｔ１と称した場合、両者を指し示すことがある。

第２の誘電体層１０２の厚みｔが大きければ、第１の内部電極２１の表面に上述した凹凸があっても、殆ど無視できようが、第２の誘電体層１０２は、例えば、２〜３μｍの極薄の層となっている。このような条件下では、第１の内部電極２１の表面で見た凹凸が、第２の誘電体層１０２に及ぼす影響が無視できなくなり、凸部の部分、つまり、第１の内部電極２１が最大の厚みｔ３２となり、第２の誘電体層１０２が最小の厚みｔ１となる部分で、第１の内部電極２１と、第２の内部電極２２との間で見た絶縁破壊電圧Ｖｂを低下させる。このため、第２の誘電体層１０２に僅かな欠陥が存在するだけで、そのまま、第１の内部電極２１と、第２の内部電極２２との間で、電気的短絡（ショート）を生じる原因となりかねない。

そこで、本発明では、厚みｔ１、ｔ２は、
１．０１５＊ｔ１≦ｔ２≦１．１７＊ｔ１
を満たすようにした。上記式は、換言すれば、厚みｔ１を基準にしたときの厚みｔ２の増加率、
｛（ｔ２−ｔ１）／ｔ１｝×１００（％）
が、１．５〜１７（％）の範囲にあることを意味する。

第２の誘電体層１０２の厚みｔ２を、１．０１５＊ｔ１≦ｔ２の範囲に設定すると、印刷などの手段によって形成される第１の内部電極２１の表面に、凹凸が存在するにも関わらず、要求される絶縁破壊電圧Ｖｂを満たし得ることが確認された。

絶縁破壊電圧Ｖｂを高くするという観点からは、厚みｔ２は大きい方がよいが、コンデンサの性質上、厚みt２を厚くすると、全体厚みが厚くなるとともに、取得される静電容量が低下し、小型化、大容量化の要請に反する結果になる。そこで、本発明では、厚みｔ２の上限として、ｔ２≦１．１７＊ｔ１を満たすようにした。この条件によれば、必要な絶縁破壊電圧Ｖｂを確保した上で、静電容量の低下を抑えることができる。

厚みｔ２は、特に、好ましくは、
１．０３＊ｔ１≦ｔ２≦１．１＊ｔ１
を満たすようにする。上記式について、厚みｔ１を基準にしたときの厚みｔ２の増加率として表現すると、増加率が３〜１０（％）の範囲となる。

次に、実験データを参照して本発明に係る積層セラミックコンデンサの効果を説明する。実験に当たっては、内部電極２１、２２の厚みを１．２μｍ、第1の誘電体層１０１の厚みｔ１を２μｍとし、第2の誘電体層１０２の厚みｔ２を変えた積層セラミックコンデンサのサンプル１〜１１を準備した。サンプル１〜１１において、内部電極２１、２２の総数は３２０層である。サンプル１〜１１について、ショート率、絶縁破壊電圧Vb及び容量低下率の測定データを、表１に示す。

表１を参照すると、厚みｔ２について、その増加率が１．５（％）よりも小さいサンプル１〜３では、絶縁破壊電圧Ｖｂが８０（V)未満である。この種の積層セラミックコンデンサで要求される絶縁破壊電圧Ｖｂの工業的水準が８０（V)以上であることを考慮すると、サンプル１〜３はこの水準を満たすことができない。また、サンプル１〜３の場合、ショート率も２０（％）以上であり、ショート率の工業的要求水準である２０（％）以下を満たすのに極めて厳しい状況にある。

次に、厚みｔ２について、その増加率が１７（％）を超えるサンプル１０、１１では、１６３（V)の絶縁破壊電圧Ｖｂを示すが、サンプル１を基準にした容量低下率が、−２０．４（％）、−２８．１（％）となり、工業的要求水準である−２０（％）〜２０（％）の枠からはみ出している。

これに対して、第２の誘電体層１０２の厚みｔ２について、その増加率が１．５（％）〜１７（％）の範囲内にあるサンプル４〜９は、絶縁破壊電圧Ｖｂが８３（V)〜１５８（V)の範囲にあり、ショート率も１８（％）〜９（％）の範囲内に収まっており、工業的要求水準を満たしている。また、容量低下率も−１．４（％）〜−１５．０（％）の範囲内にあり、工業的要求水準である−２０（％）〜２０（％）の枠内にある。

特に、厚みｔ２の増加率が３（％）〜１０（％）の範囲内にあるサンプル５〜７は、絶縁破壊電圧Ｖｂが９２（V)〜１２５（V)の範囲にあり、ショート率も１８（％）〜１２（％）の範囲内に収まっており、また、容量低下率も−３．２（％）〜−９．０（％）の範囲内にあり、工業的要求水準である−２０（％）〜２０（％）の枠内にある。

上述した条件を満たすための１つの要素として、第１の内部電極２１の表面に現れる凹凸量を考慮することができる。即ち、第１の内部電極２１が、谷と山との間の凹凸量Δｔ２の現れる表面性を有している場合、厚みｔ２が、厚みｔ１に対して、凹凸量Δｔ２を加算した値以上となるように設定する。一例を挙げると、厚みｔ１が３μｍで、凹凸量Δｔ２が０．３μｍのとき、厚みｔ２が、
ｔ２＝ｔ１＋Δｔ２＝３．３μｍ
となるように設定するのである。

第１の内部電極２１の表面の凹凸量Δｔ２は、第１の内部電極２１の形成方法によって異なるが、その形成方法毎にどの程度の値になるかは、経験的に知られているので、その経験値に基づいて、第２の誘電体層１０２の厚みｔ２を設定することができる。これにより、第１の内部電極２１の表面で見た凹凸量Δｔ２にも関わらず、第１の内部電極２１と第２の内部電極２２と間に存在する第２の誘電体層１０２の層厚を、必要な絶縁破壊電圧Ｖｂを確保し得る値に保つことができるようになる。

上述した技術思想の発展形として、第２の誘電体層１０２の厚みｔ２をΔｔ２だけ厚くした分、第１の誘電体層１０１の厚みを、Δｔ２だけ薄くすることにより、第２の誘電体層１０２が厚くなることによる静電容量の低下を補うことができる。図３はその概念を示す図で、第２の誘電体層１０２の厚みｔ２を、厚みｔ１に対して凹凸量Δｔ２の分だけ加算した厚みとする一方、第１の誘電体層１０１を、厚みｔ１からΔｔ２だけ減じた厚みｔ１０となるように、薄くすることにより、第２の誘電体層１０２が厚くなることによる静電容量の低下を補うことができる。

一例を挙げると、凹凸量Δｔ２を０．１μｍとし、厚みｔ２を２．２μｍとした場合、厚みｔ１０は、
２．２−２＊Δｔ２＝２．０（μｍ）
となる。

したがって、第２の誘電体層１０２が厚くなっても、第１の誘電体層１０１が薄くなるので、取得される静電容量の低下を回避することができる。

２．積層セラミックコンデンサの製造方法
次に、上述した積層セラミックコンデンサの製造方法について説明する。図４は本発明に係る製造方法に含まれる主要な工程を、概略的に示す図、図５〜図８は図４に含まる各工程における状態を拡大して示す図である。図はマルチ工法を示し、供給ロール３１と巻き取りロール３２との間で、可撓性支持体３０を矢印Fで示す方向に走行させ、その走行の途中において、誘電体塗布工程、乾燥工程、内部電極印刷工程などが繰り返される。図４では、説明の都合上、連続する工程として示してあるが、適宜、各工程を分離独立させることができる。

まず、誘電体塗布工程では、ドクターブレード、ノズルなどの第１の塗布装置３３を用いて、可撓性支持体３０の上に第１の誘電体塗膜層１０１を形成する（図４、図５参照）。第１の誘電体塗膜層１０１の厚みｔ１は、その全長にわたって一定の厚みになる。また、その表面は平坦度の極めて高い面となる。第１の誘電体塗膜層１０１は、第１の乾燥装置３４による乾燥作用を受けた後、第１の印刷工程に送り込まれる。

第１の印刷工程では、例えば、第１のスクリーン印刷機３５により、第１の誘電体塗膜層１０１の上に、第１の内部電極２１のパターンが印刷される（図４、図６参照）。第１の内部電極２１のパターンには数千個のコンデンサ要素が含まれる。

第１の内部電極２１の形成される第１の誘電体塗膜層１０１は、平坦度の高い表面性を有するから、第１の内部電極２１と第１の誘電体塗膜層１０１との間の接触面Ｓ１は、第１の誘電体塗膜層１０１の表面性を反映した高度の平坦度を持つ平面となる。他方、第１の内部電極２１は、例えば、スクリーン印刷などによって形成されるものであり、図６に示すように、その表面は、印刷方式に依存した凹凸量Δｔ２を持つ。第１の内部電極２１の厚みは、凹凸量Δｔ２を見込むと、最大の厚みｔ３２、最小の厚みｔ３１となる。

次に、第１の内部電極２１のパターンを、第２の乾燥装置３６によって乾燥させた後、
第２の塗布装置３７によって、第１の誘電体塗膜層１０１及び第１の内部電極２１のパターンを被覆するように、第２の誘電体塗膜層１０２を形成する（図４、図７参照）。第２の誘電体塗膜層１０２は、第１の内部電極２１の表面性を考慮し、最大の厚みｔ３２の位置においても、第１の誘電体塗膜層１０１の厚みｔ１が得られるようにする。従って、第２の誘電体塗膜層１０２の厚みｔは、第１の内部電極２１の最大の厚みｔ３２、及び、最小の厚みｔ３１を用いて、
ｔ＝（ｔ３２＋ｔ１）＝（ｔ３１＋ｔ２）
と表現することができる。本発明では、厚みｔ２が、厚みｔ１に対して、
１．０１５＊ｔ１≦ｔ２≦１．１７＊ｔ１
を満たすように形成する。厚みｔ２を、１．０１５＊ｔ１≦ｔ２の範囲に設定すると、印刷などの手段によって形成される第１の内部電極２１の表面の凹凸に関わらず、要求される絶縁破壊電圧Ｖｂを満たしえる。また、厚みｔ２が、ｔ２≦１．１７＊ｔ１を満たすようにすると、必要な絶縁破壊電圧Ｖｂを確保した上で、静電容量の低下を抑えることができる。厚みｔ２は、特に、好ましくは、１．０３＊ｔ１≦ｔ２≦１．１＊ｔ１の範囲である。

第１の内部電極２１の表面に現れる凹凸量Δｔ２を考慮した場合は、第２の誘電体塗膜層１０２は、厚みｔ２が、第１の誘電体塗膜層１０１の厚みｔ１に対して、凹凸量Δｔ２を加算した値以上となるように塗布する。一例を挙げると、第１の誘電体塗膜層１０１の厚みｔ１が３μｍで、凹凸量Δｔ２が０．３μｍのとき、第２の誘電体塗膜層１０２は、厚みｔ２が、
ｔ２＝ｔ１＋Δｔ２＝３．３μｍ
となるように設定するのである。

凹凸量Δｔ２を考慮することは、上述したように、第１の誘電体塗膜層１０１、第１の内部電極２１、第２の誘電体塗膜層１０２及び第２の内部電極２２を連続して形成するマルチ工法を採用し、その中で、第１及び第２の内部電極２１、２２を印刷によって形成する場合に特に有効である。

次に、第２の誘電体塗膜層１０２は、第３の乾燥装置３６による乾燥作用を受けた後、第２の印刷工程に送り込まれる。第２の印刷工程では、例えば、第２のスクリーン印刷機３９により、第２の内部電極２２のパターンが印刷される（図４、図７参照）。第２の内部電極２２のパターンは、第１の内部電極２１のパターンと重なるように印刷される。

次に、第４の乾燥機４０により、第２の内部電極２２を乾燥させた後、巻き取りロール３２によって巻き取られる。

この後、巻き取りロール３２を供給ロールとして、第１の誘電体塗膜層１０１、第１の内部電極２１、第２の誘電体塗膜層１０２、及び、第２の内部電極２２を積層した可撓性支持体３０を引き出し、可撓性支持体３０から、第１の誘電体塗膜層１０１、第１の内部電極２１、第２の誘電体塗膜層１０２、及び、第２の内部電極２２の積層体を、数千個のコンデンサ要素を含み得る大判面積で切り取り、図１０に示すように、可撓性支持体３０から剥離して、シート積層体を取り出す。そして、図１１に示すように、支持台５の上で、シート積層体の多数枚を順次に重ね、熱圧着する。この後、コンデンサ要素毎に切断分離し、焼成工程、端部電極付与工程等を経て、積層セラミックコンデンサの完成品が得られる。

図５〜図８に示した技術思想の発展形として、第２の誘電体層１０２の厚みｔ２をΔｔ２だけ厚くした分、第１の誘電体層１０１の厚みを、Δｔ２だけ薄くすることにより、第２の誘電体層１０２が厚くなることによる静電容量の低下を補う手法を採用することができる。図１１〜図１３はその製造工程の一部を概念的に示す図である。

まず、図１１に示すように、可撓性支持体３０の一面上に、第１の誘電体塗膜層１０１を、厚みｔ１からΔｔ２だけ減じた厚みｔ１０となるように、薄く塗布する。

次に、図１２に図示するように、最大の厚みｔ３２、最小の厚みｔ３１を有する第１の内部電極２１を印刷した後、図１３に示すように、第２の誘電体塗膜層１０２を塗布する。この工程において、第２の誘電体塗膜層１０２の厚みｔ２を、厚みｔ１に対して凹凸量Δｔ２の分だけ加算した厚みとする。

ここで、第１の誘電体塗膜層１０１を、厚みｔ１からΔｔ２だけ減じた厚みｔ１０となるように、薄く塗布してあるので、第２の誘電体塗膜層１０２が厚くなることによる静電容量の低下を補うことができる。したがって、静電容量の低下を回避することができる。

この後、図８〜図１１に示した工程を実行し、コンデンサ要素毎に切断分離し、焼成工程、端部電極付与工程等を経て、積層セラミックコンデンサの完成品が得られる。

以上、好ましい実施例を参照して本発明の内容を具体的に説明したが、本発明の基本的技術思想及び教示に基づいて、当業者であれば、種々の変形態様を採り得ることは自明である。

本発明に係る積層セラミックコンデンサの断面図である。 図１の２−２線拡大断面図である。 本発明に係る積層セラミックコンデンサの別の実施例における拡大断面図である。 本発明に係る製造方法に含まれる主要な工程を概略的に示す図である。 図４に含まる各工程における状態を拡大して示す図である。 図５に示した工程の後の工程を示す図である。 図６に示した工程の後の工程を示す図である。 図７に示した工程の後の工程を示す図である。 図８に示した工程の後の工程を示す図である。 図９に示した工程の後の工程を示す図である。 本発明に係る製造方法の別の例を示す図である。 図１１に示した工程の後の工程を示す図である。 図１２に示した工程の後の工程を示す図である。

符号の説明

２１ 第１の内部電極
２２ 第２の内部電極
１０１ 第１の誘電体層
１０２ 第２の誘電体層
Ｓ１ 第１の接触面
Ｓ２ 第２の接触面

Claims (8)

1. 誘電体基体の内部に複数の内部電極を埋設した積層セラミックコンデンサであって、
   １つの内部電極に隣接する上下２層の誘電体層のうち、第１の誘電体層と前記内部電極との間の第１の接触面は、前記第１の誘電体層の表面性を反映した実質的に平坦な表面性を持ち、前記第２の誘電体層と前記内部電極との間の第２の接触面は、前記内部電極の凹凸の表面性を反映した表面性を持ち、
   前記第１の接触面を基準にして、前記第１の誘電体層の最小の厚みをｔ１とし、前記内部電極の前記凹凸に起因する最小の厚みをｔ３１としたとき、前記第２の誘電体層の厚みｔは、（ｔ３１＋ｔ２）で与えられ、前記厚みｔ１、ｔ２は、
   １．０１５＊ｔ１≦ｔ２≦１．１７＊ｔ１
   を満たす、積層セラミックコンデンサ。
2. 請求項１に記載された積層セラミックコンデンサであって、
   １．０３＊ｔ１≦ｔ２≦１．１＊ｔ１
   を満たす、積層セラミックコンデンサ。
3. 請求項１又は２に記載された積層セラミックコンデンサであって、
   前記内部電極は、前記第２の接触面において、谷と山との間の凹凸量Δｔ２の現れる表面性を有しており、
   前記第２の誘電体層は、その厚みｔ２が、前記第１の誘電体層の厚みｔ１に対して、前記凹凸量Δｔ２を加算した値以上である、
   積層セラミックコンデンサ。
4. 請求項１乃至３の何れかに記載された積層セラミックコンデンサであって、前記厚みｔ２は、前記第１の誘電体層の厚みｔ１に対して、前記凹凸量Δｔ２の２倍の厚み２＊Δｔ２を加算した値以下である、積層セラミックコンデンサ。
5. 誘電体基体の内部に複数の内部電極を埋設した積層セラミックコンデンサを製造する方法であって、
   可撓性支持体上に第１の誘電体塗膜層を形成した後、前記第１の誘電体塗膜層の上に内部電極を形成し、
   前記第１の誘電体塗膜層及び前記内部電極の上に、これらを被覆する第２の誘電体塗膜層を形成し、前記第１の誘電体塗膜層の表面を基準にして、前記内部電極の最小の厚みをｔ３１とし、前記第１の誘電体塗膜層の最小の厚みをｔ１としたとき、前記第２の誘電体塗膜層の厚みｔは、（ｔ３１＋ｔ２）で与えられ、前記厚みｔ１、ｔ２が、
   １．０１５＊ｔ１≦ｔ２≦１．１７＊ｔ１
   を満たすように形成する、工程を含む方法。
6. 請求項５に記載された方法であって、前記第２の誘電体塗膜層は、
   １．０３＊ｔ１≦ｔ２≦１．１＊ｔ１
   を満たすように形成する、方法。
7. 請求項５又は６に記載された方法であって、
   前記内部電極は、前記第２の誘電体塗膜層と接触する表面が、谷と山との間の凹凸量Δｔ２の現れる表面性を有しており、
   前記第２の誘電体層は、前記厚みｔ２が、前記厚みｔ１に対して、前記凹凸量Δｔ２を加算した値以上となるように塗布する、方法。
8. 請求項５乃至７の何れかに記載された方法であって、前記第２の誘電体層は、前記厚みｔ２が、前記第１の誘電体層の厚みｔ１に対して、２＊Δｔ２を加算した値以下になるように塗布する、方法。
   

Images