JP2007257268A - プリント配線基板の設計方法及び装置 - Google Patents

プリント配線基板の設計方法及び装置 Download PDF

Info

Publication number
JP2007257268A
JP2007257268A JP2006080521A JP2006080521A JP2007257268A JP 2007257268 A JP2007257268 A JP 2007257268A JP 2006080521 A JP2006080521 A JP 2006080521A JP 2006080521 A JP2006080521 A JP 2006080521A JP 2007257268 A JP2007257268 A JP 2007257268A
Authority
JP
Japan
Prior art keywords
land
thermal
thermal land
wiring board
printed wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006080521A
Other languages
English (en)
Other versions
JP4742931B2 (ja
Inventor
Hisahiro Moriki
久博 森木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2006080521A priority Critical patent/JP4742931B2/ja
Publication of JP2007257268A publication Critical patent/JP2007257268A/ja
Application granted granted Critical
Publication of JP4742931B2 publication Critical patent/JP4742931B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】プリント配線基板の電源層及びグランド層に形成されるサーマルランドの設計方法を改善する。
【解決手段】プリント配線基板10の電源層14及び各グランド層13に形成されるサーマルランド15、17について、電子部品31の使用電流、ピン配列、及び、該当するピン数と、電源層及びグランド層の各層数とから、サーマルランド15、17に流れる電流を想定し、この想定された電流に応じてサーマルランドの形状を選択する。
【選択図】図1

Description

本発明は、プリント配線基板の設計方法に関し、更に詳しくは、プリント配線基板などのプリント配線基板の設計に際して、スルーホールと接続するランドの形状を決定するプリント配線基板の設計方法及び装置に関する。
プリント配線基板は、一般的に複数の絶縁層と複数の配線層とが交互に積層され、その上面に半導体チップやチップ部品を含む電子部品を搭載し、半導体チップとチップ部品、半導体チップと外部回路、又は、半導体チップ相互間を接続する目的で使用される。図6を参照し、従来のプリント配線基板について、スルーホールと接続するランドの配置及び形状を決定する設計方法について説明する。同図において、電子部品31は、その底面にプリント配線基板10のスルーホール11に挿入される複数の外部ピン32を備える。外部ピン32には、電源(Vcc)ピン、グランド(GND)ピン、及び、信号ピンが含まれる。
プリント配線基板10は、複数の信号(Sig)層12と、複数のグランド(GND)層13と、1つ以上の電源(Vcc)層14とを含む配線層を有する。グランド層13は、隣接する2つの信号層12の間に遮蔽層を兼ねて配設され、電源層14は必要に応じて1層以上が配設される。プリント配線基板10には、各配線層12、13、14を貫通して、電子部品31の外部ピン32を挿入するためのスルーホール11が形成される。信号層12には、銅箔がパターニングされた図示しない配線パターンが形成されており、信号ピンが挿入されるスルーホール11に、ノーマルランド19が形成される。ノーマルランドには、接続ランド及び非接続ランドが含まれる。グランド層13及び電源層14には、スルーホール11に隣接する部分を除いて全面に銅箔から成るいわゆるベタ導体層が形成されている。
グランド層13には、電子部品31のGNDピンが挿入されるスルーホール11に対応してサーマルランド15が形成され、Vccピンが挿入されるスルーホール11に対応してクリアランスランド16が形成される。電源層14には、Vccピンが挿入されるスルーホール11に対応してサーマルランド17が形成され、GNDピンが挿入されるスルーホール11に対応してクリアランスランド18が形成される。
クリアランスランド16、18は、スルーホール11に挿入される外部ピン32よりも十分に大きな開口として銅箔に形成され、挿入される外部ピンを、電源層又はグランド層を構成する銅箔から絶縁する。サーマルランド15、17は、スルーホール11に挿入される外部ピンと、電源層又はグランド層を構成する銅箔とを電気的に接続すると共に、熱容量が大きな銅箔と外部ピンとの間の熱伝導量を低下させて、半田接続の際に半田をできるだけ速やかに溶融させる機能を有する。サーマルランドは、一般に、スルーホールの周囲にスルーホールの円周方向に並んで銅箔に形成された複数の打ち抜き部と、打ち抜き部の隙間に銅箔が残されて電流通路を形成するブリッジ部とから成る。サーマルランドは、半田付け接続の際の熱容量を勘案し、半田付け接続を容易にするようにその形状が採用される。
プリント配線基板の設計に際しては、半田付け接続される電子部品のピン配置と、プリント配線基板における配線層の配置とから、当該配線層に形成すべきランドの形状を決定することにより、電子部品の外部ピンと配線層との間で接続を行う。このようなプリント配線基板におけるランドの配置や形状、その設計方法については、特許文献1〜3に記載がある。
特開平5−174105号公報 特開平8−287125号公報 特開平9−162516号公報
従来のプリント配線基板の設計方法では、電源層やグランド層に形成するサーマルランドの形状を、画一的に決定する手法が一般的に採用されている。しかし、数多くのサーマルランドの形状を画一的に決定すると、通過する電流値によっては製品における動作時に過度の温度上昇が発生し、或いは、半田付けの際に半田溶融の作業性の低下や接続不良の原因になる。また、熱伝導性の低下をあまり重視すると、グランド層における遮蔽性能の低下の原因にもなる。つまり、サーマルランドの形状によっては、製品の品質が低下し、或いは、スループットが低下するという問題が発生する。
本発明は、上記従来のプリント配線基板の設計方法の問題に鑑み、特にサーマルランドの形状を定型的な手法で定めることで効率的な設計を行いながらも、製品における温度上昇や接続不良、スループットの低下などが生じ難い、プリント配線基板の設計方法及び装置を提供することを目的とする。
上記目的を達成するために、本発明のプリント配線基板の設計方法は、導体パターンとスルーホールとの間にサーマルランドを形成した配線層を有するプリント配線基板の設計方法において、
導体パターンとスルーホールとの間に流れる電流値に応じて、前記サーマルランドの形状を決定することを特徴とする。
また、本発明のプリント配線基板の設計装置は、導体パターンとスルーホールとの間にサーマルランドを形成した配線層を有するプリント配線基板の設計装置において、
導体パターンとスルーホールとの間に流れる電流値を算出する電流算出手段と、
前記算出された電流値に基づいて、サーマルランドの形状を選択するサーマル形状選択手段とを備えることを特徴とする。
本発明のプリント基板の設計方法及び装置によると、サーマルランドの形状を、そこを流れる電流値に応じて決定するので、サーマルランドに許容電流以上の電流が流れることはなく、製品の電気特性が良好になると共に、サーマルランドに必要以上の熱伝導性の低下を求めないことにより、グランド層における遮蔽性能が維持される。
本発明のプリント基板の設計方法は、特に配線層が電源層又はグランド層である場合に良好な効果が得られる。
また、前記サーマルランドが、前記スルーホールに隣接して前記導体パターンに形成された打ち抜き部と、該打ち抜き部に隣接し電流通路を形成する1つ以上のブリッジ部とを有し、前記形状の決定は、前記電流値に応じて前記ブリッジ部の数及び幅の少なくとも一方を選択することも本発明の設計方法の好ましい態様である。電流値に応じてブリッジ部の数及び/又は幅を選択することにより、設計作業が定型化できる。
更に、前記形状の決定では、デフォルトのサーマルランドを採用するステップと、前記電流値に応じて前記ブリッジ部の数又は幅を選択するステップと、該選択された数のブリッジ部を有するサーマルランドによって前記デフォルトのサーマルランドを置き換えるステップとを有することも本発明の好ましい態様である。サーマルランドの形状を1つずつ決定する方法に比して処理が簡素化できる。
前記サーマルランドが、対応するスルーホールと配列方向に隣接するスルーホールの中心方向に前記打ち抜き部の中心を有することも本発明の好ましい態様である。隣接するスルーホールの中心方向に打ち抜き部の中心を配置することで、ブリッジ部は、隣接するスルーホールから遠い位置に配置できるので、電流の流れがスムーズになる。従って、配線層の実効抵抗が低下する。
以下、図面を参照して本発明の実施形態について説明する。なお、同様な要素には、理解を容易にするために、全図を通して同じ符号を付して示す。図1は、本発明の設計方法が対象とするプリント配線基板を示す展開斜視図である。同図では、プリント配線基板の各配線層を展開した状態で、且つ、プリント配線基板上に搭載する1つの半田付け電子部品と共に示している。この例では、プリント配線基板10の配線層は、4層の信号(Sig)層12と、3層のグランド(GND)層13と、1層の電源(Vcc)層14とから構成される。グランド層13及び電源層14は、スルーホール11が貫通する部分に隣接する円形部分以外は均一な銅箔で形成され、いわゆるベタ導体層とも呼ばれている。
スルーホール11に対応する各配線層のランドには、その部分を貫通するスルーホール11との関係で、ノーマルランド、クリアランスランド、及び、サーマルランドが含まれる。ノーマルランドは、信号層に形成されるランドであって、スルーホール11に接続される接続ランドと、当該スルーホール11に接続されない非接続ランドとが含まれる。図1には、信号層12に形成されるランドとして、非接続ランド19のみを示した。
クリアランスランドは、当該配線層がベタ導体層である場合に形成されるランドであり、スルーホール11がそのベタ導体層と非接触で貫通するランドである。サーマルランドは、同様に当該配線層がベタ導体層である場合に形成されるランドであり、スルーホール11がそのベタ導体層と接続されるランドである。サーマルランドでは、半田接続時の熱容量を小さくすることを考慮して、スルーホール11とベタ導体層との間の熱伝導を小さくしている。
グランド層13には、電子部品31のGNDピンが挿入されるスルーホール11に対応してサーマルランド15が形成され、Vccピンが挿入されるスルーホール11に対応してクリアランスランド16が形成される。電源層14には、Vccピンが挿入されるスルーホール11に対応してサーマルランド17が形成され、GNDピンが挿入されるスルーホール11に対応してクリアランスランド18が形成される。
図2は、本発明の一実施形態に係るプリント配線基板の設計装置のブロック図である。本設計装置は、CADとして構成され、各機能ブロックはプログラムで構成される。設計装置40は、ライブラリ参照部41、配置設計部42、配線設計部43、及び、サーマルランド設計部44から構成される。サーマルランド設計部44は、想定電流決定部45、デフォルトランド決定部46、サーマル形状決定部47、及び、サーマルランド変換部48から構成される。
ライブラリ参照部41は、部品ライブラリ30を参照して必要な電子部品の仕様を入力する。配置設計部42は、ライブラリ参照部41が入力した電子部品の仕様と、設計対象のプリント配線板の仕様とに基づいて、電子部品をプリント配線板上に配置する。配線設計部43は、配置された各電子部品相互間、及び、電子部品と外部との間の配線を設計する。配線設計には、各配線層の層数、層配置、配線パターン、信号ランドなどの配置、クリアランスランドの配置などが含まれ、サーマルランドを除く全ての配線が含まれる。サーマルランド設計部44は、サーマルランドの設計を行う。
図3は、上記プリント配線基板の設計装置の処理を示すフローチャートである。プリント配線基板設計システムは、プログラムで動作するコンピュータで構成される。プリント配線基板の設計に当たって、まず、ライブラリ参照部41が、部品ライブラリ30を参照して部品仕様を入力する(ステップS1)。部品ライブラリ30には、プリント配線基板に搭載される半導体チップやチップ部品などの電子部品の型番、定格電流、寸法、ピン数、ピン配置、接続層数などの部品仕様が記述されている。全ての電子部品の仕様が抽出されると、配置設計部42が、それに基づいて電子部品をプリント配線基板上に配置する配置設計を行う(ステップS2)。
電子部品の配置設計が終了すると、配線設計部43が、各電子部品に接続する電源層、グランド層、及び、信号層を含む配線層の設計を行う(ステップS3)。この配線設計では、電源層の層数、グランド層の層数、信号層の層数、信号層の配線パターンの他に、電源層やグランド層のクリアランスランドや、信号層の接続ランド及び非接続ランドなど、サーマルランドを除いた各ランドの形状及び配置が決定される。配線層の設計が終了すると、サーマルランド設計部44によって、電源層及びグランド層のサーマルランドの決定処理が行われる(ステップS4)。
図4は、サーマルランド設計部44が、ステップS4のサーマルランド決定処理を行う際の詳細を示すフローチャートである。サーマルランドの決定に際しては、まず、ライブラリ参照部41によって入力された電子部品の仕様である、搭載される各電子部品の使用電流、接続ピン数、及び、電源層やグランド層の接続層数を認識する(ステップS11)。次いで、想定電流決定部45が、各電子部品の各接続ピンについて、そのピンが接続される電源層及びグランド層について、1層当たりの想定電流を決定する(ステップS12)。これによって、各サーマルランドに流れる電流が決定される。
次いで、デフォルトランド決定部46が、部品のピン配列を参照して、ピンの配列方向が部品の側面に平行な矩形状配列か、或いは、斜め配列かを調べ、その配列に従って、デフォルトのサーマルランドを決定する(ステップS13)。デフォルトのサーマルランドの形状は、図5(a)に例示した。
サーマルランドは、一般的に、そこを流れる電流値によって、ベタ導体層である銅箔の打ち抜き部25の配置及び形状が決定される。電流は、打ち抜き部25の隙間であるブリッジ部を通って、サーマルランドの外側の銅箔部分から内側のスルーホール11に向かって、或いは、その逆方向に流れる。各ブリッジ部の幅は予め設定されており、従って、1つのブリッジ部で流すことができる電流値は固定値である。つまり、サーマルランドは、その中のスルーホール11と配列方向に隣接するスルーホールの中心方向に、打ち抜き部の中心を有する。
図5(a)に示したデフォルトのサーマルランドでは、電流値に拘わらず、ピン配置が矩形状配置の場合には、符号21で示した上下及び左右方向に打ち抜き部があるデフォルトのサーマルランドが、ピン配置が斜め配置の場合には、符号22で示した上下及び左右方向にブリッジ部があるデフォルトのサーマルランドが採用される。
次いで、サーマル形状決定部47が、各ピンについて、先に求めた想定電流に基づいて、ブリッジ部の数を求め、実際に採用されるサーマルランドを指定する(ステップS14)。実際のサーマルランドの形状は、各デフォルトのサーマルランド21、22と、必要なブリッジ部の数とに基づいて定められる。図5(b)に、各デフォルトのサーマルランド21、22に対応して実際に採用されるサーマルランドの形状を示した。同図に示したサーマルランド23a〜23dが、斜め配置におけるデフォルトのサーマルランド22に対応し、サーマルランド24a〜4dが、矩形状配置におけるデフォルトのサーマルランド21に対応している。
図5(b)に示した例では、ピン配置が斜め配置の場合には、サーマルランドは、上下左右のいずれかひとつにブリッジ部を配置した形状(23a)、上下または左右の2方向にブリッジ部を配置した形状(23b)、上下左右のうち3つの方向にブリッジ部を配置した形状(23c)、上下左右の全てにブリッジを配置した形状(23d)から、その内の1つが選択される。また、ピン配置が矩形状配置の場合には、サーマルランドは、斜め方向のうちひとつのみブリッジ部を配置した形状(24a)、斜め方向のうち2つブリッジ部を配置した形状(24b)、斜め方向のうち3つの方向にブリッジ部を配置した形状(24c)、斜め方向全てにブリッジ部を配置した形状(24d)から、その内の1つが選択される。
次いで、サーマルランド変換部48が、ステップS14で指定されたサーマルランドによって、先に採用されたデフォルトのサーマルランドを全て置き換える(ステップS15)。これによって、最終的に全てのランドの設計が終了する。つまり、プリント配線基板の電気的設計が完了する。
上記のように、2種類のデフォルトのサーマルランドを仮定したのは、ピン配置によってブリッジ部と打ち抜き部の配置を変えることが好ましいからである。これによって、矩形状配置及び斜め配置の何れのピン配置についても、各ピンは隣接するピンの方向から45°方向に傾けて中心を配置したブリッジ部から電流を受け取ることができ、電流の流れがスムーズである。
以下、具体例を挙げて上記プリント配線基板の設計方法を説明する。本具体例では、図1において、プリント配線基板10に1つの電子部品31が実装され、プリント配線基板10から電子部品31に向けて電源電流が流れ、電子部品31からプリント配線基板10に向けてグランド電流が流れるので、この電源電流及びグランド電流のためのサーマルランドを決定するものとする。
まず、図3に従い、ステップS2の配置設計、次いで、ステップ3の配線設計を、コンピュータで実施する。なお、ここまでの処理は、マニュアルで行ってもよい。何れの場合にも、ステップS4のサーマルランドの決定処理はCADで実行される。まず、電源ピンのサーマルランドについての決定処理について説明する。電子部品31の定格使用電流は、例えば4Aである。また、電子部品31には、電源ピンが4つあり、プリント配線基板の電源層14は1層である。これら、使用電流、ピン数、及び、電源層数をまず認識する。
上記条件によって、1ピン、1層当りの想定電流は、4(A)÷4(ピン)÷1(層)=1(A/ピン/層)と決定される(ステップS12)。次に、電子部品のピン配列が矩形状配列であることを認識し、それに基づいて、ステップS13では、デフォルトのサーマルピンは、斜め方向にブリッジ部を配置したデフォルトのサーマルランド21(図5(a))が採用される。次に1ピン、1層あたりの想定電流1Aに従い、必要なブリッジ数を決定する。ここで、1つのブリッジ部で流すことが出来る電流は、0.3Aとしてあるので、1A÷0.3A=3.333<4となり、4つのブリッジ部が必要なことが計算される。その結果、斜め方向の4か所にブリッジ部を有するサーマルランド24d(図5(b))が採用される。決定されたサーマルランドで、先のデフォルトのサーマルランドを置き換えて、電源ピンのサーマルランドが確定する。
一方、GNDピンについては以下のように処理される。まず、電子部品の使用電流が4Aであること、GNDピンが4つあること、及び、GND層13が3層であることが認識される。従って、1ピン、1層当りの想定電流は、4(A)÷4(ピン)÷3(層)=0.33(A/ピン/層)と算出される。次に、デフォルトのサーマルランドは、電源ピンのときと同様に、斜め方向にブリッジ部を有するデフォルトのサーマルランド21に決定される。次に1ピン、1層あたりの想定電流0.33Aに基づいて、サーマルランドに必要なブリッジ数は、ブリッジ1個当たりで0.3Aとして、0.33A÷0.3A=1.1<2、つまり2個と求まる。従って、GNDピンのためのサーマルランドは、斜め方向に2個のブリッジ部を有するサーマルランド24bと決定される。このサーマルランド24bによって、デフォルトのサーマルランド21を置き換えることにより、GNDピンのためのサーマルランドが決定する。
上記実施形態のプリント配線基板の設計方法では、以下に記載するような効果を奏する。第1の効果は、サーマルランドのブリッジ部の数を、通過する電流量に応じて決定するため、ピンからの熱の放散が最低限度の量になっており、基板に搭載される電子部品の半田付けが容易になることである。
第2の効果は、サーマルランドの形状の変換を自動的に行っているので、設計漏れが発生せず、このため、部品の半田付けが確実になることである。
以上、本発明をその好適な実施態様に基づいて説明したが、本発明のプリント配線基板の設計方法及び装置は、上記実施態様の構成にのみ限定されるものではなく、上記実施態様の構成から種々の修正及び変更を施したものも、本発明の範囲に含まれる。
本発明のプリント配線基板の設計方法が対象とするプリント配線基板を展開して、搭載される電子部品と共に例示する斜視図。 本発明の一実施形態に係るプリント配線基板の設計装置の構成を示すブロック図。 図2の設計装置での処理を示すフローチャート。 図2のサーマルランドの決定ステップの詳細を示すフローチャート。 図4の処理で形状が決定されるサーマルランドを例示する平面図。 従来のプリント配線基板の設計方法で設計されるプリント配線基板の展開斜視図。
符号の説明
10:プリント配線基板
11:スルーホール
12:信号層
13:グランド層
14:電源層
15:サーマルランド
16:クリアランスランド
17:サーマルランド
18:クリアランスランド
19:ノーマルランド(非接続ランド)
21、22:デフォルトのサーマルランド
23a〜23d、24a〜24d:サーマルランド
25:打ち抜き部
30:部品ライブラリ
31:電子部品
32:外部ピン
40:プリント配線基板の設計装置
41:ライブラリ参照部
42:配置設計部
43:配線設計部
44:サーマルランド設計部
45:想定電流決定部
46:デフォルトランド決定部
47:サーマル形状決定部
48:サーマルランド変換部

Claims (7)

  1. 導体パターンとスルーホールとの間にサーマルランドを形成した配線層を有するプリント配線基板の設計方法において、
    導体パターンとスルーホールとの間に流れる電流値に応じて、前記サーマルランドの形状を決定することを特徴とするプリント配線基板の設計方法。
  2. 前記配線層が、電源層又はグランド層である、請求項1に記載のプリント配線基板の設計方法。
  3. 前記サーマルランドは、前記スルーホールに隣接して前記導体パターンに形成された打ち抜き部と、該打ち抜き部に隣接し電流通路を形成する1つ以上のブリッジ部とを有し、前記形状の決定は、前記電流値に応じて前記ブリッジ部の数及び幅の少なくとも一方を選択する、請求項1に記載のプリント配線基板の設計方法。
  4. 前記形状の決定では、デフォルトのサーマルランドを採用するステップと、前記電流値に応じて前記ブリッジ部の数又は幅を選択するステップと、該選択された数のブリッジ部を有するサーマルランドによって前記デフォルトのサーマルランドを置き換えるステップとを有する、請求項3に記載のプリント配線基板の設計方法。
  5. 前記サーマルランドは、対応するスルーホールと配列方向に隣接するスルーホールの中心方向に前記打ち抜き部の中心を有する、請求項4に記載のプリント配線基板の設計方法。
  6. 導体パターンとスルーホールとの間にサーマルランドを形成した配線層を有するプリント配線基板の設計装置において、
    導体パターンとスルーホールとの間に流れる電流値を算出する電流算出手段と、
    前記算出された電流値に基づいて、サーマルランドの形状を選択するサーマル形状選択手段とを備えることを特徴とするプリント配線基板の設計装置。
  7. 前記サーマルランド形状選択手段は、スルーホールの配列方向に応じてデフォルトのサーマルランドを選択するデフォルト選択手段と、前記電流値に基づいてサーマルランドのブリッジ部の数又は幅を選択するブリッジ選択手段と、前記選択されたブリッジの数又は幅を有するサーマルランドによって、前記デフォルト選択手段で選択されたデフォルトのサーマルランドを置き換える置き換え手段とを備える、請求項6に記載のプリント配線基板の設計装置。
JP2006080521A 2006-03-23 2006-03-23 プリント配線基板の設計方法及び装置 Expired - Fee Related JP4742931B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006080521A JP4742931B2 (ja) 2006-03-23 2006-03-23 プリント配線基板の設計方法及び装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006080521A JP4742931B2 (ja) 2006-03-23 2006-03-23 プリント配線基板の設計方法及び装置

Publications (2)

Publication Number Publication Date
JP2007257268A true JP2007257268A (ja) 2007-10-04
JP4742931B2 JP4742931B2 (ja) 2011-08-10

Family

ID=38631456

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006080521A Expired - Fee Related JP4742931B2 (ja) 2006-03-23 2006-03-23 プリント配線基板の設計方法及び装置

Country Status (1)

Country Link
JP (1) JP4742931B2 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0440572A (ja) * 1990-06-06 1992-02-10 Koyo Seiko Co Ltd 形状測定方法
JPH0773238A (ja) * 1994-07-11 1995-03-17 Ibiden Co Ltd 不要ランド削除システム
JPH08287125A (ja) * 1995-04-14 1996-11-01 Mitsubishi Electric Corp プリント配線板の設計方法
JPH1125131A (ja) * 1997-06-30 1999-01-29 Nec Corp 多層印刷配線板の設計方法
JPH1125144A (ja) * 1997-07-04 1999-01-29 Nec Toyama Ltd 多層印刷配線板の設計方法
JP2002269167A (ja) * 2001-03-13 2002-09-20 Pfu Ltd Cadシステム、電源層接続形状設定方法および記録媒体

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0440572A (ja) * 1990-06-06 1992-02-10 Koyo Seiko Co Ltd 形状測定方法
JPH0773238A (ja) * 1994-07-11 1995-03-17 Ibiden Co Ltd 不要ランド削除システム
JPH08287125A (ja) * 1995-04-14 1996-11-01 Mitsubishi Electric Corp プリント配線板の設計方法
JPH1125131A (ja) * 1997-06-30 1999-01-29 Nec Corp 多層印刷配線板の設計方法
JPH1125144A (ja) * 1997-07-04 1999-01-29 Nec Toyama Ltd 多層印刷配線板の設計方法
JP2002269167A (ja) * 2001-03-13 2002-09-20 Pfu Ltd Cadシステム、電源層接続形状設定方法および記録媒体

Also Published As

Publication number Publication date
JP4742931B2 (ja) 2011-08-10

Similar Documents

Publication Publication Date Title
EP2706829A2 (en) Printed wiring board, printed circuit board, and printed circuit board manufacturing method
US9629241B2 (en) Printed circuit board, ball grid array package and wiring method of printed circuit board
JP4923494B2 (ja) 多層回路基板設計支援方法、プログラム、装置及び多層回路基板
JP2007123682A (ja) 基本セル設計方法、レイアウト設計方法、設計装置およびプログラム
CN105188318A (zh) 散热装置、电子设备及制造方法
JP4912917B2 (ja) 回路基板、携帯電子機器及び回路基板の製造方法
JP4742931B2 (ja) プリント配線基板の設計方法及び装置
JP4602479B2 (ja) 多層プリント配線板、多層プリント配線板の検査方法、および多層プリント配線板の検査システム、多層プリント配線板の製造方法
CN110113874B (zh) Pcb元器件及其制作方法
US8383955B2 (en) Printed circuit board
CN114189987A (zh) 一种pcb及其制作方法
JP4923275B2 (ja) スルーホール構造及びそれを用いたプリント配線板
JP2006261543A (ja) 半導体装置実装パッケージ及び中継プリント配線基板
JP2008028213A (ja) 回路基板及びその検査方法
KR101993673B1 (ko) 크로스 pcb 유닛 장착형 전자기판의 제조 방법 및 이를 위한 원 패키지 인쇄회로기판
JP2007221014A (ja) 多層配線基板構造
KR101009080B1 (ko) 방열 인쇄회로기판 및 그 제조방법
JP2008112778A (ja) プリント配線基板とこれを備えたモータ制御装置
JP2006059928A (ja) プリント基板
JP2006156512A (ja) プリント配線基板
JP2007278828A (ja) 半導体チップ評価用基板
Kelly et al. Via-in-pad design considerations for bottom terminated components on printed circuit board assemblies
JP2012118615A (ja) プリント配線板部品自動配置装置
JP2020004772A (ja) ジャンパ部を有するプリント配線基板
JP2019201070A (ja) 多層基板及び多層基板を用いて素子に電流を供給する方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090212

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101026

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101222

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110412

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110425

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140520

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees