JP2007252054A

JP2007252054A - モータ制御装置

Info

Publication number: JP2007252054A
Application number: JP2006070188A
Authority: JP
Inventors: Atsushi Harigaya; 厚針ヶ谷
Original assignee: Oriental Motor Co Ltd
Current assignee: Oriental Motor Co Ltd
Priority date: 2006-03-15
Filing date: 2006-03-15
Publication date: 2007-09-27
Anticipated expiration: 2026-03-15
Also published as: JP4880333B2

Abstract

【課題】モータへの供給電流のリプルを低減する。
【解決手段】各相巻線(1,2)を駆動する複数インバータ式駆動手段(3,4)と、各駆動手段(3,4)を制御する複数のＰＷＭ制御手段(50,60)とを備える。各ＰＷＭ制御手段(50,60)は、対応する駆動手段(3,4)に係る相巻線(1,2)の両端に電源電圧を印加する状態と、相巻線(1,2)の両端を同電位にしてその巻線の逆起電力を還流させる状態とをとり得るスイッチングシーケンスを実行するように構成される。さらに、各ＰＷＭ制御手段(50,60)は、スイッチングの１サイクル中において、各相巻線(1,2)の全てに電圧を印加している状態がある場合に、その状態の直後に各相巻線(1,2)の逆起電力を還流する状態が生じないように、かつ、各相巻線(1,2)の全てに逆起電力を還流している状態がある場合に、その状態の直後に各相巻線(1,2)に電圧を印加する状態が生じないように、互いのスイッチングスの位相関係が設定される。
【選択図】図１

Description

本発明は、独立した複数の相巻線を有するモータの制御装置に関し、特に、該モータに供給する電流のリプルを低減する技術に関するものである。

モータに設けられた複数の相巻線を個別に駆動する駆動回路と、該駆動回路をＰＷＭ制御する制御回路（励磁シーケンス回路)とを備えるモータ制御装置が実用されている（例えば、非特許文献1参照）。

図１６に、上記のような構成のモータ制御装置の回路図の一例を示す。このモータ制御装置は、バイファイラ方式で巻かれたＡ相巻線１，１’およびＢ相巻線２，２’を備える２相モータを駆動するものであり、上記Ａ相巻線１，１’およびＢ相巻線２，２’をそれぞれユニポーラ駆動するインバータ式駆動回路３および４と、該駆動回路３および４をそれぞれＰＷＭ制御する制御回路５および６とを備えている。

駆動回路３は、Ａ相巻線１，１’をそれぞれ駆動するトランジスタ等からなるスイッチング素子Ｑ１，Ｑ２と、これらのスイッチング素子Ｑ１，Ｑ２に流れる電流（Ａ相巻線１，１’を流れる電流）を検出する抵抗器７とを備えている。また、駆動回路４は、上記スイッチング素子Ｑ１，Ｑ２に対応するスイッチング素子Ｑ３，Ｑ４と、上記抵抗器７に対応する抵抗器８とを有する。

ＰＷＭ制御回路５は、Ａ相電流指令と抵抗器７によって検出されるＡ相巻線１，１’の電流との偏差を増幅して出力するアンプ５１と、該アンプ５１の出力と基準三角波とを比較するコンパレータ５２と、該コンパレータ５２の出力および駆動巻線指示信号（Ａ相巻線１，１’のいずれを駆動するかを指示する信号）に基づいてスイッチング素子Ｑ１，Ｑ２をオンオフするための制御信号を形成するアンドゲート５３，５４と、を備えている。ＰＷＭ制御回路６は、上記アンプ５１、コンパレータ５２およびアンドゲート５３，５４にそれぞれ対応するアンプ６１、コンパレータ６２およびアンドゲート６３，６４を有する。

図１７は、上記モータ制御装置の駆動回路３，４に電力を供給する電源ブロックのモデルを示している。このモデルでは、直流電源９の出力電圧Ｖがリード線のインダクタンスＬと抵抗Ｒを介して平滑用コンデンサＣに加えられ、このコンデンサＣの端子電圧Ｖ’が上記駆動回路３，４に印加される。

モータの負荷が急激に変動した場合には、それに応じた供給電流ｉが必要とされる。上記コンデンサＣがない場合、モータへの供給電流ｉが、常にリード線のインダクタンスＬと抵抗Ｒとを介して流れることになるので、この供給電流ｉの変化に応じた電圧降下が生じることになる。すなわち、上記リード線のインダクタンスＬと抵抗Ｒによって必要とする電流供給が妨げられて、上記駆動回路５，６への印加電圧Ｖ’が降下する。この印加電圧Ｖ’の降下は、モータの特性を悪化させて、トルク不足、高速性の低下などの問題を発生させる要因となる。
これに対して、十分な容量を持ったコンデンサＣを駆動回路５，６のすぐそばに実装すると、供給電流ｉが急激に変動した際の変動分がコンデンサＣから供給されるので、供給電圧Ｖ’の変動を抑制して、モータの特性を安定にすることができる。

ここで、図１８（ａ）に示すように、スイッチング素子Ｑ１をオンさせてＡ相巻線１に電流を流し、その後、該スイッチング素子Ｑ１をオフさせると、同図（ｂ）に示すように、Ａ相巻線１の逆起電力に基づく電流が該Ａ相巻線１に並列接続された還流ダイオードＤを介して還流することになる。なお、他の相巻線１’，２，２’においても、通電をオフした後に、逆起電力に基づく同様の電流が還流する。

上記構成のモータ制御装置では、スイッチングシーケンス中において、相巻線１，２（相巻線１’，２’）の両端に電圧が印加されるタイミング（電力供給タイミング）が重なり合う状態、および、相巻線１，２（相巻線１’，２’）における逆起電力の還流タイミングが重なり合う状態が発生する。スイッチングシーケンスの詳細については後述する。

図１９に、従来の別構成のモータ制御装置の回路図を示す。このモータ制御装置は、モノファイラ方式で巻かれたＡ相巻線１０およびＢ相巻線１１を備える２相モータを駆動するものであり、上記Ａ相巻線１０およびＢ相巻線１１をそれぞれ駆動するインバータ式駆動回路１２および１３と、該駆動回路１２および１３をそれぞれＰＷＭ制御する制御回路１４および１５とを備えている。
駆動回路１２は、スイッチング素子Ｑ１１〜Ｑ１４をブリッジ接続した構成を有し、Ａ相巻線１０をバイポーラ駆動する。また、駆動回路１３は、スイッチング素子Ｑ１５〜Ｑ１８をブリッジ接続した構成を有し、Ｂ相巻線１１をバイポーラ駆動する。

ＰＷＭ制御回路１４は、Ａ相電流指令と電流検出器１６によって検出されるＡ相巻線１０の電流との偏差を増幅して出力するアンプ１４１と、該アンプ１４１の出力と第１基準三角波とを比較することによってスイッチング素子Ｑ１１をオンオフ制御する信号を形成するコンパレータ１４２と、該コンパレータ１４２の出力を反転してスイッチング素子Ｑ１２をオンオフ制御する信号を形成するインバータ１４３と、アンプ１４１の出力と上記第１基準三角波とは位相が１８０°ずれた第２基準三角波とを比較することによってスイッチング素子Ｑ１４をオンオフ制御する信号を形成するコンパレータ１４４と、該コンパレータ１４４の出力を反転してスイッチング素子Ｑ１３をオンオフ制御する信号を形成するインバータ１４５とを備えている。
他方のＰＷＭ制御回路１５は、上記アンプ１４１に対応するアンプ１５１と、上記コンパレータ１４２，１４４に対応するコンパレータ１５２，１５４と、上記インバータ１４３，１４５に対応するインバータ１５３，１５５とによってスイッチング素子Ｑ１５〜Ｑ１８をオンオフ制御する信号を形成する。

図２０（ａ）〜（ｄ）は、このモータ制御装置のＡ相巻線１０を左方から右方に向かって流れる電流の経路を示している。同図（ｂ），（ｄ）に示す電流は、それぞれ逆起電力に基づく還流電流である。
このモータ制御装置においても、スイッチングシーケンス中において、相巻線１０，１１の両端に電圧が印加されるタイミング（電力供給タイミング）が重なり合う状態、および、相巻線１０，１１における逆起電力の還流タイミングが重なり合う状態が発生する。スイッチングシーケンスの詳細については後述する。

図２１に、さらに別の構成を有した従来のモータ制御装置の回路図を示す。このモータ制御装置は、ＰＷＭ制御回路１８，１９の構成においてのみ図１９のモータ制御装置と相違する。
ＰＷＭ制御回路１８は、Ａ相電流指令と電流検出器１６によって検出されるＡ相巻線１０の電流との偏差を増幅して出力するアンプ１８１と、該アンプ１８１の出力と前記第１基準三角波とを比較するコンパレータ１８２と、アンプ１８１の出力と前記第２基準三角波とを比較するコンパレータ１８３と、コンパレータ１８２の出力を反転するインバータ１８４と、コンパレータ１８３の出力を反転するインバータ１８５と、コンパレータ１８２の出力とインバータ１８５の出力を入力してスイッチング素子Ｑ１１をオンオフ制御する信号を形成するアンドゲート１８６と、該アンドゲート１８６の出力を反転してスイッチング素子Ｑ１２をオンオフ制御する信号を形成するインバータ１８７と、コンパレータ１８３の出力とインバータ１８４の出力を入力してスイッチング素子Ｑ１３をオンオフ制御する信号を形成するアンドゲート１８８と、該アンドゲート１８８の出力を反転してスイッチング素子Ｑ１４をオンオフ制御する信号を形成するインバータ１８９とを備えている。

他方のＰＷＭ制御回路１９は、上記アンプ１８１に対応するアンプ１９１と、上記コンパレータ１８２，１８３に対応するコンパレータ１９２，１９３と、上記インバータ１８４，１８５に対応するインバータ１９４，１９５と、上記アンドゲート１８６，１８８に対応するアンドゲート１９６，１９８と、上記インバータ１８７，１８９に対応するインバータ１９７，１９９とによってスイッチング素子Ｑ１５〜Ｑ１８をオンオフ制御する信号を形成する。

図２２（ａ），（ｂ）は、このモータ制御装置のＡ相巻線１０を左方から右方に向かって流れる電流の経路を示している。同図（ｂ）に示す電流は、逆起電力に基づく還流電流である。
このモータ制御装置においても、スイッチングシーケンス中において、相巻線１０，１１の両端に電圧が印加されるタイミング（電力供給タイミング）が重なり合う状態、および、相巻線１０，１１における逆起電力の還流タイミングが重なり合う状態が発生する。スイッチングシーケンスの詳細については後述する。

「５相ステッピングモータ駆動システムの高性能化に関する研究」第１７頁、発行日１９９７年９月５日、著者百目鬼英雄、発行者オリエンタルモーター（株）技術研究所

上記したように、従来の各モータ制御装置では、Ａ相巻線への電圧印加タイミング（電力供給タイミング）と、Ｂ相巻線へのそれとが重なり、Ａ相巻線逆起電力還流タイミング（電力非供給タイミング）と、Ｂ相巻線のそれとが重なることになるので、モータへの供給電流の変動が大きくなる。
そこで、図１７に示す平滑用コンデンサＣに大容量のものを使用して、電源ブロックの出力電流のリプルを低減するようにしているが、この平滑用コンデンサＣはモータ制御装置の回路基板に実装されることから、形状の大きな大容量の平滑用コンデンサＣを使用することは、モータ制御装置の小型化を図る上での阻害要因になる。また、大容量のコンデンサは高価であるので、モータ制御装置のコストを上昇させる要因にもなる。

本発明は、このような状況に鑑み、モータへの供給電流のリプルを低減することができるモータ制御装置を提供することを目的としている。

本発明は、上記目的を達成するために、複数の相巻線が互いに独立して設けられたモータを制御する制御装置であって、前記各相巻線をそれぞれ駆動する複数のインバータ式駆動手段と、前記各駆動手段をそれぞれＰＷＭ制御する複数のＰＷＭ制御手段と、を備えている。前記各ＰＷＭ制御手段は、対応する前記駆動手段が、該駆動手段に係る前記相巻線の両端に電源電圧を印加する状態と、該相巻線の両端を同電位にしてその巻線の逆起電力を還流させる状態とをとり得るスイッチングシーケンスを実行するように構成され、さらに、前記各ＰＷＭ制御手段は、スイッチングシーケンスの１サイクル中において、前記各相巻線の全てに電圧を印加している状態がある場合に、その状態の直後に前記各相巻線の逆起電力を還流する状態が生じないように、かつ、前記各相巻線の全てに逆起電力を還流している状態がある場合に、その状態の直後に前記各相巻線に電圧を印加する状態が生じないように、互いのスイッチングシーケンスの位相関係を設定した構成を有する。

前記各ＰＷＭ制御手段は、それらに対応した相巻線に流れる電流値の電流指令に対する偏差を検出し、この偏差と基準三角波との比較に基づいて前記インバータ式駆動手段のスイッチング素子を制御するように構成されていることを特徴とする請求項１に記載のモータの制御装置。

前記各ＰＷＭ制御手段に対応する前記各相巻線は、バイファイラ方式、モノファイラ方式のいずれの方式で巻かれていても良い。
前記各相巻線がバイファイラ方式で巻かれている場合には、前記各ＰＷＭ制御手段において使用される前記基準三角波が３６０°／ｎ（ｎは、前記相巻線の数）だけ互いにずらされる。また、前記各相巻線がモノファイラ方式で巻かれている場合には、前記各ＰＷＭ制御手段において使用される前記基準三角波が１８０°／ｎだけ互いにずらされる。

本発明によれば、モータへの供給電流のリプルを低減することができる。したがって、制御回路に実装される平滑用コンデンサとして形状の小さな低容量のものを使用して、コストの低減と小型化を図ることが可能になる。

図１は、２相モータに適用した本発明に係るモータ制御装置の第１の実施形態を示す回路図である。この図１においては、図１６に示す要素と同一の要素に共通する参照符号もしくは参照番号を付してある。
この第１の実施形態に係るモータ制御装置は、図１６に示した駆動回路３，４と、同図に示したＰＷＭ制御回路５，６に対応するＰＷＭ制御回路５０，６０とを備えている。以下においては、図１６に示すモータ制御装置と共通する部分についての説明を省略する。

図１６に示すモータ制御装置は、Ａ相側のＰＷＭ制御回路５におけるコンパレータ５２と、Ｂ相側のＰＷＭ制御回路６におけるコンパレータ６２に共通の基準三角波を入力するように構成されている。これに対して、本実施形態に係るモータ制御装置では、Ａ相側のコンパレータ５２に第１基準三角波を入力し、Ｂ相側のコンパレータ６２に上記第１基準三角波１とは位相が１８０°ずれた第２基準三角波を入力している。

次に、本実施形態に係るモータ制御装置の動作について述べる。
図２、図４、図６および図８は、それぞれ本実施形態のモータ制御装置のスイッチングシーケンスを例示したチャートである。また、図３、図５、図７および図９は、図１６に示すモータ制御装置の対応するスイッチングシーケンスをそれぞれ示すチャートである。
図２〜図９において、最上段は、基準三角波と各相アンプ５１，６１の出力との相対関係を示している。さらに、Ｖ_AはＡ相巻線１の端子電圧、Ｖ_BはＢ相巻線２の端子電圧、ｉ_AはＡ相巻線１を流れる電流、ｉ_BはＢ相巻線２を流れる電流、ｉはモータへの供給電流をそれぞれ示している。

図２、図３は、Ａ相およびＢ相のＰＷＭオンデューティが共に５０％の場合のスイッチングシーケンスを示している。従来装置の場合には、制御回路５，６に共通の基準三角波を入力しているので、図３に示すように、電流ｉ_A，ｉ_Bの流れるタイミングが同時となり、この結果、供給電流ｉが０から上記電流ｉ_A，ｉ_Bの２倍の大きさまで大きく変動する。つまり、供給電流ｉのリプルが極めて大きくなる。
これに対して、制御回路５０および６０に互いに位相が１８０°ずれた第１基準三角波および第２基準三角波をそれぞれ入力する本実施形態の装置では、図２に示すように、電流ｉ_A，ｉ_Bの流れるタイミングがずれるので、供給電流ｉが一定になる。つまり、供給電流ｉにリプルが存在しないことになる。

図４、図５は、Ａ相およびＢ相のＰＷＭオンデューティがそれぞれ７５％および０％の場合のスイッチングシーケンスを示している。これらの図の比較から明らかなように、この場合、供給電流ｉに関しては本実施形態の装置と従来装置に相違はない。すなわち、Ｂ相への供給電流がオフしているため、両装置における供給電流ｉに違いは発生しない。すなわち、Ａ相、Ｂ相の内のどちらか一方の相に係るスイッチング素子しかスイッチングしていない場合には、両装置における供給電流ｉは相違しないことになる。

図６、図７は、Ａ相およびＢ相のＰＷＭオンデューティがそれぞれ６２．５％および２５％の場合のスイッチングシーケンスを示している。従来装置の場合には、図７に示すように、電流ｉ_A，ｉ_Bが同時に流れる状態が生じるので、供給電流ｉのピーク値が上記電流ｉ_A，ｉ_Bを和した大きさになる。
これに対して、本実施形態の装置では、図６に示すように、電流ｉ_A，ｉ_Bの流れるタイミングがずれるので、供給電流ｉのピーク値が抑制され、かつ該供給電流ｉのオフ期間が短縮される。これは、供給電流ｉのリプルが低減されることを意味している。

図８、図９は、Ａ相およびＢ相のＰＷＭオンデューティがそれぞれ７５％および６２．５％の場合のスイッチングシーケンスを示している。この場合、各図の比較から明らかなように、本実施形態の装置と従来装置のいずれにおいても電流ｉ_A，ｉ_Bが同時に流れる状態を生じ、かつ、供給電流のピークが電流ｉ_A，ｉ_Bの和になる。しかし、本実施形態の装置では、従来装置よりも供給電流の最小値と最大値の差が小さくなるので、結果的に、供給電流ｉのリプルが低減されることになる。

以上に説明したように、本実施形態に係るモータ制御装置によれば、Ａ相巻線１，１'の電流制御に使用する第１基準三角波と、Ｂ相巻線２，２'の電流制御に使用する第２基準三角波の位相が１８０°ずらされているので、供給電流ｉのリプルが低減される。したがって、モータ制御回路に組み込まれる電源ブロックの平滑コンデンに小型、低容量のものを使用して、該モータ制御回路の小型化および低コスト化を図ることが可能になる。

本実施形態に係るモータ制御装置は、２相モータに適用されているが、独立した相巻線を有する３相以上のモータにも適用できるように構成することも可能である。すなわち、図示を省略するが、例えばモータが３相構造のものである場合には、Ａ相、Ｂ相およびＣ相に対応して設けられるＰＷＭ制御回路に以下のような位相関係をもつ基準三角波をそれぞれ入力すれば良い。
すなわち、Ｂ相のＰＷＭ制御回路には、Ａ相のＰＷＭ制御回路に入力される第１基準三角波に対して位相が１２０°ずれた第２基準三角波を入力し、また、Ｃ相のＰＷＭ制御回路には、この第２基準三角波に対して位相がさらに１２０°ずれた第３基準三角波（第１基準三角波に対して位相が２４０°ずれている）を入力する。

また、例えばモータが４相構造のものである場合には、Ａ相、Ｂ相、Ｃ相およびＤ相に対応して設けられるＰＷＭ制御回路に以下のような位相関係をもつ基準三角波をそれぞれ入力すれば良い。
すなわち、Ｂ相のＰＷＭ制御回路には、Ａ相のＰＷＭ制御回路に入力される第１基準三角波に対して位相が９０°ずれた第２基準三角波を入力し、Ｃ相のＰＷＭ制御回路には、この第２基準三角波に対して位相がさらに９０°ずれた第３基準三角波（第１基準三角波に対して位相が１８０°ずれている）を入力する。さらに、Ｄ相のＰＷＭ制御回路には、上記第３基準三角波に対して位相がさらに９０°ずれた第４基準三角波（第１基準三角波に対して位相が２７０°ずれている）を入力する。
なお、説明を省略するが、５相以上の多相モータに適用する制御装置も上記に準じて構成することができる。

以上のことをまとめると、モータの相数がｎである場合には、各相のＰＷＭ制御手段において使用される前記基準三角波の位相を３６０°／ｎだけ互いにずらせば良いことになる。

図１０は、２相モータに適用した本発明に係るモータ制御装置の第２の実施形態を示す回路図である。
この図１０においては、図１９に示す要素と同一の要素に共通する参照符号もしくは参照番号を付してある。
この第２の実施形態に係るモータ制御装置は、図１９に示した駆動回路１２，１３と、同図に示したＰＷＭ制御回路１４，１５に対応するＰＷＭ制御回路１４０，１５０と備えている。以下においては、図１９に示すモータ制御装置と共通する部分についての説明を省略する。

図１９に示すモータ制御装置は、Ａ相側のＰＷＭ制御回路１４におけるコンパレータ１４２と、Ｂ相側のＰＷＭ制御回路１５におけるコンパレータ１５２にそれぞれ第１基準三角波を入力し、かつ、Ａ相側のＰＷＭ制御回路１４におけるコンパレータ１４４と、Ｂ相側のＰＷＭ制御回路１５におけるコンパレータ１５４にそれぞれ第２基準三角波を入力するように構成されている。
これに対して、本実施形態に係るモータ制御装置では、Ａ相側のコンパレータ１４２および１４４にそれぞれ第１基準三角波および第２基準三角波を入力し、Ｂ相側のコンパレータ１５２および１５４にそれぞれ第３基準三角波および第４基準三角波を入力している。

第１基準三角波と第２基準三角波１は、互いに位相が１８０°ずれ、また、第３基準三角波および第４基準三角波１は、それぞれ第１基準三角波および第２基準三角波に対して位相が９０°ずれている。
図１１は、Ａ相アンプ１４１およびＢ相アンプ１５１の出力が図示のような大きさを有する場合の本実施形態に係るモータ制御装置のスイッチングシーケンスを示し、また図１２は、図１９に示すモータ制御装置の対応するスイッチングシーケンスを示している。この場合、各図の比較から明らかなように、本実施形態の装置と従来装置のいずれにおいても電流ｉ_A，ｉ_Bが同時に流れる状態を生じる。しかし、本実施形態の装置では、従来装置よりも供給電流の最小値と最大値の差が小さくなるので、結果的に、供給電流ｉのリプルが低減されることになる。

本実施形態に係るモータ制御装置は、２相モータに適用されているが、独立した相巻線を有する３相以上のモータにも適用できるように構成することも可能である。すなわち、図示を省略するが、例えばモータが３相構造のものである場合には、Ａ相、Ｂ相およびＣ相に対応して設けられるＰＷＭ制御回路に以下のような位相関係をもつ基準三角波をそれぞれ入力すれば良い。
すなわち、Ｂ相のＰＷＭ制御回路には、Ａ相のＰＷＭ制御回路に入力される第１基準三角波および第２基準三角波（互いに位相が１８０°ずれている）に対してそれぞれ位相が６０°ずれた第３基準三角波および第４基準三角波を入力し、また、Ｃ相のＰＷＭ制御回路には、この第３基準三角波および第４基準三角波に対して位相がさらに６０°ずれた第５基準三角波および第６基準三角波（第１基準三角波および第２基準三角波に対してそれぞれ位相が１２０°ずれている）を入力する。

また、例えばモータが４相構造のものである場合には、Ａ相、Ｂ相、Ｃ相およびＤ相に対応して設けられるＰＷＭ制御回路に以下のような位相関係をもつ基準三角波をそれぞれ入力すれば良い。
すなわち、Ｂ相のＰＷＭ制御回路には、Ａ相のＰＷＭ制御回路に入力される第１基準三角波および第２基準三角波（互いに位相が１８０°ずれている）に対してそれぞれ位相が４５°ずれた第３基準三角波および第４基準三角波を入力し、また、Ｃ相のＰＷＭ制御回路には、この第３基準三角波および第４基準三角波に対して位相がさらに４５°ずれた第５基準三角波および第６基準三角波（第１基準三角波および第２基準三角波に対してそれぞれ位相が９００°ずれている）を入力する。
なお、説明を省略するが、５相以上の多相モータに適用する制御装置も上記に準じて構成することができる。

以上のことをまとめると、モータの相数がｎである場合には、各相のＰＷＭ制御手段において使用される前記基準三角波の位相を１８０°／ｎだけ互いにずらせば良いことになる。

図１３は、２相モータに適用した本発明に係るモータ制御装置の第３の実施形態を示す回路図である。この図１３においては、図２１に示す要素と同一の要素に共通する参照符号もしくは参照番号を付してある。
この第３の実施形態に係るモータ制御装置は、図２１に示した駆動回路１２，１３と、同図に示したＰＷＭ制御回路１８，１９に対応するＰＷＭ制御回路１８０，１９０と備えている。以下においては、図２１に示すモータ制御装置と共通する部分についての説明を省略する。

図２１に示すモータ制御装置は、Ａ相側のＰＷＭ制御回路１８におけるコンパレータ１８２と、Ｂ相側のＰＷＭ制御回路１９におけるコンパレータ１９２にそれぞれ第１基準三角波を入力し、Ａ相側のＰＷＭ制御回路１９におけるコンパレータ１８３と、Ｂ相側のＰＷＭ制御回路１９におけるコンパレータ１９３にそれぞれ第２基準三角波を入力するように構成されている。
これに対して、図１３に示す本実施形態に係るモータ制御装置では、Ａ相側のコンパレータ１８２および１８３にそれぞれ第１基準三角波および第２基準三角波を入力し、Ｂ相側のコンパレータ１９２および１９３にそれぞれ第３基準三角波および第４基準三角波を入力している。

第１基準三角波と第２基準三角波は、互いに位相が１８０°ずれ、また、第３基準三角波および第４基準三角波は、それぞれ第１基準三角波および第２基準三角波に対して位相が９０°ずれている。
図１４は、Ａ相アンプ１８１およびＢ相アンプ１９１の出力が図示のような大きさを有する場合の本実施形態に係るモータ制御装置のスイッチングシーケンスを示し、また図１５は、図２１に示すモータ制御装置の対応するスイッチングシーケンスを示している。

従来装置に係る図１５のスイッチングシーケンスでは、電流ｉ_A，ｉ_Bが同時に流れる状態が生じるので、供給電流ｉのピーク値が上記電流ｉ_A，ｉ_Bを和した大きさになる。
これに対して、本実施形態の装置に係る図１４のスイッチングシーケンスでは、電流ｉ_A，ｉ_Bの流れるタイミングがずれるので、供給電流ｉのピーク値が抑制され、かつ該供給電流ｉのオフ期間が短縮される。これは、供給電流ｉのリプルが低減されることを意味している。

なお、上記各実施形態に係るモータ制御装置は、複数の独立した相巻線を有する種々のモータ（例えば、ステッピングモータ、ブラシレスモータ、インダクションモータ等）の制御に適用することができる。
また、上記実施形態では、アナログ回路を用いてモータの電流制御を実行しているが、ＣＰＵ等のマイクロプロセッサを用いたデジタル回路による電流制御を実行する構成も採用可能である。

２相モータに適用した本発明に係るモータ制御装置の第１の実施形態を示す回路図である。図１のモータ制御装置のスイッチングシーケンスの第１例を示すチャートである。図１６のモータ制御装置のスイッチングシーケンスの第１例を示すチャートである。図１のモータ制御装置のスイッチングシーケンスの第２例を示すチャートである。図１６のモータ制御装置のスイッチングシーケンスの第２例を示すチャートである。図１のモータ制御装置のスイッチングシーケンスの第３例を示すチャートである。図１６のモータ制御装置のスイッチングシーケンスの第３例を示すチャートである。図１のモータ制御装置のスイッチングシーケンスの第４例を示すチャートである。図１６のモータ制御装置のスイッチングシーケンスの第４例を示すチャートである。２相モータに適用した本発明に係るモータ制御装置の第２の実施形態を示す回路図である。図１０のモータ制御装置のスイッチングシーケンスの一例を示すチャートである。図１９のモータ制御装置のスイッチングシーケンスの一例を示すチャートである。２相モータに適用した本発明に係るモータ制御装置の第３の実施形態を示す回路図である。図１３のモータ制御装置のスイッチングシーケンスの一例を示すチャートである。図２１のモータ制御装置のスイッチングシーケンスの一例を示すチャートである。従来のモータ制御装置の第１例を示す回路図である。駆動回路に電力を供給する電源ブロックのモデルを示す回路図である。図１６のＡ相巻線に流れる駆動電流および還流電流を示す説明図である。従来のモータ制御装置の第２例を示す回路図である。図１９のＡ相巻線に流れる駆動電流および還流電流を示す説明図である。従来のモータ制御装置の第３例を示す回路図である。図２１のＡ相巻線に流れる駆動電流および還流電流を示す説明図である。

符号の説明

１，１' Ａ相巻線
２，２' Ｂ相巻線
３，４駆動回路
５０，６０ＰＷＭ制御回路
７，８抵抗器電流検出器
１０Ａ相巻線
１１Ｂ相巻線
１２，１３駆動回路
１４０，１５０ＰＷＭ制御回路
１６，１７電流検出器
１８０，１９０ＰＷＭ制御回路
Ｑ１〜Ｑ４スイッチング素子
Ｑ１１〜Ｑ１４スイッチング素子
Ｑ１５〜Ｑ１８スイッチング素子

Claims

複数の相巻線が互いに独立して設けられたモータを制御する制御装置であって、
前記各相巻線をそれぞれ駆動する複数のインバータ式駆動手段と、
前記各駆動手段をそれぞれＰＷＭ制御する複数のＰＷＭ制御手段と、を備え、前記各ＰＷＭ制御手段は、
対応する前記駆動手段が、該駆動手段に係る前記相巻線の両端に電源電圧を印加する状態と、該相巻線の両端を同電位にしてその巻線の逆起電力を還流させる状態とをとり得るスイッチングシーケンスを実行するように構成され、
さらに、前記各ＰＷＭ制御手段は、
スイッチングシーケンスの１サイクル中において、前記各相巻線の全てに電圧を印加している状態がある場合に、その状態の直後に前記各相巻線の逆起電力を還流する状態が生じないように、かつ、前記各相巻線の全てに逆起電力を還流している状態がある場合に、その状態の直後に前記各相巻線に電圧を印加する状態が生じないように、互いのスイッチングシーケンスの位相関係を設定した構成を有することを特徴とするモータ制御装置。
前記各ＰＷＭ制御手段は、それらに対応した相巻線に流れる電流値の電流指令に対する偏差を検出し、この偏差と基準三角波との比較に基づいて前記インバータ式駆動手段のスイッチング素子を制御するように構成されていることを特徴とする請求項１に記載のモータの制御装置。
前記各ＰＷＭ制御手段に対応する前記各相巻線は、バイファイラ方式で巻かれていることを特徴とする請求項２に記載のモータ制御装置。
前記各ＰＷＭ制御手段に対応する前記各相巻線は、モノファイラ方式で巻かれていることを特徴とする請求項２に記載のモータ制御装置。
前記各ＰＷＭ制御手段において使用される前記基準三角波は、前記相巻線の数をｎとするとき、３６０°／ｎだけ互いにずらされることを特徴とする請求項３に記載のモータ制御装置。
前記各ＰＷＭ制御手段において使用される前記基準三角波は、前記相巻線の数をｎとするとき、１８０°／ｎだけ互いにずらされることを特徴とする請求項４に記載のモータ制御装置。