JP2007251062A - 金属パターン形成方法 - Google Patents

金属パターン形成方法 Download PDF

Info

Publication number
JP2007251062A
JP2007251062A JP2006075484A JP2006075484A JP2007251062A JP 2007251062 A JP2007251062 A JP 2007251062A JP 2006075484 A JP2006075484 A JP 2006075484A JP 2006075484 A JP2006075484 A JP 2006075484A JP 2007251062 A JP2007251062 A JP 2007251062A
Authority
JP
Japan
Prior art keywords
metal
etching
resist film
metal pattern
upper layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006075484A
Other languages
English (en)
Other versions
JP4645492B2 (ja
Inventor
Shinya Momose
信也 百瀬
Kazue Haketa
和重 羽毛田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006075484A priority Critical patent/JP4645492B2/ja
Priority to US11/686,834 priority patent/US7524432B2/en
Publication of JP2007251062A publication Critical patent/JP2007251062A/ja
Application granted granted Critical
Publication of JP4645492B2 publication Critical patent/JP4645492B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/067Etchants
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0302Properties and characteristics in general
    • H05K2201/0317Thin film conductor layer; Thin film passive component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0338Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0392Pretreatment of metal, e.g. before finish plating, etching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1476Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks

Abstract

【課題】サイドエッチングを抑制して所望の幅を有する金属パターンが得られる金属パターン形成方法を提供する。
【解決手段】基板1上に金属からなる下層2と該下層2上の前記下層2とは異なる金属からなる上層3とで構成される金属膜を形成する金属膜形成工程と、前記上層3上に所定形状のパターンを有するレジスト膜4を形成するレジスト膜形成工程と、このレジスト膜4をマスクとして前記金属膜をエッチングすることにより当該金属膜をパターニングするパターニング工程とを有し、且つこのパターニング工程が、前記上層3をエッチングする第1エッチング工程と、第1エッチング工程後にノニオン系界面活性剤を含む前処理液に前記レジスト膜4及び前記上層3を浸漬する浸漬工程と、浸漬工程後に前記下層2をエッチングする第2エッチング工程を具備する。
【選択図】図1

Description

本発明は、複数の金属層からなる金属パターンの形成方法に関する。
ICやLSI等の集積回路や液晶ディスプレイ等の配線は、例えば、基板上に金属膜を設けた後フォトリソグラフィー法によりパターニングしたレジスト膜を用いて金属膜を所定の金属パターンとなるようにエッチングすることで形成される。例えば、金(Au)の配線を作製する場合、通常基板への密着性を良好にするため基板とAu層との間にニクロム(NiCr)等からなる密着層を設ける。このようなNiCr層とAu層とで構成される金属パターンからなる配線を作製する場合、NiCr層をエッチング液でエッチングする際に、エッチングマスクであるレジスト膜の端部から側面方向にもNiCr層やAu層のエッチングが進行し(サイドエッチング)、NiCr層やAu層の幅がエッチングマスク幅より減少して配線の側面がテーパ状になり、所望の幅を有する配線となり難いという問題があった。
このサイドエッチングを抑制するために、エッチング液の濃度を調整する等、エッチング液自体を改良する試みがなされている。また、ヨウ素等と側鎖にアルコール型水酸基を少なくとも1つ有する化合物(界面活性剤)を含有する水溶液をエッチング液として用いてエッチングすることにより、金等のエッチング速度を制御する技術が開示されている(特許文献1及び特許文献2参照)。しかしながら、このようにエッチング液を改良する方法では、エッチング液のエッチング性能を低下させる等エッチング液に悪影響を与える可能性がある。
また、レジスト膜がエッチング工程中に基板に設けられた金属膜から剥離してしまいレジスト膜の端部から側面方向にもエッチングされるというサイドエッチングと同様の現象が起こるという問題もあった。
なお、エッチングする際にサイドエッチング等が生じ、所望の幅を有する金属パターンを得られ難いという問題は、NiCr層とAu層で構成される金属パターンからなる配線に限らず、複数種の金属層からなる金属パターンにおいて同様に存在する。
特開2003−229420号公報 特開2003−109949号公報
本発明は、このような事情に鑑み、サイドエッチングを抑制して所望の幅を有する金属パターンが得られる金属パターン形成方法を提供することを課題とする。
上記課題を解決する本発明の第1の態様は、基板上に金属からなる下層と該下層上の前記下層とは異なる金属からなる上層とで構成される金属膜を形成する金属膜形成工程と、前記上層上に所定形状のパターンを有するレジスト膜を形成するレジスト膜形成工程と、このレジスト膜をマスクとして前記金属膜をエッチングすることにより当該金属膜をパターニングするパターニング工程とを有し、且つこのパターニング工程が、前記上層をエッチングする第1エッチング工程と、第1エッチング工程後にノニオン系界面活性剤を含む前処理液に前記レジスト膜及び前記上層を浸漬する浸漬工程と、浸漬工程後に前記下層をエッチングする第2エッチング工程を具備することを特徴とする金属パターン形成方法にある。
かかる第1の態様では、エッチングする前にノニオン系界面活性剤を含む前処理液にレジスト膜及び上層を浸漬することにより、ノニオン系界面活性剤がレジスト膜及び上層を覆うため、上層及び下層のサイドエッチングが抑制される。このため、側面がほぼ垂直となり所望の幅を有する金属パターンを形成することができる。
本発明の第2の態様は、前記浸漬工程では、前記下層をエッチングする際のエッチング液の温度±5℃以内の温度を有する前記前処理液に前記レジスト膜及び前記上層を浸漬することを特徴とする第1の態様の金属パターン形成方法にある。
かかる第2の態様では、エッチング液と近い温度の前処理液に浸漬する浸漬工程を行うことで、下層のサイドエッチング量を抑制できる。
本発明の第3の態様は、前記前処理液の前記ノニオン系界面活性剤の濃度が10ppm以上であることを特徴とする第1又は2の態様の金属パターン形成方法にある。
かかる第3の態様では、ノニオン系界面活性剤が10ppm以上含まれているので、前処理液に浸漬することにより形成されたノニオン系界面活性剤からなる保護膜を、エッチング中も維持することができる。
本発明の第4の態様は、前記上層が貴金属からなり、前記下層が貴金属以外の金属からなることを特徴とする第1〜3の何れかの態様の金属パターン形成方法にある。
かかる第4の態様では、貴金属と貴金属以外の金属からなる金属パターンを用いても所望形状の金属パターンを形成することができる。
本発明の第5の態様は、前記上層が金(Au)又は白金(Pt)で、前記下層がニクロム(NiCr)、ニッケル(Ni)、タングステン(W)又はタンタル(Ta)であることを特徴とする第4の態様の金属パターン形成方法にある。
かかる第5の態様では、金(Au)又は白金(Pt)と、ニクロム(NiCr)、ニッケル(Ni)、タングステン(W)又はタンタル(Ta)からなる金属パターンを形成することができ、得られる金属パターンは特に配線として好適に用いることができる。
本発明の第6の態様は、前記下層をエッチングするエッチング液がpH4以下の水溶液であることを特徴とする第1〜5の何れかの態様の金属パターン形成方法にある。
かかる第6の態様では、pH4以下の水溶液をエッチング液とするので、エッチング残渣がなく下層をエッチングすることができる。
本発明の第7の態様は、前記レジスト膜を形成するレジスト材料がアルカリ可溶性樹脂であることを特徴とする第1〜6の何れかの態様の金属パターン形成方法にある。
かかる第7の態様では、アルカリ可溶樹脂をレジスト膜として使用しているため、微細な金属パターンを基板に形成することができる。
以下に本発明を詳細に説明する。
本発明は、配線等の金属パターンを基板上に形成方法する方法であり、エッチングする前にノニオン系界面活性剤を含む前処理液に浸漬することを特徴とする方法である。本発明の金属パターン形成方法を、図1に基づいて説明する。なお、図1は、本発明の金属パターン形成方法の概略を示す断面図である。
まず、図1(a)に示すように、基板1上に金属からなる下層2と下層2とは異なる金属からなる上層3とで構成される金属膜を、例えばスパッタリング法等により形成する(金属膜形成工程)。次に、図1(b)に示すように、上層3上に所定形状のパターンを有するレジスト膜4をフォトリソグラフィー法により形成する(レジスト膜形成工程)。
そして、このレジスト膜4をマスクとして下層2及び上層3からなる金属膜をエッチングすることにより、金属膜をパターニングする(パターニング工程)。具体的には、図1(c)に示すように、レジスト膜4をマスクとして上層3をウエットエッチングすることにより、上層3をレジスト膜4と同じ幅のパターン形状にする(第1エッチング工程)。次に、ノニオン系界面活性剤を含む前処理液に、基板1を浸漬してレジスト膜4及び上層3を浸漬する(浸漬工程)。この浸漬工程により、図1(d)に示すように、レジスト膜4と上層3の側面がノニオン系界面活性剤5で覆われる。浸漬工程後、図1(e)に示すように、下層2をエッチングすることにより、下層2をレジスト膜4と同じ幅のパターン形状にする(第2エッチング工程)。その後、図1(f)に示すように、レジスト膜4を剥離することにより、金属パターンが形成される。
このように、下層2をエッチングする前に、ノニオン系界面活性剤を含む前処理液にレジスト膜4及び上層3を前処理液に浸漬することより、ノニオン系界面活性剤5が保護膜となって、サイドエッチングを抑制してエッチングすることができる。その結果、得られる金属パターンの側面がほぼ垂直となり、レジスト膜4と同程度の幅を有する金属パターンを形成することができる。
ここで、図1に示すような異なる2種類の金属の膜が積層された金属膜をエッチングする場合、異なる金属同士の電位差により下層の金属膜をエッチングする際に電食反応が生じるため、電位が低い金属のサイドエッチングが進行しやすく、得られる金属パターンの側面がテーパ状になってしまう。しかしながら、本発明においては、第2エッチング工程の前に、即ち下層をエッチングする前に、ノニオン系界面活性剤を含む前処理液に浸漬するので、ノニオン系界面活性剤が側面を覆うため側面方向へのエッチングが抑制できる。その結果、側面が垂直で、レジスト膜と同程度の幅を有する金属パターンを形成することができる。下層2を構成する金属と上層3を構成する金属の電位差が大きい、即ち、電気抵抗の差が大きい金属パターンを形成する場合、電食反応によってサイドエッチングが大きくなるため、本発明の金属パターン形成方法が特に効果を奏する。
また、第2エッチング工程中にレジスト膜4がエッチング液に浸漬されることにより、レジスト膜4が金属膜から剥離してしまい、レジスト膜4の端部から側面方向にもエッチングされる場合がある。しかしながら、本発明においては、第2エッチング工程の前処理として、ノニオン系界面活性剤を含む溶液にレジスト膜4及び上層3を浸漬することより、レジスト膜4と上層3の界面の側面がノニオン系界面活性剤5で覆われるため、レジスト膜4が上層3から剥れる現象を抑制できる。その結果、レジスト膜4の端部から側面方向へのエッチングが抑制されて、得られる金属パターンの側面がほぼ垂直となり、レジスト膜4と同程度の幅を有する金属パターンを形成することができる。
このように、本発明の金属パターン形成方法によれば、レジストパターンと同程度の幅を有する金属パターン、即ち、形成したレジスト膜のパターン通りの金属パターンが得られるため、所望の形状の金属パターンを設けることができる。したがって、基板の凹凸部等のエッチングし難い箇所に金属パターンを形成する場合や、クサビ形等特殊な形状や太さが異なる金属パターンを形成する場合でも、寸法精度のよい金属パターンを形成することができる。さらに、サイドエッチングが抑制されるため、基板との密着性が向上して金属パターンが基板から剥れることが防止され、また、サイドエッチングされた箇所にエッチング液がエッチング後に残ることにより生じる電食反応も防止できる。
なお、上記には、異なる2種類の金属からなる2層構造の金属パターンの形成方法を示したが、本発明で形成される金属パターンは2層構造に限られず、3層以上の多層構造の金属パターンを形成することもできる。
前処理液は、ノニオン系界面活性剤を含んでいればよい。ノニオン系界面活性剤としては、ポリオキシエチレン系ラウリルエーテル、ポリオキシエチレンノニルフェニルエーテル、アルコール等が挙げられる。これらのノニオン系界面活性剤は単独で用いても、複数種を用いてもよい。
前処理液に含まれるノニオン系界面活性剤の濃度は、10ppm以上であることが好ましい。10ppm未満では、サイドエッチングを抑制する効果が顕著ではなくなるためである。例えば10ppm〜5%程度とすることができる。
ここで、浸漬工程後に行われる第2エッチング工程でエッチング液として酸を用いると、界面活性剤は徐々に分解する。従って、ノニオン系界面活性剤の含有量が少量であると、浸漬工程後エッチング液に浸漬した途端にノニオン系界面活性剤は分解されて保護膜としての機能を果たさなくなる。よって、酸等のノニオン系界面活性剤を分解する溶液をエッチング液として用いる場合、前処理液のノニオン系界面活性剤濃度は高め、例えば、3%以上とすることが好ましい。また、金属膜の厚さが比較的厚い場合、例えば、500nm以上の場合、エッチングの所要時間が長くなるためエッチング終了までに保護膜となっているノニオン系界面活性剤が分解されやすいので、ノニオン系界面活性剤濃度は高め、例えば、3%以上とすることが好ましい。なお、廃液処理やコストの観点等から、エッチング終了時にノニオン系界面活性剤の分解が終了する量のノニオン性界面活性剤を前処理液に含有させるようにすることが好ましい。したがって、ノニオン系界面活性剤の濃度は、エッチング液の組成、エッチングの速度や、エッチングする金属膜の厚さ等を考慮して決定することが好ましい。
従来は、サイドエッチングの影響が少ない時間までしかエッチングできなかったが、前処理としてノニオン系界面活性剤を含む前処理液に浸漬することにより、サイドエッチングが抑制されるため、エッチング時間を長くすることができ、例えば、前処理液への浸漬工程を行わない場合の1.5〜2倍のエッチング時間とすることができる。したがって、本発明の金属パターン形成方法によれば、エッチングの残渣が生じず、残渣が異物となって問題となることはない。また、金属膜のグレインサイズが大きく、エッチング速度が遅い場合であっても、所望の厚みで側面がほぼ垂直な金属パターンを形成することができる。
前処理液の溶媒は水であることが好ましい。有機溶媒を溶媒とすると、使用後の前処理液を廃液として処理する際に、環境への負荷が高くなるためである。また、前処理液の温度は特に限定されないが、第2エッチング工程のエッチング液の温度と同じ温度領域、つまり、前処理液の温度の±5℃の温度領域であることが好ましい。エッチング液と前処理液との間に温度差がありすぎると、サイドエッチングを抑制できる効果が薄れるためである。勿論、エッチング液の温度と前処理液の温度とが、同じ温度であることが最もサイドエッチングを抑制できることを付言する。また、前処理液に浸漬する時間も特に限定されないが、例えば、5分以上とすることができる。
第2エッチング工程のエッチング液は、下層をエッチングできる溶液であれば特に限定されない。例えば、pH4以下の水溶液を用いることができる。
上層3を構成する金属としては貴金属が挙げられ、下層2を構成する金属としては貴金属以外の金属が挙げられる。具体的には、貴金属として金(Au)又は白金(Pt)が、貴金属以外の金属としてはニクロム(NiCr)、ニッケル(Ni)、タングステン(W)又はタンタル(Ta)が挙げられる。貴金属層と、貴金属以外の金属層からなる金属パターンを基板に設ける場合、電気抵抗の差が大きい、即ち電位差が大きいため、電食反応が生じてサイドエッチングが大きく発生しやすいが、本発明によれば、このような金属パターンでも、サイドエッチングを抑制して形成することができる。
レジスト膜4を形成するレジスト材料は、ポジ型でもネガ型でもよい。例えば、ノボラック樹脂等のアルカリ可溶性樹脂が挙げられる。アルカリ可溶樹脂は解像度が高いため、特に微細な金属パターンを基板に形成することができる。このアルカリ可溶性樹脂はエッチング工程中に剥離しやすい傾向があるが、本発明においては、エッチングの前処理としてノニオン系界面活性剤を含む溶液に浸漬するため、ノニオン系界面活性剤5がレジスト膜4と上層3との界面の側部を覆い保護膜となるため、アルカリ可溶性樹脂の剥離を抑制することができる。
金属膜形成工程、レジスト膜形成工程及び第1エッチング工程については特に制限はなく、通常行われている条件を適用することができる。また、第1エッチング工程後に水等でエッチングされた領域等を洗浄する工程を行ってもよい。さらに、第1エッチング工程の前に、上記の前処理液にレジスト膜を浸漬することにより、第1エッチング工程によるレジスト膜の剥離を防止することもできる。なお、金属パターンを設ける基板1の種類も特に限定されない。
上述したように、本発明によれば、サイドエッチングを抑制して所望の形状の金属パターンを設けることができるため、本発明の金属パターン形成方法で集積回路等の配線を形成した場合、金属パターン幅を細くすることにより、集積回路を高密度化することができる。また、ほぼ垂直な側面を有する配線となるため、形状不良による異常リーク等がなくなる。
実施例に基づき、以下に本発明についてさらに詳述する。
(実施例)
上記の本発明の金属パターン形成方法により、シリコン基板上に厚さ50nmのNiCr層とNiCr層上に設けられた厚さ100nmのAu層からなる金属パターンを形成した。具体的には、シリコン基板上にNiCr及びAuの金属膜をスパッタリング法で形成し、金属膜上にアルカリ可溶性樹脂をレジスト材料として所定のパターンを有するレジスト膜を形成した後、このレジスト膜をマスクとしてAu層をエッチングした。その後、ノニオン系界面活性剤(ポリオキシエチレン系ラウリルエーテル)を3%となるように水に溶解した前処理液に、レジスト膜及びAu層を5分間23℃で浸漬した。これにより、レジスト膜上からAu層の側面までノニオン系界面活性剤の膜が形成された。次に、濃度が40%で温度が23℃の硝酸を用いて、レジスト膜をマスクとしてNiCr層をエッチングした。その後、レジスト膜を剥離することにより、金属パターンを得た。得られた金属パターンは、レジスト膜の幅と金属パターンの幅との差(サイドエッチング幅)が0.15μm程度であり、ほとんどサイドエッチングが生じず、側面が垂直でレジスト膜と同程度の幅を有するものであった。また、レジスト膜の剥離も生じなかった。一方、ノニオン系界面活性剤を添加した前処理液に浸漬する工程を行わなかった以外は同様の操作を行うことにより得られた金属パターンは、サイドエッチング幅が3〜4μm程度となり側面がテーパ状になっていた。この結果から、ノニオン系界面活性剤による前処理により、サイドエッチングが抑制されることがわかった。
本発明の金属パターン形成方法の概略を示す断面図である。
符号の説明
1 基板、 2 下層、 3 上層、 4 レジスト膜、 5 ノニオン系界面活性剤

Claims (7)

  1. 基板上に金属からなる下層と該下層上の前記下層とは異なる金属からなる上層とで構成される金属膜を形成する金属膜形成工程と、前記上層上に所定形状のパターンを有するレジスト膜を形成するレジスト膜形成工程と、このレジスト膜をマスクとして前記金属膜をエッチングすることにより当該金属膜をパターニングするパターニング工程とを有し、且つこのパターニング工程が、前記上層をエッチングする第1エッチング工程と、第1エッチング工程後にノニオン系界面活性剤を含む前処理液に前記レジスト膜及び前記上層を浸漬する浸漬工程と、浸漬工程後に前記下層をエッチングする第2エッチング工程を具備することを特徴とする金属パターン形成方法。
  2. 前記浸漬工程では、前記下層をエッチングする際のエッチング液の温度±5℃以内の温度を有する前記前処理液に前記レジスト膜及び前記上層を浸漬することを特徴とする請求項1に記載の金属パターン形成方法。
  3. 前記前処理液の前記ノニオン系界面活性剤の濃度が10ppm以上であることを特徴とする請求項1又は2に記載の金属パターン形成方法。
  4. 前記上層が貴金属からなり、前記下層が貴金属以外の金属からなることを特徴とする請求項1〜3の何れかに記載の金属パターン形成方法。
  5. 前記上層が金(Au)又は白金(Pt)で、前記下層がニクロム(NiCr)、ニッケル(Ni)、タングステン(W)又はタンタル(Ta)であることを特徴とする請求項4に記載の金属パターン形成方法。
  6. 前記下層をエッチングするエッチング液がpH4以下の水溶液であることを特徴とする請求項1〜5の何れかに記載の金属パターン形成方法。
  7. 前記レジスト膜を形成するレジスト材料がアルカリ可溶性樹脂であることを特徴とする請求項1〜6の何れかに記載の金属パターン形成方法。
JP2006075484A 2006-03-17 2006-03-17 金属パターン形成方法 Expired - Fee Related JP4645492B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006075484A JP4645492B2 (ja) 2006-03-17 2006-03-17 金属パターン形成方法
US11/686,834 US7524432B2 (en) 2006-03-17 2007-03-15 Metal pattern forming method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006075484A JP4645492B2 (ja) 2006-03-17 2006-03-17 金属パターン形成方法

Publications (2)

Publication Number Publication Date
JP2007251062A true JP2007251062A (ja) 2007-09-27
JP4645492B2 JP4645492B2 (ja) 2011-03-09

Family

ID=38518453

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006075484A Expired - Fee Related JP4645492B2 (ja) 2006-03-17 2006-03-17 金属パターン形成方法

Country Status (2)

Country Link
US (1) US7524432B2 (ja)
JP (1) JP4645492B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003174021A (ja) * 2001-12-06 2003-06-20 Sharp Corp 半導体基板の選択的エッチング方法
JP2004031791A (ja) * 2002-06-27 2004-01-29 Mitsubishi Chemicals Corp タングステン合金のエッチング液及びエッチング方法
JP2006060076A (ja) * 2004-08-20 2006-03-02 Seiko Epson Corp エッチング方法、微細構造体の製造方法、導電線の形成方法、薄膜トランジスタの製造方法及び電子機器の製造方法
JP2006199987A (ja) * 2005-01-19 2006-08-03 Mitsubishi Chemicals Corp エッチング液及びエッチング方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2453297A1 (de) * 1974-11-11 1976-05-13 Kartonagen Schertler Manfred K Verfahren und vorrichtung zur maschinellen herstellung von mehrwelligem wellpappenmaterial
US4389281A (en) * 1980-12-16 1983-06-21 International Business Machines Corporation Method of planarizing silicon dioxide in semiconductor devices
US5175078A (en) * 1988-10-20 1992-12-29 Mitsubishi Gas Chemical Company, Inc. Positive type photoresist developer
US4957583A (en) * 1989-04-28 1990-09-18 Analog Devices, Inc. Apparatus for etching patterned substrates
JPH07104473A (ja) * 1993-10-05 1995-04-21 Hitachi Ltd 放射線感応性組成物及びそれを用いたパタン形成法
GB9715709D0 (en) * 1997-07-26 1997-10-01 Secr Defence Novel compounds
KR20020071987A (ko) * 2001-03-08 2002-09-14 삼성전자 주식회사 반도체 제조 공정의 로트 정보 저장 방법
JP2003109949A (ja) 2001-09-28 2003-04-11 Mitsubishi Chemicals Corp エッチング液及びエッチング方法
JP4032916B2 (ja) 2001-11-28 2008-01-16 三菱化学株式会社 エッチング液

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003174021A (ja) * 2001-12-06 2003-06-20 Sharp Corp 半導体基板の選択的エッチング方法
JP2004031791A (ja) * 2002-06-27 2004-01-29 Mitsubishi Chemicals Corp タングステン合金のエッチング液及びエッチング方法
JP2006060076A (ja) * 2004-08-20 2006-03-02 Seiko Epson Corp エッチング方法、微細構造体の製造方法、導電線の形成方法、薄膜トランジスタの製造方法及び電子機器の製造方法
JP2006199987A (ja) * 2005-01-19 2006-08-03 Mitsubishi Chemicals Corp エッチング液及びエッチング方法

Also Published As

Publication number Publication date
JP4645492B2 (ja) 2011-03-09
US20070218695A1 (en) 2007-09-20
US7524432B2 (en) 2009-04-28

Similar Documents

Publication Publication Date Title
JP6354084B2 (ja) エッチング液、補給液、及び配線形成方法
KR101523823B1 (ko) 배선 형성 방법, 배선 형성용의 에칭액
JP5433925B2 (ja) マスクブランクおよび階調マスク
US8486281B2 (en) Nickel-chromium alloy stripper for flexible wiring boards
JP2006210778A (ja) 半導体装置の製造方法およびエッチング液
CN106555187B (zh) 蚀刻剂组合物,铜基金属层的蚀刻方法,阵列基板制作方法及该方法制作的阵列基板
JP2005163070A (ja) エッチング液およびエッチング方法
JP4645492B2 (ja) 金属パターン形成方法
JP4816256B2 (ja) エッチング方法
US10297497B2 (en) Sacrificial layer for platinum patterning
JP2003306784A (ja) 銅プリント配線板のサイドエッチング抑制用添加剤
JP2011171323A (ja) 銅又は銅合金のエッチング方法
JP4214821B2 (ja) エッチング液及びエッチング方法
JP3688650B2 (ja) 電子デバイスの製造方法
JP6236824B2 (ja) プリント配線基板の製造方法
JP3815429B2 (ja) 半導体装置用テープキャリアの製造方法
JP3298628B2 (ja) 半導体装置の製造方法
CN109087852B (zh) 晶体管金属电极结构的制作方法
JP5772133B2 (ja) 湿式エッチング方法
JPH0348489A (ja) 回路基板の製造方法
JPH0779060A (ja) 配線パターン形成方法及びレジスト除去装置
JP2007201216A (ja) フレキシブル配線基板およびその製造方法
JP2003179329A (ja) 配線パターン形成方法
KR20050048776A (ko) 전극 패턴 형성방법
JP2001230229A (ja) 電子デバイスの製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090123

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101013

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20101015

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101015

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101020

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20101020

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101109

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101122

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131217

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees