JP2007251016A - 不揮発性半導体記憶装置の製造方法 - Google Patents
不揮発性半導体記憶装置の製造方法 Download PDFInfo
- Publication number
- JP2007251016A JP2007251016A JP2006074903A JP2006074903A JP2007251016A JP 2007251016 A JP2007251016 A JP 2007251016A JP 2006074903 A JP2006074903 A JP 2006074903A JP 2006074903 A JP2006074903 A JP 2006074903A JP 2007251016 A JP2007251016 A JP 2007251016A
- Authority
- JP
- Japan
- Prior art keywords
- conductive film
- film
- pattern
- gate electrode
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【解決手段】本発明に係る不揮発性半導体記憶装置の製造方法は、分離領域50を形成する工程と、第1領域1A上に第1絶縁膜を形成する工程と、第1導電膜を形成する工程と、第2絶縁膜を形成する工程と、第2領域1D上に第3絶縁膜を形成する工程と、第1導電膜の厚さと異なる厚さの第2導電膜を形成する工程と、第2導電膜をパターニングして、第1導電膜パターンSGを形成する工程と、第2導電膜パターンTGを形成する工程と、第4絶縁膜を形成する工程と、第3導電膜パターンMGを形成する工程と、第3導電膜パターンと、第1導電膜パターンまたは第2導電膜パターンとをマスクとして、半導体基板の主表面に不純物を注入して、第1および第2不純物領域SR1、DR1を形成する工程とを備える。
【選択図】図1
Description
図1は、本実施の形態に係る不揮発性半導体記憶装置100の平面図である。この図1に示されるように、不揮発性半導体記憶装置100は、半導体基板1の主表面上に形成された分離領域50と、この分離領域50によって規定され、複数のメモリセルMCが形成されたメモリセル領域1Aと、メモリセルの動作制御を行う周辺トランジスタが形成された周辺回路領域1Dとを備えている。
Claims (5)
- 半導体基板の主表面に活性領域を規定するように分離領域を形成する工程と、
前記活性領域内の第1領域が位置する前記半導体基板の主表面上に第1絶縁膜を形成する工程と、
前記第1絶縁膜上に第1導電膜を形成する工程と、
前記第1導電膜の表面上に第2絶縁膜を形成する工程と、
前記活性領域内の第2領域上に第3絶縁膜を形成する工程と、
前記第2絶縁膜を介して前記第1導電膜を覆うと共に、前記第3絶縁膜上に前記第1導電膜の厚さと異なる厚さの第2導電膜を形成する工程と、
前記第2導電膜をパターニングして、前記第2導電膜のうち、前記第1導電膜上に位置する部分を除去すると共に、前記第2領域上に第1導電膜パターンを形成する工程と、
前記第1導電膜をパターニングして、前記第1領域に第2導電膜パターンを形成する工程と、
前記第1導電膜パターンと前記第2導電膜パターンとのうち、厚さの厚い方の前記第1導電膜パターンまたは前記第2導電膜パターンの一方の側面上に、電荷を蓄積可能な第4絶縁膜を形成する工程と、
前記第4絶縁膜上に、サイドウォール状の第3導電膜パターンを形成する工程と、
前記第3導電膜パターンと、該第3導電膜パターンの側面上の第1導電膜パターンまたは第2導電膜パターンとをマスクとして、前記半導体基板の主表面に不純物を注入して、第1および第2不純物領域を形成する工程と、
を備えた不揮発性半導体記憶装置の製造方法。 - 前記第2絶縁膜は、熱酸化処理により形成する、請求項1に記載の不揮発性半導体記憶装置の製造方法。
- 前記第1導電膜より前記第2導電膜を厚く形成し、
前記第4絶縁膜の形成工程は、前記第1導電膜パターン上と前記第2絶縁膜上とを覆うように、シリコン酸化膜とシリコン窒化膜とシリコン酸化膜とを積層して、前記第4絶縁膜を形成する工程を含み、
前記第3導電膜パターンを形成した後に、前記第4絶縁膜と前記第2絶縁膜とをエッチングして、前記第3導電膜パターンと前記第1導電膜パターンとの間に前記第4絶縁膜を残すと共に、前記第2絶縁膜を除去する工程をさらに備える請求項2に記載の不揮発性半導体記憶装置の製造方法。 - 前記第2導電膜パターンを形成する工程は、前記第1導電膜上に、第1フォトレジスト膜を塗布する工程と、
第1露光光源を用いて、前記第1フォトレジスト膜に露光処理を施して、前記第2導電膜パターンに従ったパターンが形成された第1レジストパターンを形成する工程と、
前記第1レジストパターンを用いて、前記第1導電膜をパターニングして、前記第2導電膜パターンを形成する工程とを含み、
前記第1導電膜パターンを形成する工程は、前記第2導電膜上に、第2フォトレジスト膜を塗布する工程と、
第2露光光源を用いて、前記第2フォトレジスト膜に露光処理を施して、前記第1導電膜パターン従ったパターンが形成された第2レジストパターンを形成する工程と、
前記第2レジストパターンを用いて、前記第2導電膜をパターニングして、前記第1導電膜パターンを形成する工程とを含み、
前記第2露光光源の波長は、前記第1露光光源の波長より長い、請求項3に記載の不揮発性半導体記憶装置の製造方法。 - 前記第2レジストパターンの形成工程は、前記第1導電膜パターン上から、前記分離領域上まで延在するように、前記第2レジストパターンを形成する工程を含む、請求項4に記載の不揮発性半導体記憶装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006074903A JP2007251016A (ja) | 2006-03-17 | 2006-03-17 | 不揮発性半導体記憶装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006074903A JP2007251016A (ja) | 2006-03-17 | 2006-03-17 | 不揮発性半導体記憶装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007251016A true JP2007251016A (ja) | 2007-09-27 |
Family
ID=38594961
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006074903A Pending JP2007251016A (ja) | 2006-03-17 | 2006-03-17 | 不揮発性半導体記憶装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007251016A (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05259413A (ja) * | 1992-03-12 | 1993-10-08 | Toshiba Corp | 不揮発性半導体記憶装置およびその製造方法 |
JP2004186452A (ja) * | 2002-12-04 | 2004-07-02 | Renesas Technology Corp | 不揮発性半導体記憶装置およびその製造方法 |
JP2004247633A (ja) * | 2003-02-17 | 2004-09-02 | Renesas Technology Corp | 半導体装置 |
-
2006
- 2006-03-17 JP JP2006074903A patent/JP2007251016A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05259413A (ja) * | 1992-03-12 | 1993-10-08 | Toshiba Corp | 不揮発性半導体記憶装置およびその製造方法 |
JP2004186452A (ja) * | 2002-12-04 | 2004-07-02 | Renesas Technology Corp | 不揮発性半導体記憶装置およびその製造方法 |
JP2004247633A (ja) * | 2003-02-17 | 2004-09-02 | Renesas Technology Corp | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4659527B2 (ja) | 半導体装置の製造方法 | |
US7087955B2 (en) | Semiconductor device and a method of manufacturing the same | |
JP2006286788A (ja) | 半導体装置とその製造方法 | |
KR20090026927A (ko) | 임베디드 반도체 소자 및 그 제조 방법 | |
JP5425378B2 (ja) | 半導体装置の製造方法 | |
JP5047786B2 (ja) | 半導体装置の製造方法 | |
US6960527B2 (en) | Method for fabricating non-volatile memory device having sidewall gate structure and SONOS cell structure | |
TW201403830A (zh) | 採用富含矽之層的積體電路記憶體系統 | |
JP3745297B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
JP2007194483A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP3028984B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
JP2004266279A (ja) | フローティングゲートの形成方法及びこれを利用した不揮発性メモリ装置の製造方法 | |
JP2009049208A (ja) | 半導体装置およびその製造方法 | |
US7067374B2 (en) | Manufacturing methods and structures of memory device | |
JP2003188290A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
JP2001189390A (ja) | 半導体不揮発性記憶装置の製造方法 | |
JP2007251016A (ja) | 不揮発性半導体記憶装置の製造方法 | |
JP2006332098A (ja) | 半導体装置およびその製造方法 | |
KR100467816B1 (ko) | 저전압 구동 플래쉬 메모리 및 그 제조 방법 | |
JP2008066386A (ja) | 不揮発性半導体記憶装置の製造方法 | |
JPH1167937A (ja) | 半導体不揮発性記憶装置およびその製造方法 | |
JP2010278462A (ja) | 半導体装置の製造方法および半導体装置 | |
KR100342822B1 (ko) | 플래쉬 메모리 소자의 제조 방법 | |
KR100798268B1 (ko) | 플래시 메모리 소자 및 그 제조 방법 | |
JPH08306808A (ja) | 不揮発性半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081215 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100526 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110202 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120321 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120717 |