JP2008066386A - 不揮発性半導体記憶装置の製造方法 - Google Patents
不揮発性半導体記憶装置の製造方法 Download PDFInfo
- Publication number
- JP2008066386A JP2008066386A JP2006240358A JP2006240358A JP2008066386A JP 2008066386 A JP2008066386 A JP 2008066386A JP 2006240358 A JP2006240358 A JP 2006240358A JP 2006240358 A JP2006240358 A JP 2006240358A JP 2008066386 A JP2008066386 A JP 2008066386A
- Authority
- JP
- Japan
- Prior art keywords
- conductive film
- forming
- film
- gate electrode
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
【解決手段】不揮発性半導体記憶装置100の製造方法は、分離領域を形成する工程と、第1絶縁膜を形成する工程と、第1導電膜を形成する工程と、第1導電膜上に第2絶縁膜を形成する工程と、第2絶縁膜をパターニングして、第1活性領域上に位置する第1導電膜の上面を露出すると共に、第2活性領域上に位置する第1導電膜の上面を覆う絶縁膜パターンを形成する工程と、第1導電膜パターンSGを形成すると共に、第2活性領域上に位置する第2導電膜を除去する工程と、電荷を蓄積可能な第3絶縁膜21を形成する工程と、第2導電膜パターンMGを形成する工程と、第3導電膜パターンTG1、TG2を形成する工程と、不純物領域を形成する工程とを備える。
【選択図】図2
Description
性の半導体記憶装置が提案されている。
形成されている。そのONO膜は、半導体基板の表面から制御ゲート電極の側面上にまで延在して、制御ゲート電極の側面とメモリゲート電極との間に介在する。その制御ゲート電極とメモリゲート電極を挟んで一方の側に位置する半導体基板の領域はソース領域が形成され、他方の半導体基板の領域にはドレイン領域が形成されている。メモリセルの書き込み、読み出しおよび消去のそれぞれの動作は、制御ゲート電極、メモリゲート電極、ソース領域およびドレイン領域にそれぞれ所定の電圧を印加することによって行なわれる。
Claims (5)
- 半導体基板の主表面に第1および第2活性領域を規定する分離領域を形成する工程と、
前記半導体基板の主表面上に第1絶縁膜を形成する工程と、
前記第1および第2活性領域上に位置する前記第1絶縁膜上に、第1導電膜を形成する工程と、
前記第1導電膜上に第2絶縁膜を形成する工程と、
前記第2絶縁膜をパターニングして、前記第1活性領域上に位置する前記第1導電膜の上面を露出すると共に、前記第2活性領域上に位置する前記第1導電膜の上面を覆う絶縁膜パターンを形成する工程と、
前記第1導電膜および前記絶縁膜パターンを覆う第2導電膜を形成する工程と、
前記第1絶縁膜および前記絶縁膜パターンをストッパとして機能させて、前記第2導電膜および前記第1導電膜をパターニングし、前記第1活性領域上に第1導電膜パターンを形成すると共に、前記第2活性領域上に位置する前記第2導電膜を除去する工程と、
前記第1導電膜パターンの側面上に電荷を蓄積可能な第3絶縁膜を形成する工程と、
前記第1導電膜パターンの側面上に第2導電膜パターンを形成する工程と、
前記絶縁膜パターンを除去し、前記第2活性領域上に位置する前記第1導電膜をパターニングして、第3導電膜パターンを形成する工程と、
前記第1導電膜パターンと前記第2導電膜パターンと前記第3導電膜パターンとをマスクとして、前記半導体基板の主表面に不純物を導入して不純物領域を形成する工程と、
を備えた、不揮発性半導体記憶装置の製造方法。 - 前記第1導電膜パターンを形成する工程は、前記第1および第2導電膜上に反射防止膜をスピンコート法で形成する工程を含む、請求項1に記載の不揮発性半導体記憶装置の製造方法。
- 前記第2導電膜を形成する前に、前記絶縁膜パターンの膜厚を減じる工程をさらに備えた、請求項1または請求項2に記載の不揮発性半導体記憶装置の製造方法。
- 前記第1導電膜パターンを形成する工程は、前記第1および第2導電膜上に反射防止膜を形成する工程を含み、
前記第2導電膜を形成する前に、前記絶縁膜パターンの膜厚を前記反射防止膜の膜厚より薄くする工程をさらに備える、請求項1に記載の不揮発性半導体記憶装置の製造方法。 - 第1導電膜パターンを形成する工程は、前記第1導電膜および前記第2導電膜の上面上に第1フォトレジスト膜を形成し、第1光源を用いて前記第1導電膜パターンが形成された第1レジストパターンを形成する工程を含み、
第3導電膜パターンを形成する工程は、前記第1導電膜の上面上に第2フォトレジスト膜を形成し、第2光源を用いて前記第1導電膜パターンが形成された第2レジストパターンを形成する工程を含み、
前記第2露光光源の波長は、前記第1露光光源の波長より長い、請求項1から請求項4のいずれかに記載の不揮発性半導体記憶装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006240358A JP2008066386A (ja) | 2006-09-05 | 2006-09-05 | 不揮発性半導体記憶装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006240358A JP2008066386A (ja) | 2006-09-05 | 2006-09-05 | 不揮発性半導体記憶装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008066386A true JP2008066386A (ja) | 2008-03-21 |
Family
ID=39288844
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006240358A Pending JP2008066386A (ja) | 2006-09-05 | 2006-09-05 | 不揮発性半導体記憶装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008066386A (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002231829A (ja) * | 2001-01-22 | 2002-08-16 | Halo Lsi Design & Device Technol Inc | 不揮発性半導体メモリおよびその製造方法 |
JP2003218232A (ja) * | 2002-01-25 | 2003-07-31 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2004247633A (ja) * | 2003-02-17 | 2004-09-02 | Renesas Technology Corp | 半導体装置 |
JP2006351987A (ja) * | 2005-06-20 | 2006-12-28 | Renesas Technology Corp | 不揮発性半導体装置およびその製造方法 |
JP2007258401A (ja) * | 2006-03-23 | 2007-10-04 | Nec Electronics Corp | 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の製造方法 |
JP2007305711A (ja) * | 2006-05-10 | 2007-11-22 | Renesas Technology Corp | 半導体装置およびその製造方法 |
-
2006
- 2006-09-05 JP JP2006240358A patent/JP2008066386A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002231829A (ja) * | 2001-01-22 | 2002-08-16 | Halo Lsi Design & Device Technol Inc | 不揮発性半導体メモリおよびその製造方法 |
JP2003218232A (ja) * | 2002-01-25 | 2003-07-31 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2004247633A (ja) * | 2003-02-17 | 2004-09-02 | Renesas Technology Corp | 半導体装置 |
JP2006351987A (ja) * | 2005-06-20 | 2006-12-28 | Renesas Technology Corp | 不揮発性半導体装置およびその製造方法 |
JP2007258401A (ja) * | 2006-03-23 | 2007-10-04 | Nec Electronics Corp | 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の製造方法 |
JP2007305711A (ja) * | 2006-05-10 | 2007-11-22 | Renesas Technology Corp | 半導体装置およびその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7087955B2 (en) | Semiconductor device and a method of manufacturing the same | |
JP4659527B2 (ja) | 半導体装置の製造方法 | |
KR100669864B1 (ko) | 불휘발성 메모리 장치의 제조 방법 | |
US7709874B2 (en) | Semiconductor device having a split gate structure with a recessed top face electrode | |
US6940120B2 (en) | Non-volatile semiconductor memory device and method of fabricating thereof | |
US20030141535A1 (en) | Fabrication method for flash memory | |
US7488634B2 (en) | Method for fabricating flash memory device | |
JP5425378B2 (ja) | 半導体装置の製造方法 | |
US7687345B2 (en) | Flash memory device and method of manufacturing the same | |
JP5047786B2 (ja) | 半導体装置の製造方法 | |
US6960527B2 (en) | Method for fabricating non-volatile memory device having sidewall gate structure and SONOS cell structure | |
JP3745297B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
JP2007194483A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2008066725A (ja) | Eeprom装置及びその製造方法 | |
US7067374B2 (en) | Manufacturing methods and structures of memory device | |
JP4895823B2 (ja) | 半導体装置 | |
JP2008166528A (ja) | 半導体装置およびその製造方法 | |
US20090142914A1 (en) | Method for Manufacturing Semiconductor Device | |
JP2008066386A (ja) | 不揮発性半導体記憶装置の製造方法 | |
JPWO2006077650A1 (ja) | 半導体装置及びその製造方法 | |
JP2007251016A (ja) | 不揮発性半導体記憶装置の製造方法 | |
TWI383499B (zh) | 半導體裝置及用於其之製造方法 | |
JP5566013B2 (ja) | 半導体装置及びその製造方法 | |
US20060240620A1 (en) | Semiconductor device and method of manufacturing the same | |
KR20070119052A (ko) | 반도체 장치 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090521 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100526 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110706 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110712 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111108 |