JP2007250702A - 半導体装置及びその製造方法並びに配線基板 - Google Patents
半導体装置及びその製造方法並びに配線基板 Download PDFInfo
- Publication number
- JP2007250702A JP2007250702A JP2006070180A JP2006070180A JP2007250702A JP 2007250702 A JP2007250702 A JP 2007250702A JP 2006070180 A JP2006070180 A JP 2006070180A JP 2006070180 A JP2006070180 A JP 2006070180A JP 2007250702 A JP2007250702 A JP 2007250702A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- frame
- resin body
- resin
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Abstract
【解決手段】第1の面2a及び反対面となる第2の面2bを有する絶縁性樹脂で形成される四角形の樹脂体3と、樹脂体3内に封止される複数の金属のリード4とからなり、リード4は、一端側のリード部分4aを樹脂体3の周縁部分に位置させて樹脂体3の第1の面2aに露出させ、他端側のリード部分4bを四角形の内側に向かって延在させるとともに樹脂体3の第2の面2bに露出させる構造となる配線基板2と、樹脂体3の第1の面2aに接着剤8を介して固定される半導体チップ9と、半導体チップ9の各電極と一端側のリード部分4aを電気的に接続する接続手段10と、半導体チップ9及び接続手段10を覆い、かつ配線基板2に重なる絶縁性樹脂からなる樹脂層7と、樹脂体3の前記第2の面2bに露出する他端側のリード部分4bに形成された突起電極5とを有する。
【選択図】図2
Description
第1の面及びこの第1の面の反対面となる第2の面を有する絶縁性樹脂(例えば、エポキシ樹脂)で形成される四角形の樹脂体と、前記樹脂体内に封止される複数の金属(例えば、銅)のリードとからなり、前記リードは、一端側のリード部分を前記樹脂体の周縁部分に位置させて前記樹脂体の前記第1の面に露出させ、他端側のリード部分を前記四角形の内側に向かって延在させるとともに前記樹脂体の前記第2の面に露出させる構造となる配線基板と、
前記樹脂体の前記第1の面に接着剤を介して固定される半導体チップと、
前記半導体チップの各電極と前記一端側のリード部分を電気的に接続する接続手段(例えば、ワイヤ)と、
前記半導体チップ及び前記接続手段を覆い、かつ前記配線基板に重なる絶縁性樹脂(例えば、エポキシ樹脂)からなる樹脂層と、
前記樹脂体の前記第2の面に露出する前記他端側のリード部分に形成された突起電極とを有することを特徴とする。
(a)単位リードパターンをマトリックス状に複数配置した金属(例えば、銅)からなるリードフレームと、前記リードフレームを絶縁性樹脂(エポキシ樹脂)で封止して形成した樹脂体とからなり、前記単位リードパターンに対応する部分が製品形成部を構成する配線基板を準備する工程、
(b)前記各製品形成部の第1の面に少なくとも一つの半導体チップを固定する工程、
(c)前記半導体チップの電極を接続手段(例えば、ワイヤ)によって前記配線基板に電気的に接続する工程、
(d)前記配線基板の前記第1の面に絶縁性樹脂による樹脂層(例えば、エポキシ樹脂)を形成して前記半導体チップ及び前記接続手段を覆う工程、
(e)前記各製品形成部において、前記配線基板の第2の面に外部電極端子(ボール電極を接続)を形成する工程、
(f)前記配線基板を前記各製品形成部の境界線で切断して前記製品形成部を個片化する工程によって半導体装置を製造する方法であって、
前記工程(a)で準備する前記配線基板における前記リードフレームの前記単位リードパターンは、四角形の枠と、前記枠の内側から枠内側に片持ち梁状に突出する複数のリードとからなり、前記枠は前記製品形成部の境界に沿って延在するパターンとなり、前記枠の表面は前記樹脂体の第1の面に露出し、前記枠から延在する前記各リードは途中から階段状に折れ曲がる構造となって前記樹脂体内を延在し、その先端を前記樹脂体の第1の面の反対面となる第2の面に露出させる構造となり、
前記工程(b)では、前記半導体チップは接着剤によって前記樹脂体に固定し、
前記工程(c)では、前記半導体チップの電極と前記リードを前記接続手段で接続し、
前記工程(f)では、前記個片化された部分に前記半導体チップ及び前記接続手段が位置するように前記枠の近傍で前記リードを切断することによって製造される。
単位リードパターンをマトリックス状に複数配置した金属からなるリードフレームと、前記リードフレームを絶縁性樹脂で封止して形成した樹脂体とからなり、前記単位リードパターンに対応する部分が製品形成部を構成する配線基板であって、
前記単位リードパターンは、四角形の枠と、前記枠の内側から枠内側に片持ち梁状に突出する複数のリードとからなり、前記枠は前記製品形成部の境界に沿って延在するパターンとなり、前記枠の表面は前記樹脂体の第1の面に露出し、前記枠から延在する前記各リードは途中から階段状に折れ曲がる構造となって前記樹脂体内を延在し、その先端を前記樹脂体の第1の面の反対面となる第2の面に露出させる構造となっている。また、前記各リードの先端部分は前記枠の各辺に沿って複数列に配置され、前記樹脂体の前記第1及び第2の面に露出する前記リードの表面には金属メッキ膜が形成されている。
上記(1)の半導体装置の製造方法において、
前記工程(a)で準備する前記配線基板における前記リードフレームの前記単位リードパターンは、前記四角形の枠及び前記リードに加えて、前記枠内に位置する支持体と、前記枠から延在し前記支持体を支持する複数の吊りリードとを有し、前記支持体の表面は前記枠の表面と同様に前記樹脂体の第1の面に露出した構造となり、
前記工程(b)では、前記支持体の表面に接着剤によって前記半導体チップを固定し、 前記工程(d)では、前記配線基板の前記第1の面に絶縁性樹脂による樹脂層を形成して前記半導体チップ、前記接続手段、前記支持体及び吊りリードを覆うことによって製造される。
単位リードパターンをマトリックス状に複数配置した金属からなるリードフレームと、前記リードフレームを絶縁性樹脂で封止して形成した樹脂体とからなり、前記単位リードパターンに対応する部分が製品形成部を構成する配線基板であって、
前記単位リードパターンは、四角形の枠と、前記枠内に位置する支持体と、前記枠から延在し前記支持体を支持する複数の吊りリードと、前記枠の内側から枠内側に片持ち梁状に突出する複数のリードとからなり、前記枠は前記製品形成部の境界に沿って延在するパターンとなり、前記枠及び前記支持体の表面は前記樹脂体の第1の面に露出し、前記枠から延在する前記各リードは途中から階段状に折れ曲がる構造となって前記樹脂体内を延在し、その先端を前記樹脂体の第1の面の反対面となる第2の面に露出させる構造となっている。また、前記各リードの先端部分は前記枠の各辺に沿って複数列に配置され、前記樹脂体の前記第1及び第2の面に露出する前記リードの表面には金属メッキ膜が形成されている。
前記(1)の手段によれば、(a)半導体装置の製造に使用する配線基板は、厚さ300μmの樹脂体と、この樹脂体に封止された厚さ75〜100μmの金属のリードフレームとで形成されている。厚さ75〜100μmのリードフレームは充分な強度部材となる。また、リードフレームは、単位リードパターンをマトリックス状に配列したパターンとなっている。そして、単位リードパターンは、四角形の枠と、この枠の内側から枠内側に突出する複数のリードとからなっている。前記枠及び枠から延在するリード部分(一端側のリード部分)は樹脂体の第1の面に露出している。また、前記第1の面に露出する一端側のリード部分に連なるリード部分は樹脂体の第2の面に向かって延在し、その先端側である他端側のリード部分は樹脂体の第2の面に露出する構造となっている。従って、配線基板においては第1及び第2の面にリード部分を有し、第1の面から第2の面に向かう筋交い配置のリード部分を有することから、配線基板は反り難いものとなる。
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
Claims (32)
- 第1の面及びこの第1の面の反対面となる第2の面を有する絶縁性樹脂で形成される四角形の樹脂体と、前記樹脂体内に封止される複数の金属のリードとからなり、前記リードは、一端側のリード部分を前記樹脂体の周縁部分に位置させて前記樹脂体の前記第1の面に露出させ、他端側のリード部分を前記四角形の内側に向かって延在させるとともに前記樹脂体の前記第2の面に露出させる構造となる配線基板と、
前記樹脂体の前記第1の面に接着剤を介して固定される半導体チップと、
前記半導体チップの各電極と前記一端側のリード部分を電気的に接続する接続手段と、
前記半導体チップ及び前記接続手段を覆い、かつ前記配線基板に重なる絶縁性樹脂からなる樹脂層と、
前記樹脂体の前記第2の面に露出する前記他端側のリード部分に形成された突起電極とを有することを特徴とする半導体装置。 - 前記絶縁体の前記第2の面に露出する前記リードの前記他端側のリード部分は、四角形の前記樹脂体の各辺に沿って複数列に配置されていることを特徴とする請求項1に記載の半導体装置。
- 前記接続手段が接続される前記リード部分の表面には金属メッキ膜が形成され、前記突起電極が形成される前記リード部分の表面には金属メッキ膜が形成されていることを特徴とする請求項1に記載の半導体装置。
- 前記絶縁体の周縁、前記樹脂層の周縁及び前記リードの外端縁は一致していることを特徴とする請求項1に記載の半導体装置。
- 前記リードの厚さは75〜100μm、前記樹脂体の厚さは250〜300μm、前記樹脂層の厚さは300〜400μmであることを特徴とする請求項1に記載の半導体装置。
- 前記樹脂体には複数の半導体チップが固定され、かつ各半導体チップの各電極が所定の前記リード部分に前記接続手段で接続されていることを特徴とする請求項1に記載の半導体装置。
- 前記樹脂体の第1の面は部分的に一段低く窪み、前記窪みの底に前記接着剤を介して前記半導体チップが固定されていることを特徴とする請求項1に記載の半導体装置。
- 前記樹脂体及び前記樹脂層は同じ材質の絶縁性樹脂で形成されていることを特徴とする請求項1に記載の半導体装置。
- 第1の面及びこの第1の面の反対面となる第2の面を有する絶縁性樹脂で形成される四角形の樹脂体と、前記樹脂体の前記第1の面に表面を露出する金属の支持体と、前記支持体に連なり前記樹脂体の周縁にまで延在する複数の金属の吊りリードと、前記樹脂体内に封止され、一端側のリード部分を前記樹脂体の周縁部分に位置させて前記樹脂体の前記第1の面に露出させ、他端側のリード部分を前記四角形の内側に向かって延在させて前記樹脂体の前記第2の面に露出させる複数のリードとからなる配線基板と、
前記支持体に接着剤を介して固定される半導体チップと、
前記半導体チップの各電極と前記一端側のリード部分を電気的に接続する接続手段と、
前記半導体チップ、前記接続手段、前記支持体及び前記吊りリードを覆い、かつ前記配線基板に重なる絶縁性樹脂からなる樹脂層と、
前記樹脂体の前記第2の面に露出する前記他端側のリード部分に形成された突起電極とを有することを特徴とする半導体装置。 - 前記絶縁体の前記第2の面に露出する前記リードの前記他端側のリード部分は、四角形の前記樹脂体の各辺に沿って複数列に配置されていることを特徴とする請求項9に記載の半導体装置。
- 前記接続手段が接続される前記リード部分の表面には金属メッキ膜が形成され、前記突起電極が形成される前記リード部分の表面には金属メッキ膜が形成され、前記半導体チップが固定される前記支持板の表面には金属メッキ膜が形成されていることを特徴とする請求項9に記載の半導体装置。
- 前記リードの厚さは75〜100μm、前記樹脂体の厚さは250〜300μm、前記樹脂層の厚さは300〜400μmであることを特徴とする請求項9に記載の半導体装置。
- 前記絶縁体の前記第1の面の中央寄りに前記支持体が位置し、前記リードの前記他端側のリード部分は前記支持体を囲みかつ前記絶縁体の周辺部分にそれぞれ位置していることを特徴とする請求項9に記載の半導体装置。
- 前記樹脂体及び前記樹脂層は同じ材質の絶縁性樹脂で形成されていることを特徴とする請求項9に記載の半導体装置。
- (a)単位リードパターンをマトリックス状に複数配置した金属からなるリードフレームと、前記リードフレームを絶縁性樹脂で封止して形成した樹脂体とからなり、前記単位リードパターンに対応する部分が製品形成部を構成する配線基板を準備する工程、
(b)前記各製品形成部の第1の面に少なくとも一つの半導体チップを固定する工程、
(c)前記半導体チップの電極を接続手段によって前記配線基板に電気的に接続する工程、
(d)前記配線基板の前記第1の面に絶縁性樹脂による樹脂層を形成して前記半導体チップ及び前記接続手段を覆う工程、
(e)前記各製品形成部において、前記配線基板の第2の面に外部電極端子を形成する工程、
(f)前記配線基板を前記各製品形成部の境界線で切断して前記製品形成部を個片化する工程によって半導体装置を製造する方法であって、
前記工程(a)で準備する前記配線基板における前記リードフレームの前記単位リードパターンは、四角形の枠と、前記枠の内側から枠内側に片持ち梁状に突出する複数のリードとからなり、前記枠は前記製品形成部の境界に沿って延在するパターンとなり、前記枠の表面は前記樹脂体の第1の面に露出し、前記枠から延在する前記各リードは途中から階段状に折れ曲がる構造となって前記樹脂体内を延在し、その先端を前記樹脂体の第1の面の反対面となる第2の面に露出させる構造となり、
前記工程(b)では、前記半導体チップは接着剤によって前記樹脂体に固定し、
前記工程(c)では、前記半導体チップの電極と前記リードを前記接続手段で接続し、
前記工程(f)では、前記個片化された部分に前記半導体チップ及び前記接続手段が位置するように前記枠の近傍で前記リードを切断することを特徴とする半導体装置の製造方法。 - 前記工程(a)では、前記リードフレームの前記各リードの先端部分が前記枠の各辺に沿って複数列に配置されるように形成することを特徴とする請求項15に記載の半導体装置の製造方法。
- 前記工程(d)では、前記樹脂体と同じ材質の樹脂によって前記樹脂層を形成することを特徴とする請求項15に記載の半導体装置の製造方法。
- 前記工程(a)では、前記リードフレームをトランスファモールディング装置の下型と上型とからなる成形金型にシートを介して型締めしてトランスファモールディングを行い、前記枠の表面が前記樹脂体の第1の面に露出し、前記各リードの前記先端が前記樹脂体の前記第2の面に露出する構造の前記配線基板を形成することを特徴とする請求項15に記載の半導体装置の製造方法。
- 前記工程(a)では、前記リードフレームをトランスファモールディング装置の下型と上型とからなる成形金型にシートを介して型締めした後、前記枠の表面を前記樹脂体で覆い、前記各リードの前記先端を前記樹脂体の前記第2の面に露出するようにトランスファモールディングを行い、その後、前記樹脂体の前記第1の面側を研磨して前記枠を露出させて前記配線基板を形成することを特徴とする請求項15に記載の半導体装置の製造方法。
- 前記工程(a)では、前記リードフレームをトランスファモールディング装置の下型と上型とからなる成形金型にシートを介して型締めしてトランスファモールディングを行い、前記枠の表面が前記樹脂体の第1の面に露出し、前記各リードの前記先端が前記樹脂体の前記第2の面に露出し、かつ前記半導体チップを固定する前記樹脂体部分が一段窪んだ構造の前記配線基板を形成することを特徴とする請求項15に記載の半導体装置の製造方法。
- 前記工程(d)と前記工程(e)との間において、前記配線基板の表面に露出する前記リード部分の表面に金属メッキ膜を形成することを特徴とする請求項18乃至請求項20のいずれか1項に記載の半導体装置の製造方法。
- 前記リードフレームは75〜100μmの金属板から形成し、
前記樹脂体は250〜300μmの厚さに形成し、
前記樹脂層は300〜400μmの厚さに形成することを特徴とする請求項15に記載の半導体装置の製造方法。 - (a)単位リードパターンをマトリックス状に複数配置した金属からなるリードフレームと、前記リードフレームを絶縁性樹脂で封止して形成した樹脂体とからなり、前記単位リードパターンに対応する部分が製品形成部を構成する配線基板を準備する工程、
(b)前記各製品形成部の第1の面に少なくとも一つの半導体チップを固定する工程、
(c)前記半導体チップの電極を接続手段によって前記配線基板に電気的に接続する工程、
(d)前記配線基板の前記第1の面に絶縁性樹脂による樹脂層を形成して前記半導体チップ及び前記接続手段を覆う工程、
(e)前記各製品形成部において、前記配線基板の第2の面に外部電極端子を形成する工程、
(f)前記配線基板を前記各製品形成部の境界線で切断して前記製品形成部を個片化する工程によって半導体装置を製造する方法であって、
前記工程(a)で準備する前記配線基板における前記リードフレームの前記単位リードパターンは、四角形の枠と、前記枠内に位置する支持体と、前記枠から延在し前記支持体を支持する複数の吊りリードと、前記枠の内側から枠内側に片持ち梁状に突出する複数のリードとからなり、前記枠は前記製品形成部の境界に沿って延在するパターンとなり、前記枠及び前記支持体の表面は前記樹脂体の第1の面に露出し、前記枠から延在する前記各リードは途中から階段状に折れ曲がる構造となって前記樹脂体内を延在し、その先端を前記樹脂体の第1の面の反対面となる第2の面に露出させる構造となり、
前記工程(b)では、前記半導体チップは接着剤によって前記支持体に固定し、
前記工程(c)では、前記半導体チップの電極と前記リードを前記接続手段で接続し、
前記工程(f)では、前記個片化された部分に前記半導体チップ及び前記接続手段が位置するように前記枠の近傍で前記リードを切断することを特徴とする半導体装置の製造方法。 - 前記工程(a)では、前記リードフレームの前記各リードの先端部分が前記枠の各辺に沿って複数列に配置されるように形成することを特徴とする請求項23に記載の半導体装置の製造方法。
- 前記工程(d)では、前記樹脂体と同じ材質の樹脂によって前記樹脂層を形成することを特徴とする請求項23に記載の半導体装置の製造方法。
- 前記工程(a)では、前記リードフレームをトランスファモールディング装置の下型と上型とからなる成形金型にシートを介して型締めしてトランスファモールディングを行い、前記枠及び前記支持体の表面が前記樹脂体の第1の面に露出し、前記各リードの前記先端が前記樹脂体の前記第2の面に露出する構造の前記配線基板を形成することを特徴とする請求項23に記載の半導体装置の製造方法。
- 前記工程(d)と前記工程(e)との間において、前記配線基板の表面に露出する前記リード部分の表面に金属メッキ膜を形成することを特徴とする請求項26に記載の半導体装置の製造方法。
- 前記リードフレームは75〜100μmの金属板から形成し、
前記樹脂体は250〜300μmの厚さに形成し、
前記樹脂層は300〜400μmの厚さに形成することを特徴とする請求項23に記載の半導体装置の製造方法。 - 単位リードパターンをマトリックス状に複数配置した金属からなるリードフレームと、前記リードフレームを絶縁性樹脂で封止して形成した樹脂体とからなり、前記単位リードパターンに対応する部分が製品形成部を構成する配線基板であって、
前記単位リードパターンは、四角形の枠と、前記枠の内側から枠内側に片持ち梁状に突出する複数のリードとからなり、前記枠は前記製品形成部の境界に沿って延在するパターンとなり、前記枠の表面は前記樹脂体の第1の面に露出し、前記枠から延在する前記各リードは途中から階段状に折れ曲がる構造となって前記樹脂体内を延在し、その先端を前記樹脂体の第1の面の反対面となる第2の面に露出させる構造となっていることを特徴とする配線基板。 - 前記各リードの先端部分は前記枠の各辺に沿って複数列に配置され、
前記樹脂体の前記第1及び第2の面に露出する前記リードの表面には金属メッキ膜が形成されていることを特徴とする請求項29に記載の配線基板。 - 単位リードパターンをマトリックス状に複数配置した金属からなるリードフレームと、前記リードフレームを絶縁性樹脂で封止して形成した樹脂体とからなり、前記単位リードパターンに対応する部分が製品形成部を構成する配線基板であって、
前記単位リードパターンは、四角形の枠と、前記枠内に位置する支持体と、前記枠から延在し前記支持体を支持する複数の吊りリードと、前記枠の内側から枠内側に片持ち梁状に突出する複数のリードとからなり、前記枠は前記製品形成部の境界に沿って延在するパターンとなり、前記枠及び前記支持体の表面は前記樹脂体の第1の面に露出し、前記枠から延在する前記各リードは途中から階段状に折れ曲がる構造となって前記樹脂体内を延在し、その先端を前記樹脂体の第1の面の反対面となる第2の面に露出させる構造となっていることを特徴とする配線基板。 - 前記各リードの先端部分は前記枠の各辺に沿って複数列に配置され、
前記樹脂体の前記第1及び第2の面に露出する前記リードの表面には金属メッキ膜が形成されていることを特徴とする請求項31に記載の配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006070180A JP2007250702A (ja) | 2006-03-15 | 2006-03-15 | 半導体装置及びその製造方法並びに配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006070180A JP2007250702A (ja) | 2006-03-15 | 2006-03-15 | 半導体装置及びその製造方法並びに配線基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007250702A true JP2007250702A (ja) | 2007-09-27 |
Family
ID=38594696
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006070180A Pending JP2007250702A (ja) | 2006-03-15 | 2006-03-15 | 半導体装置及びその製造方法並びに配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007250702A (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09148380A (ja) * | 1995-11-24 | 1997-06-06 | Sony Corp | 半導体装置 |
JPH10200039A (ja) * | 1996-12-28 | 1998-07-31 | Lg Semicon Co Ltd | ボトムリードフレーム及びそれを用いたボトムリード半導体パッケージ |
JPH1187559A (ja) * | 1997-09-12 | 1999-03-30 | Toyo Seimitsu Kogyo Kk | 配線層を担持した絶縁基材およびその製造方法ならびに該絶縁基材を有する半導体装置。 |
JP2004039761A (ja) * | 2002-07-01 | 2004-02-05 | Toshiba Corp | 配線基板、その製造方法及び半導体装置 |
WO2004077525A2 (en) * | 2003-02-25 | 2004-09-10 | Tessera, Inc. | Ball grid array with bumps |
JP2006060178A (ja) * | 2004-08-24 | 2006-03-02 | Dainippon Printing Co Ltd | センサーパッケージ |
-
2006
- 2006-03-15 JP JP2006070180A patent/JP2007250702A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09148380A (ja) * | 1995-11-24 | 1997-06-06 | Sony Corp | 半導体装置 |
JPH10200039A (ja) * | 1996-12-28 | 1998-07-31 | Lg Semicon Co Ltd | ボトムリードフレーム及びそれを用いたボトムリード半導体パッケージ |
JPH1187559A (ja) * | 1997-09-12 | 1999-03-30 | Toyo Seimitsu Kogyo Kk | 配線層を担持した絶縁基材およびその製造方法ならびに該絶縁基材を有する半導体装置。 |
JP2004039761A (ja) * | 2002-07-01 | 2004-02-05 | Toshiba Corp | 配線基板、その製造方法及び半導体装置 |
WO2004077525A2 (en) * | 2003-02-25 | 2004-09-10 | Tessera, Inc. | Ball grid array with bumps |
JP2006060178A (ja) * | 2004-08-24 | 2006-03-02 | Dainippon Printing Co Ltd | センサーパッケージ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5232394B2 (ja) | 半導体装置の製造方法 | |
JPH11312706A (ja) | 樹脂封止型半導体装置及びその製造方法、リードフレーム | |
JP2006303371A (ja) | 半導体装置の製造方法 | |
JP2004179622A (ja) | 半導体装置の製造方法 | |
JP2003017646A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
US6642082B2 (en) | Method for manufacturing a resin-sealed semiconductor device | |
JP4615282B2 (ja) | 半導体パッケージの製造方法 | |
US9331041B2 (en) | Semiconductor device and semiconductor device manufacturing method | |
JP5378643B2 (ja) | 半導体装置及びその製造方法 | |
JP2010103348A (ja) | 半導体装置及びその製造方法 | |
JP2007048994A (ja) | 半導体装置及びその製造方法 | |
JP5579982B2 (ja) | 半導体装置の中間構造体及び中間構造体の製造方法 | |
JP4497304B2 (ja) | 半導体装置及びその製造方法 | |
JP2011040640A (ja) | 半導体装置の製造方法 | |
JP2007250702A (ja) | 半導体装置及びその製造方法並びに配線基板 | |
JP4701563B2 (ja) | 半導体チップ搭載基板及びそれを用いた半導体装置 | |
JP4181557B2 (ja) | 半導体装置およびその製造方法 | |
JP2005109019A (ja) | リジット基板を用いた半導体装置の製造方法 | |
JP2005191158A (ja) | 半導体装置及びその製造方法 | |
JP5587464B2 (ja) | 半導体装置の製造方法 | |
JP5266371B2 (ja) | 半導体装置及びその製造方法 | |
JP2011061055A (ja) | 半導体装置の製造方法 | |
JP2009231322A (ja) | 半導体装置の製造方法 | |
JP5149694B2 (ja) | 半導体装置及びその製造方法 | |
JP2007294637A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090623 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111005 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20140225 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140513 |