JP2007243946A5 - - Google Patents

Claims (11)

1. 互いに接続され、共同して入力信号を増幅する第１及び第２増幅素子と、当該低雑音増幅器をオン及びオフ切り替えする切り替え手段とを備える第１回路ブランチを有し、
   前記第１増幅素子は、前記入力信号を受信する入力ノードを有し、
   前記第１増幅素子の出力端子は、前記第２増幅素子の入力端子に接続され、前記低雑音増幅器の出力ノードは、第２増幅素子に接続され、
   前記切り替え手段は、前記第２増幅素子にのみ接続され、前記第２増幅素子に作用することによって、当該低雑音増幅器をオン及びオフ切り替えすることを特徴とする低雑音増幅器。
2. 前記第１増幅素子は、第３共通ソーストランジスタであり、前記第２増幅素子は、第３共通ゲートトランジスタであり、両トランジスタは、カスケード構造で接続されるよう、前記第３共通ゲートトランジスタのソースは、第３共通ソーストランジスタのドレインに接続されていることを特徴とする請求項１に記載の低雑音増幅器。
3. 当該低雑音増幅器の入力ノードは、前記第３共通ソーストランジスタのゲートに接続され、当該低雑音増幅器の出力ノードは、前記第３共通ゲートトランジスタのドレインに接続されていることを特徴とする請求項２に記載の低雑音増幅器。
4. 前記入力ノードは、誘導インピーダンスを介して前記第３共通ソーストランジスタに接続され、前記誘導インピーダンスの値は、入力インピーダンスに整合するよう、選択されることを特徴とする請求項２又は請求項３に記載の低雑音増幅器。
5. 前記第３共通ゲートトランジスタの前記ドレインは、チョークインダクタを介してＤＣ電源に接続されていることを特徴とする請求項２乃至請求項４のいずれか一項に記載の低雑音増幅器。
6. 前記低雑音増幅器は、差動増幅器を形成するように前記第１回路ブランチと対象の第３回路ブランチを備えることを特徴とする請求項２乃至請求項５のいずれか一項に記載の低雑音増幅器。
7. 前記切り替え手段は、前記共通ソーストランジスタの前記ゲートに直接接続されていることを特徴とする請求項２乃至請求項６のいずれか一項に記載の低雑音増幅器。
8. 前記切り替え手段は、前記ｐＭＯＳトランジスタ及び前記ｎＭＯＳトランジスタを備え、前記ｐＭＯＳ及びｎＭＯＳトランジスタのドレインは、前記共通ゲートトランジスタのゲートに接続されており、前記ゲートは、制御ノードに接続され、前記ｐＭＯＳトランジスタの前記ソースは、ＤＣ電源に接続され、前記ｎＭＯＳトランジスタの前記ソースは、グラウンドに接続されていることを特徴する請求項２、請求項７のうちのいずれかに記載の低雑音増幅器。
9. 前記切り替え手段は、制御ノードに印加される矩形信号によって動作可能であることを特徴とする請求項７、請求項８のいずれか一項に記載の低雑音増幅器。
10. 前記トランジスタは、ＣＭＯＳ技術において実装されることを特徴とする請求項２乃至請求項９のいずれか一項に記載の低雑音増幅器。
11. インパルス無線超広帯域システムＩＲ−ＵＷＢにおいて動作するよう適応されることを特徴とする請求項１乃至請求項１０のいずれか一項に記載の低雑音増幅器。