JP2011254499A5 - - Google Patents

Claims (20)

1. 誘導子に電気的に結合されて入力信号を受信及び増幅するために動作可能な第１のトランジスタと、
   前記第１のトランジスタに電気的に結合されて中間信号を生成するため及び出力信号を提供するために動作可能な第２のトランジスタと、
   前記第２のトランジスタに電気的に結合されて前記中間信号を受信するため及び前記第１のトランジスタによって生成された歪み成分を除去するのに用いられる歪み成分を生成するために動作可能な第３のトランジスタと、を具備し、
   前記第１のトランジスタのトランスコンダクタンスをｇ１としたときに、前記第２のトランジスタのトランスコンダクタンスはｇ１／αで定義されるとともに、前記第３のトランジスタのトランスコンダクタンスはｇ１／βで定義され、ここにおいて、前記αは、
   前記第１のトランジスタのサイズと前記第２のトランジスタのサイズの比であり、前記βは、前記第１のトランジスタのサイズと前記第２のトランジスタのサイズの比であり、前記αは、前記第１のトランジスタによって生成された前記歪み成分を除去するために選択され、前記βは、利得損失を低減させるために選択される集積回路。
2. 前記第１及び第２のトランジスタは、カスコード対として結合される請求項１に記載の集積回路。
3. 前記第３のトランジスタは、前記第１のトランジスタによって生成された３次歪み成分を除去するために用いられる歪み成分を生成するために動作可能である請求項１に記載の集積回路。
4. 前記第２及び第３のトランジスタに電気的に結合されて負荷分離を提供するために動作可能な第４のトランジスタをさらに具備する請求項１に記載の集積回路。
5. 前記第３のトランジスタは、前記第２のトランジスタのドレインに電気的に結合されたドレインを有する請求項１に記載の集積回路。
6. 前記第３のトランジスタは、前記第１のトランジスタのドレインに電気的に結合されたドレインを有する請求項１に記載の集積回路。
7. 前記第２のファクタは、１よりも大きく、前記第３の利得は、前記第１の利得の一部分である請求項１に記載の集積回路。
8. 前記第１、第２、及び第３のトランジスタは、Ｎチャネルフィールド効果トランジスタ（Ｎ−ＦＥＴ）である請求項１に記載の集積回路。
9. 前記第１、第２、及び第３のトランジスタは、Ｐチャネルフィールド効果トランジスタ（Ｐ−ＦＥＴ）である請求項１に記載の集積回路。
10. 前記第１、第２、及び第３のトランジスタは、バイポーラ接合トランジスタ（ＢＪＴ）である請求項１に記載の集積回路。
11. 前記第１、第２、及び第３のトランジスタは、低雑音増幅器（ＬＮＡ）を形成する請求項１に記載の集積回路。
12. 前記第１及び第２のトランジスタに電気的に結合され、前記第１、第２、及び第３のトランジスタによって形成される増幅器に関する利得制御を提供するために動作可能な利得制御回路をさらに具備する請求項１に記載の集積回路。
13. 前記利得制御回路は、
    前記第１のトランジスタに電気的に結合された第４のトランジスタと、
    前記第４のトランジスタと前記第２のトランジスタとの間において電気的に結合されたキャパシタと、を具備する請求項１２に記載の集積回路。
14. 前記利得制御回路は、
    前記第１のトランジスタに電気的に結合された第４のトランジスタと、
    前記第４のトランジスタと前記第２のトランジスタとの間において電気的に結合された少なくとも１つの抵抗器と、を具備する請求項１２に記載の集積回路。
15. 前記入力信号は、符号分割多重接続（ＣＤＭＡ）信号である請求項１に記載の集積回路。
16. ソースディジェネレーションを提供するために動作可能な誘導子と、
    前記誘導子に電気的に結合されたソースと、入力信号を受け取るゲートと、を有する第１のトランジスタであって、信号増幅を提供するために動作可能な第１のトランジスタと、
    出力信号を提供するドレインと、前記第１のトランジスタのドレインに電気的に結合されたソースと、を有する第２のトランジスタであって、中間信号を生成するために動作可能な第２のトランジスタと、
    前記第２のトランジスタの前記ソースに電気的に結合されたゲートを有する第３のトランジスタであって、前記中間信号を受信するため及び前記第１のトランジスタによって生成された歪み成分を除去するのに用いられる歪み成分を生成するために動作可能な第３のトランジスタと、を具備し、
    前記第１のトランジスタのトランスコンダクタンスをｇ１としたときに、前記第２のトランジスタのトランスコンダクタンスはｇ１／αで定義されるとともに、前記第３のトランジスタのトランスコンダクタンスはｇ１／βで定義され、ここにおいて、前記αは、
    前記第１のトランジスタのサイズと前記第２のトランジスタのサイズの比であり、前記βは、前記第１のトランジスタのサイズと前記第２のトランジスタのサイズの比であり、前記αは、前記第１のトランジスタによって生成された前記歪み成分を除去するために選択され、前記βは、利得損失を低減させるために選択される増幅器。
17. 前記第３のトランジスタのドレインに電気的に結合されたソースと、前記第２のトランジスタの前記ドレインに電気的に結合されたドレインと、を有する第４のトランジスタをさらに具備する請求項１６に記載の増幅器。
18. 無線デバイス用受信機であって、
    低雑音増幅器（ＬＮＡ）であって、
    ソースディジェネレーションを提供するために動作可能な誘導子と、
    前記誘導子に電気的に結合されたソースを有し、信号増幅を提供するために動作可能な第１のトランジスタと、
    前記第１のトランジスタのドレインに電気的に結合されたソースを有し、中間信号を生成するために動作可能な第２のトランジスタと、
    前記第２のトランジスタの前記ソースに電気的に結合されたゲートを有する第３トランジスタであって、前記中間信号を受信するため及び前記第１のトランジスタによって生成された歪み成分を除去するのに用いられる歪み成分を生成するために動作可能な第３のトランジスタと、を具備する低雑音増幅器（ＬＮＡ）と、
    前記第１のトランジスタのゲートに電気的に結合されて前記ＬＮＡに関する入力信号を受信する入力インピーダンス整合回路と、
    前記第２のトランジスタのドレインに電気的に結合されて前記ＬＮＡに関する出力信号を提供する出力インピーダンス整合回路と、を具備し、
    前記第１のトランジスタのトランスコンダクタンスをｇ１としたときに、前記第２のトランジスタのトランスコンダクタンスはｇ１／αで定義されるとともに、前記第３のトランジスタのトランスコンダクタンスはｇ１／βで定義され、ここにおいて、前記αは、
    前記第１のトランジスタのサイズと前記第２のトランジスタのサイズの比であり、前記βは、前記第１のトランジスタのサイズと前記第２のトランジスタのサイズの比であり、前記αは、前記第１のトランジスタによって生成された前記歪み成分を除去するために選択され、前記βは、利得損失を低減させるために選択される、無線デバイス用受信機。
19. 前記ＬＮＡは、前記第３のトランジスタのドレインに電気的に結合されたソースと、前記第２のトランジスタの前記ドレインに電気的に結合されたドレインと、を有する第４のトランジスタをさらに具備する請求項１８に記載の無線デバイス用受信機。
20. 前記ＬＮＡは、前記第１及び第２のトランジスタに電気的に結合されて前記ＬＮＡに関する利得制御を提供するために動作可能な利得制御回路をさらに具備する請求項１８に記載の無線デバイス用受信機。