JP2007243012A - 半導体集積回路装置 - Google Patents

半導体集積回路装置 Download PDF

Info

Publication number
JP2007243012A
JP2007243012A JP2006065721A JP2006065721A JP2007243012A JP 2007243012 A JP2007243012 A JP 2007243012A JP 2006065721 A JP2006065721 A JP 2006065721A JP 2006065721 A JP2006065721 A JP 2006065721A JP 2007243012 A JP2007243012 A JP 2007243012A
Authority
JP
Japan
Prior art keywords
electrode pad
integrated circuit
semiconductor integrated
bump
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006065721A
Other languages
English (en)
Inventor
Kazuaki Shibata
和昭 柴田
Teruo Ozaki
照夫 尾崎
Ichiro Saito
一郎 斉藤
Takashi Yokoyama
宇 横山
Toshiyasu Sakai
稔康 坂井
Kenji Ono
賢二 小野
Satoshi Ibe
智 伊部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2006065721A priority Critical patent/JP2007243012A/ja
Publication of JP2007243012A publication Critical patent/JP2007243012A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/03009—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for protecting parts during manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/0392—Methods of manufacturing bonding areas involving a specific sequence of method steps specifically adapted to include a probing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】半導体集積回路において、電極パッド上のプローブ痕の影響により実装の信頼性低下が懸念されるため、チップ領域に実装用，切断領域に電気検査用の電極パッドを配置し導電体層で接続する構成が提案されているが、切断面に導電体層が露出するため配線の腐食が懸念されるので、本発明では切断面に導電体層が露出しない構成を提案することが目的である。
【解決手段】実装用と電気検査用の電極パッドを繋ぐ導電体層を、バンプ下地金属層で形成し、電気検査後、実装用の電極パッド上に対するバンプ形成工程で前記導電体層を除去し、これにより、切断後に導電体層が露出せずチップの信頼性が向上する。
【選択図】図１

Description

本発明は、ウエハ上に複数個の半導体集積回路チップが所定の間隙を以って形成された半導体集積回路装置において、特に電気特性検査後に電極パッド上にバンプを形成する場合の電極パッドの配置およびその構造に関するものである。
従来のウエハ上に構成された半導体集積回路チップの電極部の構成を図３に示す。ウエハ状態の半導体集積回路装置は、該ウエハ上に複数個の半導体集積回路チップ１０が所定の間隙を以って形成されている。また、前記所定の間隙を構成するチップ切断領域１１は、複数個の半導体集積回路チップ１０を個々に分割するための領域である。一般に、電極パッド１０２は半導体集積回路チップ１０の端部に配置されており、電極パッド上にバンプが形成された後に外部入出力端子と接続される。
次に、図４は半導体集積回路チップ１０において、電極パッド１０２上にバンプが形成された後の電極パッド部の概要構成を模式的に示す断面図、また、図５は電極パッド１０２上に形成されるバンプの製造工程を模式的に示す断面図である。
図４において、１０１は半導体集積回路を形成した半導体基板、１０２は半導体基板１０１の半導体素子（図示せず）上に形成されている外部入出力端子と接続するための電極パッド、１０３は電極パッド１０２の一部を含み半導体基板１０１上に形成された保護膜、１４はバリアメタルとしてのバンプ下地金属膜、１０４はシード電極、１０５はバンプ下地金属膜１４上に形成されたバンプである。ただし、図４は電気特性検査を行わずにバンプ形成を行った場合の模式図であって、電極パッド１０２にプローブ痕（後述する）が形成されていない状態である。
次に、図５で電極パッド上に形成されるバンプの製造工程を説明する。図５（ａ）で、半導体基板１０１上には保護膜１０３が被覆されており、電極パッド１０２と外部入出力端子とを電気的に接続するために、保護膜１０３をフォトリソグラフィー技術によってパターニングを行い、電極パッド１０２上にスルーホール１０６が形成されている。
次に、図５（ｂ）で、バリアメタルとしてのバンプ下地金属膜１４およびめっき工程で電極となるシード電極１０４を所定の厚みで全面に成膜する。通常、バンプ下地金属膜１４は電極パッド１０２およびシード電極１０４との密着性が高い金属を用いる。
次に、図５（ｃ）で、シード電極１０４上に、スピンコート法等によってフォトレジスト１０７を塗布した後に、フォトリソグラフィー技術によってレジストパターンを形成する。この時、任意の高さに形成するバンプ１０５の厚さよりも、フォトレジスト１０７を厚く塗布する。
次に、図５（ｄ）で、電気めっき法によって、シード電極１０４（めっき用導電層）に所定の電流を流し、フォトレジスト１０７で覆われていない領域にバンプ１０５を選択的に形成する。
次に、図５（ｅ）で、フォトレジストの剥離液に所定の時間浸漬させフォトレジストを１０７の除去を行い、シード電極１０４を露出させる。次に、バンプ１０５をマスクとしてシード電極１０４およびバンプ下地金属膜１４をエッチングし、所望の形状に形成する。このような製造工程により、図４に示すバンプ構造が製造される。
特開平６−２６７８８４号公報 特開平６−６１２９８号公報
通常、バンプ下地金属膜１４を成膜する工程（図５（ｂ））の前工程として、電極パッド１０２で半導体集積回路の半導体素子特性のテスト（電気特性検査）がなされる。図６で、電気特性検査を行った場合のバンプの製造工程について説明する。図６（ａ）で、一般に電極パッド１０２はＡｌまたはＡｌを含む合金等で形成されているため、表面は自然酸化膜で覆われている。したがって、電気特性検査を行う場合には、テストプローブ２０１と電極パッド１０２で電気的接触を確実に行うために、電極パッド１０２の表面に形成されている自然酸化膜を排除してテストプローブ２０１と電極パッド１０２をコンタクトさせる必要がある。
したがって、図６（ｂ）に示すように、一般にはテストプローブ２０１を電極パッド１０２上で擦らせることによって自然酸化膜を剥ぎ取り、テストプローブ２０１と電極パッド１０２を接触させる。これにより、電極パッド１０２の表面にはプローブ痕２０２（凹凸形状）が形成される。また、テストプローブ２０１によって剥ぎ取られた電極パッドの一部（Ａｌカス）は基板表面に付着し、また、別の一部は大きな突起２０４として電極パッド１０２上に残る。したがって、電気特性検査後、基板表面に付着したＡｌカス等を除去するために洗浄を行うが、図６（ｃ）に示すように、電極パッド上に形成された大きな突起２０４については、洗浄工程を経てもほとんど除去されず、電極パッド１０２上にそのまま残存する。
この状態で電極パッド上にバンプを形成すると、図６（ｄ）に示すように、バンプ１０５の形状がくずれ、バンプ表面に大きな突起２０５が形成される。このバンプ１０５の表面に形成された大きな突起２０５の影響により、プローブ痕のない電極パッドにバンプを形成した場合と比較してバンプ密着強度が低下したり、実装工程において半導体基板１０１にクラックが発生したりといった実装の信頼性低下に関する問題があった。
この問題点を解消するために、例えば特許文献１では、電極パッド上に形成されたプローブ痕に対して、レーザ光等を照射し、電極パッド表面を溶融することによって、プローブ痕を補修する方法が提案されている。しかしながら、この方法では、ウエハ上に無数に存在する電極パッドに対してレーザ光等の照射を行わなければならないため、生産能力の低下やコストアップが懸念される。
また、例えば特許文献２では、外部入出力端子と接続するための電極パッドを半導体集積回路チップ内に、また、電気特性検査用の電極パッド切断領域に設けることによって、半導体集積回路のチップサイズを増大させることなく、外部入出力端子と接続するための電極パッドに損傷を与えない方法が提案されている。通常、外部入出力端子と接続するための電極パッドと電気特性検査用の電極パッドとを接続する導電体層の材料としては低抵抗の金属材料が望ましく、一般にはＡｌ等の金属材料が用いられる。しかしながら、前記導電体層の材料としてＡｌを用いた場合、導電体層が繋がっている状態でチップ切断を行うとチップ切断端面にＡｌが露出しているため、導電体層を介して電極パッドが腐食するといった問題が懸念される。
そこで、本発明では前述した問題点を解消するためになされたものであって、半導体素子特性をテストした（電気特性検査）後に、電極パッド上にバンプを形成する場合において、生産能力の低下やコストアップすることなく、信頼性の高い電極パッドの構造を提供することが目的である。
上記目的を達成するために本発明は、以下の特徴を有する。
すなわち、ウエハ上に複数個の半導体集積回路チップが定められた間隙を以って形成されており、前記半導体集積回路チップ内に形成され、外部入出力端子と接続するための電極パッドであって、前記電極パッド上にバンプが形成されている第１の電極パッドと、前記定められた間隙を構成する切断領域に形成され、電気特性検査時にテストプローブを接触させるための電極パッドであって、前記第１の電極パッドと導電体層を介して接続する第２の電極パッドと、を有している半導体集積回路装置であって、前記第１の電極パッドと前記第２の電極パッドとを接続する導電体層は、バンプ下地層と同一の金属材料で形成されていることを特徴とする。
また、前記第１の電極パッドと前記第２の電極パッドとを接続する導電体層は、チタンタングステンで形成されていることを特徴とする。
本発明によれば第１の電極パッドと第２の電極パッドを接続する導電体層としてバンプ下地金属層（バリアメタル）を用いたことにより、最小限の工数増で、バンプを形成する電極パッド上にプローブ痕がなく、更には、チップ切断端面に配線金属を露出させない半導体集積回路チップの構成が得られる。これにより、半導体素子特性をテストした（電気特性検査）後に、電極パッド上にバンプを形成する場合においても、保護膜にダメージを与えることなくバンプの密着強度が安定した信頼性の高い半導体集積回路装置を提供することができる。
本発明は、半導体集積回路装置において、特に電気特性検査後に電極パッド上にバンプを形成する場合の電極パッドの構造に関するものであり、本発明の実施形態を以下に説明する。
図１は本発明の実施例における半導体集積回路装置の電極パッドの構造を示す模式図である。図１で、ウエハ上に複数個の半導体集積回路チップ１０が所定の間隙を以って形成されている。前記所定の間隙を構成するチップ切断領域１１は半導体集積回路チップ１０を個々に分割するための領域であり、その分割手法としては、レーザやダイヤモンド針により半導体集積回路チップに沿って切削溝を作り機械的に分割するスクライビング方式、或は薄いダイヤモンドホイールの高速回転により切り込んで切断時にチップに分割するダイシングソー方式がある。
前記半導体集積回路チップ１０には半導体素子（図示せず）と外部入出力端子とを接続するための複数個の第１の電極パッド１２が配置されており、また、前記チップ切断領域１１には、前記第１の電極パッド１２と電気的に接続する複数個の第２の電極パッド１３が配置されている。また、第１の電極パッド１２および第２の電極パッド１３はＡｌまたはＡｌを含む合金で形成されている。前記第１の電極パッド１２と前記第２の電極パッド１３とを接続する導電体層１４は、例えばＴｉＷ等の金属材料で形成されており、後に説明するバンプ形成工程でバンプ下地金属層（バリアメタル）となる。
前記第１の電極パッド１２は外部入出力端子と接続するための電極パッドであって、第１の電極パッド１２の上層にはバンプが形成された後に実装工程にて外部入出力端子と接続する。また、前記第２の電極パッド１３は電気特性検査用の電極パッドであって、半導体素子の電気特性検査を行う工程でテストプローブと接触する。すなわち、目的別に電極パッドを分けることによって、後工程でバンプが形成される第１の電極パッド１２にはプローブ痕が残らない構成とした。
次に、図２で、本発明で提案する電極パッド構造で、電気特性検査を行った後にバンプ形成を行った場合の製造工程について説明する。図２（ａ）で、半導体基板１０１上において、半導体集積回路チップの領域には第１の電極パッド１２、チップ切断領域には第２の電極パッド１３が形成されている。また、半導体集積回路チップ領域に形成されている半導体素子（図示せず）および前記第１の電極パッド１２の一部の上には保護膜１０３が形成されている。ここで、前記第１の電極パッド１２および前記第２の電極パッド１３はＡｌまたはＡｌを含む合金で形成されている。
次に、図２（ｂ）で、バリアメタルとしてのバンプ下地金属膜１４を所定の厚みで全面成膜する。バンプ下地金属膜１４は、第１の電極パッド１２、第２の電極パッド１３および後工程で形成されるバンプ形成時のシード電極１０４と密着性が高い金属を用いる。本実施例ではバンプ下地金属膜１４の材料としてＴｉＷを用いた。
次に、図２（ｃ）で、図２（ｂ）の工程で全面成膜したバンプ下地金属膜１４をフォトリソグラフィー技術によって所望のパターンに形成する。これにより、バンプ下地金属膜１４は前記第１の電極１２と前記第２の電極１３とを接続する導電体層となる。ここで、バンプ下地金属膜１４のパターニングはＨ２Ｏ２によるウエットエッチングを行ったことにより、バンプ下地金属膜１４のパターニングの際、保護膜１０３およびＡｌ等で形成されている前記第２の電極１３に対してダメージを与えることはなかった。また、バンプ下地金属膜１４として用いたＴｉＷは硬い金属材料であるため、電気特性検査においてテストプローブとの接触が不安定であり、安定した電気特性検査を行うことは困難である。更にはテストプローブの寿命が著しく低下する。したがって、Ａｌ等の軟質の金属材料で形成されている第２の電極パッド１３上の一部をテストプローブとの接触領域として開口した。
次に、半導体素子の電気特性検査を行う。この時、第２の電極パッド１３とテストプローブが接触し、第２の電極パッド１３の表層にはプローブ痕２０２が形成される。しかしながら、後工程において第２の電極パッド１３の上にはバンプが形成されず、プローブ痕が形成されていない第１の電極パッド１２の上のみにバンプが形成されるため、プローブ痕の影響によってバンプ表面に大きな突起が形成され、実装の信頼性を低下させるといった問題は発生しない。
次に、図２（ｄ）で、後工程で電気めっき法によって、めっきを形成するためのシード電極１０４を所定の厚みで全面成膜する。本実施例ではシード電極１０４の材料としてＡｕを用い、スパッタ法により全面成膜した。
次に、第１の電極パッド１２上に電気めっきを法によりバンプを形成する。図２（ｅ）で、シード電極１０４上に、スピンコート法等によってフォトレジスト１０７を塗布した後に、フォトリソグラフィー技術によってレジストパターンを形成する。この時、任意の高さに形成するバンプ１０５の厚さよりも、フォトレジスト１０７を厚く塗布する。
次に、図２（ｆ）で、電気めっき法によって、シード電極１０４に所定の電流を流し、Ａｕめっき液を用いてフォトレジスト１０７で覆われていない領域（第１の電極パッド１２の上部）にバンプ１０５を選択的に形成する。次に、フォトレジストの剥離液に所定の時間浸漬させフォトレジストを１０７の除去を行い、シード電極１０４を露出させる。
次に、図２（ｇ）で、シード電極１０４をエッチングし、バンプ下地金属膜１４を露出させた後、バンプ１０５をマスクとしてバンプ下地金属膜１４をＨ２Ｏ２によってウエットエッチングを行い、バンプ１０５が形成されている領域以外のバンプ下地金属膜１４を除去する。これにより、チップ切断工程において第１の電極パッド１２と第２の電極パッド１３とを接続していた導電体層がチップ切断端面に露出しない構造となる。以上の製造工程により、第１の電極パッド１２上にバンプ１０５が形成される。
本発明における代表的な半導体集積回路装置の電極パッドの構造を示す模式図である。 本発明における電極パッド構造で電気特性検査後にバンプ形成を行った場合の製造工程を示す断面図である。 従来の半導体集積回路装置の電極パッドの構成を示す模式図である。 従来の電極パッドの概要構成を模式的に示す断面図である。 図４の概要構成に至るまでの製造工程を模式的に示す断面図である。 従来の電極パッド構造で電気特性検査後にバンプ形成を行った場合の製造工程を示す断面図である。
符号の説明
１０ 半導体集積回路チップ
１１ チップ切断領域（切断領域）
１２ 第１の電極パッド
１３ 第２の電極パッド
１４ バンプ下地金属膜（バリアメタル）、導電体層
１０１ 半導体基板
１０２ 電極パッド
１０３ 保護膜
１０４ シード電極
１０５ バンプ
１０６ スルーホール
１０７ フォトレジスト
２０１ テストプローブ
２０２ プローブ痕
２０４ 電極パッドの大きな破片（大きな突起）
２０５ バンプ上の突起

Claims (2)

  1. ウエハ上に複数個の半導体集積回路チップが定められた間隙を以って形成されており、
    前記半導体集積回路チップ内に形成され、外部入出力端子と接続するための電極パッドであって、前記電極パッド上にバンプが形成されている第１の電極パッドと、
    前記定められた間隙を構成する切断領域に形成され、電気特性検査時にテストプローブを接触させるための電極パッドであって、前記第１の電極パッドと導電体層を介して接続する第２の電極パッドと、を有している半導体集積回路装置であって、
    前記第１の電極パッドと前記第２の電極パッドとを接続する導電体層は、バンプ下地層と同一の金属材料で形成されていることを特徴とする半導体集積回路装置。
  2. 前記第１の電極パッドと前記第２の電極パッドとを接続する導電体層は、チタンタングステンで形成されていることを特徴とする請求項１に記載の半導体集積回路装置。
JP2006065721A 2006-03-10 2006-03-10 半導体集積回路装置 Withdrawn JP2007243012A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006065721A JP2007243012A (ja) 2006-03-10 2006-03-10 半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006065721A JP2007243012A (ja) 2006-03-10 2006-03-10 半導体集積回路装置

Publications (1)

Publication Number Publication Date
JP2007243012A true JP2007243012A (ja) 2007-09-20

Family

ID=38588241

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006065721A Withdrawn JP2007243012A (ja) 2006-03-10 2006-03-10 半導体集積回路装置

Country Status (1)

Country Link
JP (1) JP2007243012A (ja)

Similar Documents

Publication Publication Date Title
JP2840544B2 (ja) 検査プローブ、集積回路の動作可能性を検査するため該集積回路を有する半導体基板の導電性検査パッドと係合する方法及び装置、及び該装置を形成する方法
KR100455404B1 (ko) 반도체장치 및 그 제조방법
JP4247719B2 (ja) 半導体装置の検査プローブ及び半導体装置の検査プローブの製造方法
JP2006210438A (ja) 半導体装置およびその製造方法
JP2008141170A (ja) 半導体装置およびその製造方法
KR100643645B1 (ko) 반도체 장치 및 그 제조 방법
JP2008124437A (ja) 半導体ウェハ、その製造方法、および半導体チップの製造方法
JP2002090422A (ja) 半導体装置及びその製造方法
US7879714B2 (en) Semiconductor device manufacturing method
US6426176B1 (en) Method of forming a protective conductive structure on an integrated circuit package interconnection
JP2006270031A (ja) 半導体装置およびその製造方法
JP2008218494A (ja) 半導体装置およびその製造方法
JP2007243012A (ja) 半導体集積回路装置
US6972583B2 (en) Method for testing electrical characteristics of bumps
US20080003819A1 (en) Laser isolation of metal over alumina underlayer and structures formed thereby
JP5170915B2 (ja) 半導体装置の製造方法
JP2001118994A (ja) 半導体装置
JP2008309534A (ja) コンタクトプローブ及びその製造方法
JP2007243013A (ja) 半導体集積回路装置
JP2015149327A (ja) 半導体装置、半導体装置の製造方法
JP2013207067A (ja) 半導体装置、及びその製造方法
KR100599636B1 (ko) 무 도금선 패턴을 갖는 비오씨 반도체 패키지용인쇄회로기판의 제조방법
JP2008511979A (ja) 少なくとも１つの試験接点構造を備えたチップ
KR100743978B1 (ko) 프로브 카드용 접촉 소자 및 그 제조 방법
KR20020030150A (ko) 웨이퍼 레벨 패키지의 제조방법

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070821

A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20090512