JP2008309534A - コンタクトプローブ及びその製造方法 - Google Patents

コンタクトプローブ及びその製造方法 Download PDF

Info

Publication number
JP2008309534A
JP2008309534A JP2007155832A JP2007155832A JP2008309534A JP 2008309534 A JP2008309534 A JP 2008309534A JP 2007155832 A JP2007155832 A JP 2007155832A JP 2007155832 A JP2007155832 A JP 2007155832A JP 2008309534 A JP2008309534 A JP 2008309534A
Authority
JP
Japan
Prior art keywords
layer
contact probe
melting point
conductive
low melting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007155832A
Other languages
English (en)
Other versions
JP5414158B2 (ja
Inventor
Masahiro Nakatani
昌弘 中谷
Kazushi Nagata
一志 永田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Electronic Materials Corp
Original Assignee
Japan Electronic Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Electronic Materials Corp filed Critical Japan Electronic Materials Corp
Priority to JP2007155832A priority Critical patent/JP5414158B2/ja
Publication of JP2008309534A publication Critical patent/JP2008309534A/ja
Application granted granted Critical
Publication of JP5414158B2 publication Critical patent/JP5414158B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】 コンタクトプローブを接合するための低融点層を簡単に形成することができるコンタクトプローブ及びその製造方法を提供することを目的とする。
【解決手段】 2以上の導電層11を積層することによりコンタクトプローブ1のベース部2を形成し、積層された導電層11における当該導電層11が延びる方向に対して交差する端面11Aに沿って、導電層11よりも融点の低い導電材料からなる低融点層12を形成する。このような低融点層12は、導電層11を積層してコンタクトプローブ1を形成する工程中に簡単に形成することができる。
【選択図】 図1

Description

この発明は、コンタクトプローブ及びその製造方法に係り、さらに詳しくは、導電層を積層することにより形成されるコンタクトプローブ及びその製造方法に関する。
シリコンなどで形成されたコンタクト基板上の複数の電極パッドに、それぞれコンタクトプローブを接合することにより、複数のコンタクトプローブを備えたプローブカードを製造する方法が知られている(例えば、特許文献1)。
この特許文献1に開示されているプローブカードの製造方法では、各電極パッド上にコンタクトプローブよりも融点の低い導電材料からなる低融点層としての半田が形成され、各電極パッド上の半田を加熱により溶融させた後、溶融している半田にコンタクトプローブを接触させることにより、各コンタクトプローブが対応する電極パッドに接合される。
特開2002−158264号公報
特許文献1のように、コンタクト基板上の各電極パッド上に形成された半田を溶融させて、各電極パッドに対応するコンタクトプローブを接合する際には、通常、各電極パッド上の半田が一度に加熱溶融され、各コンタクトプローブが一度に接合される。そのため、溶融した隣接する半田同士が接触し、短絡が発生するおそれがあった。特に、近年のプローブカードのように、検査対象物である半導体ウエハにおける電極の高密度化に伴い、それらの電極に接触するコンタクトプローブが高密度で設けられたプローブカードにおいては、隣接する電極パッド間の距離が短いため、上記のような問題が生じやすい。
そこで、コンタクトプローブ側に半田層を形成することにより、各コンタクトプローブを単独で接合可能な構成とすることが考えられるが、コンタクトプローブを形成する工程とは別に、コンタクトプローブに半田層を形成する工程を行わなければならないため、コンタクトプローブの製造工程が複雑化するとともに、微小なコンタクトプローブの接合部分に薄い半田層を別途形成するのは困難である。
この発明は、上記の事情に鑑みてなされたものであり、コンタクトプローブを接合するための低融点層を簡単に形成することができるコンタクトプローブ及びその製造方法を提供することを目的とする。
第1の本発明によるコンタクトプローブは、2以上の導電層を積層することにより形成されたコンタクトプローブであって、積層された上記2以上の導電層における当該導電層が延びる方向に対して交差する端面に沿って、上記導電層よりも融点の低い導電材料からなる低融点層が形成されたことを特徴とするコンタクトプローブ。
このような構成によれば、積層された2以上の導電層により形成されるコンタクトプローブにおける当該導電層が延びる方向に対して交差する端面に、コンタクトプローブを接合するための低融点層を形成することができる。このような低融点層は、導電層を積層してコンタクトプローブを形成する工程中に簡単に形成することができる。
第2の本発明によるコンタクトプローブは、導電層及び犠牲層を積層することにより、積層された2以上の上記導電層からなるコンタクトプローブを形成するプローブ形成ステップと、上記プローブ形成ステップの後に上記犠牲層を除去する犠牲層除去ステップとを備え、上記プローブ形成ステップが、上記犠牲層の一部を除去することにより、積層された上記2以上の導電層における当該導電層が延びる方向に対して交差する端面に隣接する空間を形成する空間形成ステップと、上記空間内に上記導電層よりも融点の低い導電材料からなる低融点層を形成する低融点層形成ステップとを有するように構成される。
このような構成によれば、コンタクトプローブを形成する工程中に犠牲層の一部を除去することにより、積層された導電層の端面に隣接する空間を形成し、その空間内に低融点層を形成することができる。これにより、コンタクトプローブを形成する工程中に、コンタクトプローブを接合するための低融点層を簡単に形成することができる。
また、犠牲層の一部を除去する際に、積層された導電層の端面に隣接する空間の大きさを調整し、当該空間内に低融点の導電材料を充填すれば、所望の大きさの低融点層を形成することができる。これにより、低融点層の大きさを容易に調整することができるので、低融点層を適度な大きさとすることにより、当該低融点層を介してコンタクトプローブを接合したときに、隣接するコンタクトプローブの低融点層に接触して短絡が発生するのを防止できる。
本発明によれば、積層された2以上の導電層により形成されるコンタクトプローブにおける当該導電層が延びる方向に対して交差する端面に、コンタクトプローブを接合するための低融点層を形成することにより、導電層を積層してコンタクトプローブを形成する工程中に低融点層を簡単に形成することができる。
実施の形態1.
図1は、本発明の実施の形態1によるコンタクトプローブ1の一例を示した図であり、(a)は斜視図、(b)は(a)におけるA−A断面図を示している。このコンタクトプローブ1は、シリコン(Si)などで形成されたコンタクト基板上の電極パッドに根元部が接合され、検査時には、その先端部が検査対象物としての半導体ウエハに接触される。
コンタクト基板には多数の電極パッドが形成され、各電極パッドに対応するコンタクトプローブ1が接合されることにより、コンタクト基板上に多数のコンタクトプローブ1が形成される。コンタクト基板は、テスター装置に接続されたメイン基板に導通しており、当該メイン基板とともにプローブカードを構成している。検査時には、テスター装置と半導体ウエハとの間で各コンタクトプローブ1を介して信号が入出力されることにより、半導体ウエハの電気的特性の検査が行われる。
このコンタクトプローブ1では、コンタクト基板に接合されるベース部2と、半導体ウエハの電極に接触するコンタクト部3と、ベース部2及びコンタクト部3を連結するビーム部4とが、導電材料を積層することにより一体的に形成されている。なお、図1(b)には、コンタクトプローブ1のベース部2の断面が示されている。
図1(b)に示すように、このコンタクトプローブ1は、導電層11が複数積層されることにより形成されている。この例では、3層の導電層11が積層されることによりコンタクトプローブ1が形成されているが、このような構成に限らず、2層の導電層11が積層されることにより、又は、4層以上の導電層11が積層されることにより、コンタクトプローブが形成されるような構成であってもよい。
各導電層11は、同一の導電材料で形成されていてもよいし、異なる導電材料で形成されていてもよい。各導電層11は、ヤング率が100GPa以上の弾性の高い金属で形成されていることが好ましい。この例では、各導電層11は、ニッケルコバルト(Ni−Co)からなる同一の導電材料で形成されている。ただし、各導電層11は、ニッケルコバルトに限らず、パラジウムコバルト(Pd−Co)などのコバルト(Co)を含む他の合金で形成されたものであってもよいし、パラジウムニッケル(Pd−Ni)、タングステン(W)、ニッケルタングステン(Ni−W)などの他の導電材料で形成されたものであってもよい。
コンタクトプローブ1のベース部2における根元部、すなわちコンタクト基板との接合部には、各導電層11よりも融点の低い導電材料としての半田からなる低融点層12が形成されている。この低融点層12は、ベース部2の根元部側において、当該ベース部2を形成している全ての導電層11における当該導電層11が延びる方向に対して直交する端面11Aに当接するように、導電層11の積層方向Bに沿って延びている。低融点層12は、各導電層11よりも融点の低い導電材料であれば、半田に限らず、例えば錫(Sn)などの単一の金属材料により形成されたものであってもよいし、錫及び銀(Ag)を含むような複数の金属材料により形成されたものであってもよい。
図2〜図4は、コンタクトプローブ1のベース部2を形成する工程の一例を示した図である。図2(a)に示すように、コンタクトプローブ1のベース部2を形成する際には、まず、プローブ形成用の基板10上に、銅(Cu)などの導電層11とは異なる導電材料からなる犠牲層13が形成される。その後、図2(b)に示すように、犠牲層13上に感光性有機物質からなるフォトレジストが塗布されることによりレジスト層14が形成され、そのレジスト層14の表面が選択的に露光されることにより、レジスト層14が部分的に除去される。
このようにしてレジスト層14が除去された部分には、図2(b)に示すように、電気めっきにより1層目の導電層11が形成され、その後、図2(c)に示すようにレジスト層14が完全に除去される。レジスト層14が除去されることにより露出した犠牲層13及び導電層11上には、電気めっきにより銅(Cu)などの導電層11とは異なる導電材料からなる犠牲層15が形成され、図2(d)に示すように、導電層11が露出するまで犠牲層15の表面が研磨される。このとき、研磨されて露出した導電層11及び犠牲層15の表面は、RMS(Root Mean Square)値で1μm以下の平滑面で形成される。
その後、図3(a)に示すように、平滑面とされた導電層11及び犠牲層15上にフォトレジストが塗布されることによりレジスト層16が形成され、そのレジスト層16の表面が選択的に露光されることにより、導電層11に対向する部分のレジスト層16が除去される。レジスト層16が除去された部分には、図3(a)に示すように、電気めっきにより2層目の導電層11が形成され、その後、図3(b)に示すようにレジスト層16が完全に除去される。
レジスト層16が除去されることにより露出した犠牲層15及び導電層11上には、図3(c)に示すように、再びフォトレジストが塗布されることによりレジスト層17が形成され、そのレジスト層17の表面が選択的に露光されることにより、導電層11に対向する部分のレジスト層17が除去される。レジスト層17が除去された部分には、図3(c)に示すように、電気めっきにより3層目の導電層11が形成され、これにより積層された3層の導電層11からなるコンタクトプローブ1のベース部2が形成される。
このようにしてコンタクトプローブ1のベース部2が形成された後、図3(d)に示すようにレジスト層17が完全に除去され、これにより露出した犠牲層15及び導電層11上には、図4(a)に示すように、再びフォトレジストが塗布されることによりレジスト層18が形成される。そして、そのレジスト層18の表面が選択的に露光されることにより、図4(a)に示すように、形成されたベース部2の根元部周辺に対向する部分のレジスト層18が除去される。
その後、レジスト層18が除去された部分に露出している犠牲層15と、その部分の犠牲層15の下方に対向している犠牲層13とがエッチングにより除去され、図4(b)に示すように、ベース部2の根元部に隣接する空間19が形成される。この空間19は、ベース部2を形成している全ての導電層11の根元部側の端面11Aに隣接している。このようにして形成された空間19内には、導電層11よりも融点の低い導電材料からなる低融点層12が、電気めっきにより形成される。
ここで、図4(b)に示した状態では、導電性を有しない基板10の表面が空間19を介して露出している。そのため、この空間19内に電気めっきにより低融点層12を形成した場合には、図4(c)に示すように、それぞれ導電材料からなる導電層11及び犠牲層13,15における空間19に隣接する端面に、導電層11の積層方向Bに沿って低融点層12が形成されることとなる。その結果、図4(c)に示すように、空間19内には、導電層11及び当該導電層11が積層された部分の犠牲層13の端面に沿った低融点層12と、導電層11が積層されていない部分の犠牲層13及び当該犠牲層13上に積層された犠牲層15の端面に沿った低融点層12とが、互いに間隔を空けて対向するように分離して形成される。
その後、図4(d)に示すように、3層目の導電層11が露出するまでレジスト層18及び低融点層12の表面が研磨される。このとき、研磨されて露出した導電層11及び低融点層12の表面は、RMS値で1μm以下の平滑面で形成される。このようにして形成された構造物から、レジスト層18を除去する処理及び犠牲層13,15を除去する処理が行われることにより、図1(b)に示したようなコンタクトプローブ1のベース部2を得ることができる。
本実施の形態では、コンタクトプローブ1を形成する工程中に犠牲層13,15の一部を除去することにより、積層された導電層11の端面に隣接する空間19を形成し、その空間19内に低融点層12を形成することができる。これにより、コンタクトプローブ1を形成する工程中に、コンタクトプローブ1を接合するための低融点層12を簡単に形成することができる。
実施の形態2.
実施の形態1では、導電層11を積層してコンタクトプローブ1のベース部2を形成する工程において、ベース部2の根元部に隣接する空間19の一部に低融点層12を形成する場合について説明した。これに対して、実施の形態2では、ベース部2の根元部に隣接する空間20全体に低融点層12が形成されるようになっている点が異なっている。
図5は、本発明の実施の形態2によるコンタクトプローブ1のベース部2を形成する工程を示した図であり、図3(d)の続きを示している。本実施の形態において、図5に示した工程よりも前の工程は、図2及び図3と同様の態様であるので、同様の構成については、図に同一符号を付してその説明を省略することとする。
本実施の形態では、図3(d)に示した状態から、図5(a)に示すように、露出した犠牲層15及び導電層11上にレジスト層18を形成し、そのレジスト層18の表面を選択的に露光する際に、形成しようとしている低融点層12の大きさに対応する領域にのみ露光し、その領域のレジスト層18のみを除去するようになっている。
その後、レジスト層18が除去された部分に露出している犠牲層15と、その部分の犠牲層15の下方に対向している犠牲層13とがエッチングにより除去され、図5(b)に示すように、ベース部2の根元部に隣接する空間20が形成される。この空間20は、ベース部2を形成している全ての導電層11の根元部側の端面11Aに隣接している。そして、このようにして形成された空間20全体に、導電層11よりも融点の低い導電材料からなる低融点層12が電気めっきにより形成されることによって、図5(c)に示すように、上記空間20全体に低融点層12が充填された状態となる。
その後、図5(d)に示すように、3層目の導電層11が露出するまでレジスト層18及び低融点層12の表面が研磨される。このとき、研磨されて露出した導電層11及び低融点層12の表面は、RMS値で1μm以下の平滑面で形成される。このようにして形成された構造物から、レジスト層18を除去する処理及び犠牲層13,15を除去する処理が行われることにより、図1(b)に示したようなコンタクトプローブ1のベース部2を得ることができる。
本実施の形態では、犠牲層13,15の一部を除去する際に、積層された導電層11の端面11Aに隣接する空間20の大きさを調整し、当該空間20内に低融点の導電材料を充填することにより、所望の大きさの低融点層12を形成することができる。これにより、低融点層12の大きさを容易に調整することができるので、低融点層12を適度な大きさとすることにより、当該低融点層12を介してコンタクトプローブ1を接合したときに、隣接するコンタクトプローブ1の低融点層12に接触して短絡が発生するのを防止できる。
以上の実施の形態では、低融点層12が、積層された導電層11における当該導電層11が延びる方向に対して直交する端面11Aに沿って延びるような構成について説明したが、このような構成に限らず、導電層11における当該導電層11が延びる方向に対して交差する端面に沿って延びるような構成であれば、上記直交方向に対して交差する端面に沿って延びるような構成であってもよい。
また、以上の実施の形態では、コンタクトプローブ1の根元部側の端面に沿って低融点層12が形成されるような構成について説明したが、積層された導電層11における当該導電層11が延びる方向に対して交差する端面に沿って延びるような構成であれば、コンタクトプローブ1の根元部に限らず、コンタクトプローブ1の根元部以外の端面に沿って延びるような構成であってもよい。
本発明の実施の形態1によるコンタクトプローブの一例を示した図であり、(a)は斜視図、(b)は(a)におけるA−A断面図を示している。 コンタクトプローブのベース部を形成する工程の一例を示した図である。 コンタクトプローブのベース部を形成する工程の一例を示した図であり、図2(d)の続きを示している。 コンタクトプローブのベース部を形成する工程の一例を示した図であり、図3(d)の続きを示している。 本発明の実施の形態2によるコンタクトプローブのベース部を形成する工程を示した図であり、図3(d)の続きを示している。
符号の説明
1 コンタクトプローブ
2 ベース部
11 導電層
11A 端面
12 低融点層
13,15 犠牲層
19,20 空間

Claims (2)

  1. 2以上の導電層を積層することにより形成されたコンタクトプローブであって、
    積層された上記2以上の導電層における当該導電層が延びる方向に対して交差する端面に沿って、上記導電層よりも融点の低い導電材料からなる低融点層が形成されたことを特徴とするコンタクトプローブ。
  2. 導電層及び犠牲層を積層することにより、積層された2以上の上記導電層からなるコンタクトプローブを形成するプローブ形成ステップと、
    上記プローブ形成ステップの後に上記犠牲層を除去する犠牲層除去ステップとを備え、
    上記プローブ形成ステップは、上記犠牲層の一部を除去することにより、積層された上記2以上の導電層における当該導電層が延びる方向に対して交差する端面に隣接する空間を形成する空間形成ステップと、
    上記空間内に上記導電層よりも融点の低い導電材料からなる低融点層を形成する低融点層形成ステップとを有することを特徴とするコンタクトプローブの製造方法。
JP2007155832A 2007-06-13 2007-06-13 コンタクトプローブの製造方法 Active JP5414158B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007155832A JP5414158B2 (ja) 2007-06-13 2007-06-13 コンタクトプローブの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007155832A JP5414158B2 (ja) 2007-06-13 2007-06-13 コンタクトプローブの製造方法

Publications (2)

Publication Number Publication Date
JP2008309534A true JP2008309534A (ja) 2008-12-25
JP5414158B2 JP5414158B2 (ja) 2014-02-12

Family

ID=40237279

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007155832A Active JP5414158B2 (ja) 2007-06-13 2007-06-13 コンタクトプローブの製造方法

Country Status (1)

Country Link
JP (1) JP5414158B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010249771A (ja) * 2009-04-20 2010-11-04 Japan Electronic Materials Corp プローブおよび複数のプローブが実装されたプローブカード
JP2011043441A (ja) * 2009-08-21 2011-03-03 Japan Electronic Materials Corp プローブカード
JP2011237207A (ja) * 2010-05-07 2011-11-24 Japan Electronic Materials Corp プローブ

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07167892A (ja) * 1993-12-15 1995-07-04 Sony Corp プローブ集合体、その製造方法及びそれを用いたic測定用プローブカード
JP2002158264A (ja) * 2000-11-17 2002-05-31 Ando Electric Co Ltd プローブカード及びその製造方法
JP2002283049A (ja) * 2001-03-23 2002-10-02 Ando Electric Co Ltd コンタクトピンのはんだ付け方法およびコンタクトピン
JP2004150874A (ja) * 2002-10-29 2004-05-27 Japan Electronic Materials Corp プローブ
JP2005055194A (ja) * 2003-08-04 2005-03-03 Japan Electronic Materials Corp プローブユニット及びその製造方法
JP2006010605A (ja) * 2004-06-29 2006-01-12 Yamaha Corp プローブユニット及びその製造方法
JP2006284297A (ja) * 2005-03-31 2006-10-19 Kanai Hiroaki コンタクトプローブ構造体の製造方法
WO2007017955A1 (ja) * 2005-08-09 2007-02-15 Kabushiki Kaisha Nihon Micronics 通電試験用プローブ
JP2007057445A (ja) * 2005-08-26 2007-03-08 Fuchigami Micro:Kk プローブとその製造方法とプローブを用いたコンタクト装置とその製造方法
WO2007086147A1 (ja) * 2006-01-25 2007-08-02 Kabushiki Kaisha Nihon Micronics 通電試験用プローブ、プローブ組立体およびその製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07167892A (ja) * 1993-12-15 1995-07-04 Sony Corp プローブ集合体、その製造方法及びそれを用いたic測定用プローブカード
JP2002158264A (ja) * 2000-11-17 2002-05-31 Ando Electric Co Ltd プローブカード及びその製造方法
JP2002283049A (ja) * 2001-03-23 2002-10-02 Ando Electric Co Ltd コンタクトピンのはんだ付け方法およびコンタクトピン
JP2004150874A (ja) * 2002-10-29 2004-05-27 Japan Electronic Materials Corp プローブ
JP2005055194A (ja) * 2003-08-04 2005-03-03 Japan Electronic Materials Corp プローブユニット及びその製造方法
JP2006010605A (ja) * 2004-06-29 2006-01-12 Yamaha Corp プローブユニット及びその製造方法
JP2006284297A (ja) * 2005-03-31 2006-10-19 Kanai Hiroaki コンタクトプローブ構造体の製造方法
WO2007017955A1 (ja) * 2005-08-09 2007-02-15 Kabushiki Kaisha Nihon Micronics 通電試験用プローブ
JP2007057445A (ja) * 2005-08-26 2007-03-08 Fuchigami Micro:Kk プローブとその製造方法とプローブを用いたコンタクト装置とその製造方法
WO2007086147A1 (ja) * 2006-01-25 2007-08-02 Kabushiki Kaisha Nihon Micronics 通電試験用プローブ、プローブ組立体およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010249771A (ja) * 2009-04-20 2010-11-04 Japan Electronic Materials Corp プローブおよび複数のプローブが実装されたプローブカード
JP2011043441A (ja) * 2009-08-21 2011-03-03 Japan Electronic Materials Corp プローブカード
JP2011237207A (ja) * 2010-05-07 2011-11-24 Japan Electronic Materials Corp プローブ

Also Published As

Publication number Publication date
JP5414158B2 (ja) 2014-02-12

Similar Documents

Publication Publication Date Title
TWI380500B (en) Integrated circuit device having antenna conductors and the mothod for the same
JP2008300507A (ja) 配線基板とその製造方法
CN102693922B (zh) 键合焊盘上的钝化材料的图案及其制造方法
JP2006222309A (ja) インターポーザ、プローブカードおよびインターポーザの製造方法
JP2006322876A (ja) 半導体装置の検査プローブ及び半導体装置の検査プローブの製造方法
JP5414158B2 (ja) コンタクトプローブの製造方法
TW201218346A (en) Conductive pads defined by embedded traces
JP2008026027A (ja) プローブカード及びその製造方法
JP2007038648A (ja) 画像ドラムおよびその製造方法
TW200537999A (en) Fabrication method of a printed circuit board
JP2006108284A (ja) 半導体パッケージ
KR101273970B1 (ko) 프로브의 탐침 및 프로브의 제조방법
JP2007220873A (ja) 半導体装置及びその製造方法
JP7154818B2 (ja) 半導体装置および半導体装置の製造方法
JP5351453B2 (ja) コンタクトプローブ複合体
JP2019140343A (ja) 半導体装置および半導体装置の製造方法
JP4088291B2 (ja) 金属間接合方法
JP2010266248A (ja) プローブカードに実装されるプローブおよびプローブを複数実装したプローブカード
JP2009283738A (ja) 配線用電子部品及びその製造方法
JP2007243013A (ja) 半導体集積回路装置
JP2016224026A (ja) プローブ基板及びその製造方法
KR101913821B1 (ko) 메탈 패드 구조 및 그 제조방법
US20070020909A1 (en) Forming of conductive bumps for an integrated circuit
KR102520451B1 (ko) 반도체 검사 장치 및 그 제조방법
JP2011202990A (ja) コンタクトプローブ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100426

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120724

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120919

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130701

TRDD Decision of grant or rejection written
A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131112

R150 Certificate of patent or registration of utility model

Ref document number: 5414158

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250