JP2007225526A - 電気信号及び電源供給試験基板 - Google Patents

電気信号及び電源供給試験基板 Download PDF

Info

Publication number
JP2007225526A
JP2007225526A JP2006049380A JP2006049380A JP2007225526A JP 2007225526 A JP2007225526 A JP 2007225526A JP 2006049380 A JP2006049380 A JP 2006049380A JP 2006049380 A JP2006049380 A JP 2006049380A JP 2007225526 A JP2007225526 A JP 2007225526A
Authority
JP
Japan
Prior art keywords
electric signal
semiconductor device
power supply
supply board
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006049380A
Other languages
English (en)
Other versions
JP2007225526A5 (ja
Inventor
Hideo Matsui
秀夫 松井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
YAMADA DENON KK
Original Assignee
YAMADA DENON KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by YAMADA DENON KK filed Critical YAMADA DENON KK
Priority to JP2006049380A priority Critical patent/JP2007225526A/ja
Publication of JP2007225526A publication Critical patent/JP2007225526A/ja
Publication of JP2007225526A5 publication Critical patent/JP2007225526A5/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

【課題】電気信号及び電源供給基板に被検査半導体デバイスを多数個の搭載できるようにし、且つその取り付り取外しを容易にする。またその電気信号及び電源供給試験基板が安価に製作することを図る。
【解決手段】同一の電極部、電気接続配線などパターン形成された2枚のプリント配線基板に、被検査半導体デバイスを挟み込み均等に加圧し、上下のプリント基板の電極で2点接触させ良好なコンタクト性をもたせた電気信号及び電源供給試験基板。
【選択図】図1

Description

本発明は、半導体デバイスを、多数個検査できる電気信号及び電源供給試験基板に関するもので
ある。
従来、半導体デバイスを検査するときは、専用のソケットが必要であり専用ソケットが、パター
ン化された電気信号及び電源供給基板に配列、実装された専用ソケットに、半導体デバイスを実装
する。
その電気信号及び電源供給基板は、検査装置より電気信号、電源及び負荷回路等が供給され、
かつ熱がかけられる。
しかしながら、専用ソケットは試験される半導体デバイスよりも一般的に大きく、またその回り
に周辺部品が配置された場合、半導体デバイスのサイズから算出される数量より実際の実装数量は
かなり少なくなってくる。そのため半導体デバイスを多数個配列するには、基板サイズを大きくす
る必要があり、ソケットも高価であるのでこの試験基板はかなり高価となる。
この改善策として、専用のソケットを使用しない構成で、専用のプリント配線基板に、半導体デ
バイスを接触させる機構をとりつける。従って、ソケットを必要としないため単位面積あたりの搭
載数が増える。又、半導体デバイスに放熱器を取り付ける事も容易に行える。
解決しようとする問題点は、ソケットを使用しない構成にするため、半導体デバイスと専用のプ
リント配線基板を接触させる必要がある。そのため、接点部の構成方法及び、押圧により接触させ
た時、均等に圧力をかける方法、かつ複数個の半導体デバイスを実装している時においても一操作
でそれぞれの接点に押圧をかける事を課題としている。
本発明は、電極部、電気接続配線などパターン形成されたプリント配線基板に、半導体デバイス
のリード形状に合わせた穴を開けた第一の基板に、前記説明した同一のプリント基板の第二基板を、
半導体デバイスを挟み込み、電気的に接続することを特徴とする電気信号及び電源供給基板である。
半導体デバイスを第一基板と第二基板に挟み込み、電気的に接続するためには、接点部に均等に
圧力をかける必要がある。半導体デバイスと第一基板、第二基板接点部の位置を合わす為、半導体
デバイス位置合せ枠を用いて位置を合せる。
接点部に均等に圧力をかけるためにバネ材、又は、カム等を利用した機構を組み込み、接点部を
全体的に押圧することにより半導体デバイスとプリント配線基板の接点部に均等に加圧ができる。
このような構成にすることにより、半導体デバイスと配線基板が良好に接続される。
本発明は、SMD(表面実装デバイス)の半導体デバイスの電気信号及び電源供給試験基板である。
本発明は専用のソケットを使用する場合よりも、ソケットの領域分が不要になり、デバイスの搭
載数の増加が可能となり、2点接触によりコンタクト性も向上し、また着脱も容易に行える。且つ
高価な専用ソケットを必要としないため、電気信号および電源供給試験基板が安価に且つ短納期で製
作できる。
最良の形態は、実施例で説明する。
図1、図2に示す電気信号及び電源供給基板は、SOP、QFPパッケージを例に挙げ、説明する。
図1のプリント配線基板1、2は、同一の電極部3、電気接続配線などのパターンが形成された
プリント配線基板である。その電極部3は、同一基板を使って構成する場合はプリント配線基板の
表、裏に同一の電極を設けてもよい。
プリント配線基板1、2は、同一の電極部を有する配線基板である。
プリント配線基板1は、半導体デバイスが実装できる穴が開けられ、プリント配線基板2は、構
成によって、穴を開けても、開けなくてもよい。
半導体デバイス位置決め枠4は、半導体デバイス10のパッケージの外形に合わせた穴が開けら
れる。外形が位置合わせにも利用できる。
半導体デバイス位置決め枠4は必要に応じて設置し、その上にプリント配線基板1を重ね、半導
体デバイスを装着し、その上にプリント配線基板2を重ねて、加圧して接続させる。この位置決
め枠4は、プリント配線基板1が図5のような形状で行うことも考えられる。
加圧された半導体デバイスのリード11は、上下それぞれのプリント配線基板1、2の電極部3
に接触ポイント5と6とで接触する。リード11がばねの役割をしているため、2点接触が容易に
実現し、従来のソケットの1点接触方式より、より一層の接触効果を上げられる。
図3−1は、各半導体デバイスの同一ピンに与えられる信号は、各ピン共通信号であり、この信号
は、一本のピンが上下基板で2点接触しているので、その端子を通じて上下基板には信号が分配さ
れている。
半導体デバイスのピンによっては共通信号ではなく単独の信号もあるので、この場合は上下基板
の信号の接続は別のスペースで図3−2のように専用の電極をもうけて行う。
半導体デバイスとプリント配線基板のコンタクトする電極部は、多数回コンタクトするため、プ
リント配線基板の強度を増すために図4のようにコンタクト部に接続穴(スルーホール)6aを数
箇所設けて機械的に強化し接続して剥離を防ぐ構造にする。穴開け切断面は、半分のスルーホール
6bを設けることで強化することも可能である。
SMDの半導体デバイスを均等に押さえ込む方法ついて、図面に基づいて説明する。
図6−1で示すように、ベース板101の上に半導体デバイス位置決め枠4に取り付けられたプリ
ント配線基板1に半導体デバイス10を落とし込んで実装し、プリント配線基板2で挟みこむ。
さらにその上に板バネ機構を持った板バネ取り付け板103、板バネ作動板105と天板107を
重ねて配置する。天板107は支柱108の溝にスライドさせて浮き上がりを防止してロックさせる。
押え板102が半導体デバイス10とプリント配線基板1、プリント配線基板2の接触部に均等
に加圧できるように、板バネ取り付け板103に取り付けられた板バネ104及び,押さえピン
106に板バネ作動板105をスライドさせる。これより板バネ作動板105が押さえピン106
に乗り上げ、板バネ104により押さえ機構板102が下がり接点が押圧される。従って、押圧さ
れることにより半導体デバイス10とプリント配線基板1、プリント配線基板2が接触する。
押さえ機構板102が半導体デバイス10とプリント配線基板1、プリント配線基板2の接触部
に均等に加圧できるように、図7に示す押さえピン106を均等に配置しておく。
図面上においては、押さえピン106を均等に配置しているのは4点であるが、押さえピン10
6の配置、個数及び板バネ104、押さえ板の形状はこれに限定されるものではなく、押圧、半導体
デバイス10の形状によって異なってもよい。
複数個の半導体デバイスを実装している時は、個数に合せた機構にし、作動レバー109を使用
し板バネ作動板を一操作で動作させることで、個々の半導体デバイスに対して押さえ機構板102
が下がり接点が押圧される。押圧されることにより半導体デバイス10とプリント配線基板1、プリ
ント配線基板2が接触する。
作動レバー109の形状はこれに限定されるものではなく、用途によっては異なってよい。
図8−1で示す実施例は、実施例1で述べた、押さえ機構板102、板バネ取り付け板103、板バネ104、板バネ作動板105、押さえピン106、から構成する押さえ機構を下部にとりつけた
場合の構成を示している。
ベース板101に押さえ機構を取り付けその上に半導体デバイス位置決め枠4に取り付けたプ
リント配線基板1に半導体デバイス10を落とし込んで実装し、プリント配線基板2で挟み込み、
天板107で取り付ける。天板107は支柱108の溝にスライドさせて浮き上がりを防止させ
ロックする。
押え板102が半導体デバイス10とプリント配線基板1、プリント配線基板2の接触部に均等
に加圧できるように、板バネ取り付け板103に取り付けられた板バネ104及び押さえピン10
6に板バネ作動板105をスライドさせることにより押さえピン106が板バネ作動板105に
乗り上げる事で、板バネ104により押さえ機構板102が上がり接点が押圧される。
押圧されることにより半導体デバイス10とプリント配線基板1、プリント配線基板2が接触する。
図9−1で示すように、押さえ機構板102が半導体デバイス10とプリント配線基板1、プリン
ト配線基板2の接触部に均等に加圧できるように、図10に示すカム201を均等に配置しておく。
カム201を回転させ、板バネ取り付け板103に取り付けられた板バネ104により、押さえ機構
板102が下がり接点が押圧される。
図面上においては、カム201を均等に配置しているのは4点であるが、カム201の配置、個数
及び、形状はこれに限定されるものではなく、押圧、半導体デバイス10の形状によって、異なって
もよい。
図面上においては、カム201の押さえ機構が上部に取り付けられているが、下部にとりつける
構成にすることも可能である。
図11−1に示すように、押さえ機構板102が半導体デバイス10とプリント配線基板1、プリ
ント配線基板2の接触部に均等に加圧できるように、天板107を押し下げ、支柱の溝に合せるよう
にスライドさせて固定する。
支柱の溝の位置を、押さえる加圧にしておくことで、天板107が板バネ取り付け板103を
押さえ、取り付けられた板バネ104により、押さえ機構板102が下がり、接触部が均等に押圧
される。
半導体デバイスを上向きに実装する方法について図14を使い説明する。
今までの説明は半導体デバイスの実装は裏向け方向で行ってきたが、図14のように表向き方向
に実装しても同じ効果が得られる。半導体デバイス(SOPやQFPパッケージ)の位置を固定さ
せるための13の突起ガイド202を設けることで半導体デバイスを上向きに実装することがで
き、効果としては同じことが期待できる。
電気信号及び電源供給試験基板は、半導体デバイスを熱、電圧負荷をかけて初期不良を注出するた
めに、必ず必要な基板である。

本発明の断面図である。 負荷供給基板の全体図である。 電気接続の経路を示した断面図 電気接続の経路を示した断面図 コンタクト部の拡大図である。 本発明の実施形態の構成を示す部分断面図 本発明の実施形態の構成を示す押圧前の部分断面図 本発明の実施形態の構成を示す押圧時の部分断面図 図6−1に示す押さ込む位置の説明図 本発明の実施形態の構成を示す押圧前の部分断面図 本発明の実施形態の構成を示す押圧時の部分断面図 本発明の実施形態の構成を示す押圧前の部分断面図 本発明の実施形態の構成を示す押圧時の部分断面図 図9に示す押さ込む位置の説明図 本発明の実施形態の構成を示す押圧前の部分断面図 本発明の実施形態の構成を示す押圧時の部分断面図 図11に示す押さ込む位置の説明図 従来の構成をしめす説明図 半導体デバイスを上向きに実装した構成を示す部分断面図
符号の説明
1 :電極部、電気接続配線などパターン形成されたプリント配線基板
2 :電極部、電気接続配線などパターン形成されたプリント配線基板
3 :コンタクトの銅箔パターン
4 :半導体デバイス位置合せ枠
5 :接触ポイント
6 :接続穴(スルーホール)
7 :スリット
8 :電気接続配線
10 :被検査半導体デバイス
11 :被検査半導体デバイスのリード
12 :上下基板接続接触子
13 :突起ガイド
101:ベース板
102:押さえ機構板
103:板バネ取り付け板
104:板バネ
105:板バネ作動板
106:押さえピン
107:天板
108:支柱
109:作動レバー
201:カム

Claims (7)

  1. 電極部、電気接続配線などパターン形成されたプリント配線基板に、半導体デバイスのリード形状
    に合わせた穴を開けたデバイス収容部の第一基板、前記説明した同一のプリント基板の第二基板に、
    半導体デバイスを挟み込み、電気的に接続することを特徴とする電気信号及び電源供給基板。
  2. 上下基板(第一基板と第二基板)の同一信号の接続は、どこかで接続する必要があるが、複
    数のデバイスを実装していることにより、各デバイスの各ピンの多くは、2点接触している。そのため、その接触ポイントを通じて、上下の基板に信号が分配される。このため上下基板間の接続機能を不要とすることを特徴とする、請求項1に記載する電気信号及び電源供給基板。
  3. デバイス収容部は、電極部に接続穴(スルーホール)を設け、電極部を機械的に、強化した特徴の
    ある請求項1に記載する電気信号及び電源供給基板。
  4. 請求項1の第二基板を異種のパターン形成されたプリント基板で電気的に接続することを特徴とする電気信号及び電源供給基板。
  5. 半導体デバイスを配線基板に接触させるのに半導体デバイスを押圧する時に、均等に圧力をかける
    機構を搭載した事を特徴とする請求項1から4に記載する電気信号及び電源供給基板
  6. 複数個の半導体デバイスを搭載している時、一操作で、複数個の押圧が可能な機構であることを
    特徴とする請求項5に記載する電気信号及び電源供給基板
  7. 半導体デバイスの仕様用途にあわせて、放熱器の取付けが容易にできる事を特徴とする請求項6に
    記載する電気信号及び電源供給基板
JP2006049380A 2006-02-24 2006-02-24 電気信号及び電源供給試験基板 Pending JP2007225526A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006049380A JP2007225526A (ja) 2006-02-24 2006-02-24 電気信号及び電源供給試験基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006049380A JP2007225526A (ja) 2006-02-24 2006-02-24 電気信号及び電源供給試験基板

Publications (2)

Publication Number Publication Date
JP2007225526A true JP2007225526A (ja) 2007-09-06
JP2007225526A5 JP2007225526A5 (ja) 2007-12-27

Family

ID=38547474

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006049380A Pending JP2007225526A (ja) 2006-02-24 2006-02-24 電気信号及び電源供給試験基板

Country Status (1)

Country Link
JP (1) JP2007225526A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI614509B (zh) * 2016-02-15 2018-02-11 宰體有限公司 元件檢查裝置及用於該元件檢查裝置的元件加壓工具

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI614509B (zh) * 2016-02-15 2018-02-11 宰體有限公司 元件檢查裝置及用於該元件檢查裝置的元件加壓工具

Similar Documents

Publication Publication Date Title
US9253894B2 (en) Electronic assembly with detachable components
JP4862017B2 (ja) 中継基板、その製造方法、プローブカード
US8354854B2 (en) Microcircuit testing interface having kelvin and signal contacts within a single slot
JP3976276B2 (ja) 検査装置
US20080157792A1 (en) Probe Card and Method of Manufacturing the Same
KR100989673B1 (ko) 표면 실장형 집적회로 패키지용 테스트 소켓
US8643394B2 (en) Non-reflow probe card structure
JPH1164425A (ja) 電子部品における導通検査方法及び装置
US20110222252A1 (en) Electronic assembly with detachable components
JP2008216060A (ja) 電気的接続装置
JP2007225526A (ja) 電気信号及び電源供給試験基板
US20110223695A1 (en) Electronic assembly with detachable components
JP2007225526A5 (ja)
JP2010256371A (ja) 半導体ウェハの検査方法および半導体装置の製造方法
JP2009121992A (ja) 電子回路基板およびテスト装置
JP2001141780A (ja) ボールグリッドアレイ構造のデバイスに使用されるコンタクトフィルム及びデバイス実装構造体
JP2010019672A (ja) 基板体
JP5112496B2 (ja) Icソケット
JP2000188162A (ja) 接触子ユニット
JP2004138576A (ja) 電気的接続装置
KR20120060299A (ko) 테스트 소켓
JP2016194502A (ja) バーン・イン・テスト用治具及びバーン・イン・テスト方法
JP2006234639A (ja) 電気回路検査用プローブ装置
JP5221387B2 (ja) 取り外し可能な部品を用いた電子アセンブリ
JP5363943B2 (ja) 導電性シート及び導電性シートの製造方法並びにプローブカード及び検査装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070807

A521 Written amendment

Effective date: 20071006

Free format text: JAPANESE INTERMEDIATE CODE: A523

A621 Written request for application examination

Effective date: 20090220

Free format text: JAPANESE INTERMEDIATE CODE: A621

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090421

A977 Report on retrieval

Effective date: 20100825

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100921

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101119

A131 Notification of reasons for refusal

Effective date: 20110104

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20110304

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110920