JP2007221538A - シーンチェンジ判定装置、データ転送装置、シーンチェンジ判定方法、および、データ転送方法 - Google Patents

Abstract

【課題】画像データが格納されている記憶領域へのアクセスをなるべく減らしつつ、インターレース方式で走査される画像データに対してシーンチェンジを効率的に判定することを可能としたシーンチェンジ判定装置を提供することである。
【解決手段】本発明のシーンチェンジ判定装置は、第１の画像データから判定に使用する複数のピクセルを抽出する第１抽出部と、第２の画像データから、前記第１の画像データから抽出されたピクセルに対応するピクセルを抽出する第２抽出部と、前記第１および第２抽出部によって抽出された対応するピクセル間の値の差分を積算する積算部と、１画像データについて積算された値が閾値を超えたかどうかを判定する判定部を備える。そして、前記第１抽出部および第２抽出部は、判定に使用する複数のピクセルを、フィールドごとにずらして抽出し、前記判定部は、前記積算された値が前記閾値を超えた場合に、対応する画像データ間でシーンチェンジが検出されたと判定する。
【選択図】図７

Description

本発明は、シーンチェンジ判定装置およびそのシーンチェンジ判定装置を内蔵したデータ転送装置に関する。

動画像をディスプレイ上に表示するには、静止画像（フレーム）を、例えば、１秒間に数十回の頻度で切り替えている。ディスプレイ上への動画像の表示時には、例えば、ビデオ録画で一時停止後に再開した場合や、番組がＣＭに切り替わった場合のように、前のフレームと全く相関のないフレームが表示される場合がある。

このように、全く相関がないフレームをディスプレイに表示する場合に、前後のフレームとの差分情報を用いて構成されるフレームを使用した場合、画像品質が低下するという問題がある。

この問題を避けるために、全く相関がないフレームが表示される位置を検出すること、すなわち、フレーム間でのシーンチェンジを検出することが行われている。
例えば、下記特許文献１および２には、シーンチェンジの検出において、誤検出を防ぐための技術が開示されている。
特開平７−７９４３１号公報「ディジタル画像信号のシーンチェンジ検出回路」 特開２０００−３２４４９９号公報「画像処理装置及びシーンチェンジ検出方法」

本発明の課題は、画像データが格納されている記憶領域へのアクセスをなるべく減らしつつ、インターレース方式で走査される画像データに対してシーンチェンジを効率的に判定することを可能としたシーンチェンジ判定装置を提供することである。

本発明の別の課題は、画像データが格納されている記憶領域へのアクセスをなるべく減らしつつ、画像データに対してシーンチェンジを効率的に判定することを可能としたシーンチェンジ判定機能を備えたデータ転送装置を提供することである。

本発明の第１態様のシーンチェンジ判定装置は、インターレース方式で転送される画像データ間のシーンチェンジを判定するシーンチェンジ判定装置において、第１の画像データから判定に使用する複数のピクセルを抽出する第１抽出部と、第２の画像データから、前記第１の画像データから抽出されたピクセルに対応するピクセルを抽出する第２抽出部と、前記第１および第２抽出部によって抽出された対応するピクセル間の値の差分を積算する積算部と、１画像データについて積算された値が閾値を超えたかどうかを判定する判定部を備え、前記第１抽出部および第２抽出部は、判定に使用する複数のピクセルを、フィールドごとにずらして抽出し、前記判定部は、前記積算された値が前記閾値を超えた場合に、対応する画像データ間でシーンチェンジが検出されたと判定することを特徴とするシーンチェンジ判定装置である。

ここで、インターレース方式で転送される画像データにおいて、それぞれのフィールドでシーンチェンジの判定に使用する複数のピクセルをずらして抽出したので、判定に使用するピクセルを画像中から分散して抽出することが可能となり、効率よくシーンチェンジ判定を行うことができる。また、第１および第２抽出部によって判定に使用される（複数の）ピクセルが抽出されるので、例えば、その抽出されるピクセルを画像中から分散して抽出するようにすれば、転送先記憶領域に対するアクセスを減らしつつ、効率よくシーンチェンジ判定を行うことができる。

前記第１態様のシーンチェンジ判定装置において、前記第１抽出部は、処理している画像データのライン中の連続した複数のピクセルであって、そのデータ長がシステムバスのバス幅以下である複数のピクセルをその都度抽出するようにしてもよい。

この場合、例えば、システムバスのバス幅内で、連続した複数のピクセルの数を多めにとるようにすれば、システムに対する負荷を増やすことなく、シーンチェンジの判定に使用するピクセル数を増やして、シーンチェンジ判定の精度を上げることができる。

本発明の第２態様のデータ転送装置は、要求元からのデータ転送要求を基に、転送先記憶領域に画像データを転送するとともに、転送される画像データ間のシーンチェンジを判定するデータ転送装置において、前記データ転送要求にしたがって、画像データの転送を制御する転送制御部と、前記転送制御部を介して現在転送中の画像データから判定に使用する複数のピクセルを抽出する第１抽出部と、前記転送制御部を介して前記転送先記憶領域に転送済みの画像データから、前記現在転送中の画像データから抽出されたピクセルに対応するピクセルを抽出する第２抽出部と、前記第１および第２抽出部によって抽出された対応するピクセル間の値の差分を積算する積算部と、１画像データについて積算された値が閾値を超えたかどうかを判定する判定部を備え、前記第１抽出部によって抽出された複数のピクセルは、前記転送制御部と前記積算部との間に設けられたデータ線を介して、前記積算部での積算に使用され、前記判定部は、前記積算された値が前記閾値を超えた場合に、対応する画像データ間でシーンチェンジが検出されたと判定することを特徴とするデータ転送装置である。

ここで、データ転送装置内の転送制御部と積算部との間には、データ線が設けられていて、判定に使用する複数のピクセルは、そのデータ線を介して積算部に送られる。よって、現在転送中の画像データを転送先記憶領域に格納した後に再度システムバスを使用して積算部に送る方法を採用するよりも、転送先記憶領域に対するアクセスを減らすことができる。また、第１および第２抽出部によって判定に使用される（複数の）ピクセルが抽出されるので、例えば、その抽出されるピクセルを画像中から分散して抽出するようにすれば、転送先記憶領域に対するアクセスを減らしつつ、効率よくシーンチェンジ判定を行うことができる。

前記第２態様のデータ転送装置において、前記第１抽出部は、処理している画像データのライン中の連続した複数のピクセルであって、そのデータ長がシステムバスのバス幅以下である複数のピクセルをその都度抽出するようにしてもよい。

この場合、例えば、システムバスのバス幅内で、連続した複数のピクセルの数を多めにとるようにすれば、システムに対する負荷を増やすことなく、シーンチェンジの判定に使用するピクセル数を増やして、シーンチェンジ判定の精度を上げることができる。

本発明によれば、インターレース方式で転送される画像データにおいて、効率よくシーンチェンジ判定を行うことができる。
また、本発明によれば、データ転送装置内の転送制御部と積算部との間に設けられたデータ線を介して、判定に使用する複数のピクセルを、転送制御部から積算部に送ることで、転送先記憶領域に対するアクセスを減らすことができる。

また、本発明によれば、判定に使用する連続した複数のピクセルについて、そのピクセル数をシステムバスのバス幅内で多めにとるようにすれば、システムに対する負荷を増やすことなく、シーンチェンジ判定の精度を上げることができる。

本発明は、特願２００４−３６８９６７号を利用するものである。
図１は、本発明の一実施形態のシーンコンパレータ、ＤＭＡコントローラを含む全体構成図である。

図１において、ビデオチューナー６は放送電波を選局して映像信号に変換する。Ａ／Ｄコンバータ７は、アナログの映像信号をディジタルの画像データに変換してビデオキャプチャコントローラ８に出力する。

ビデオキャプチャコントローラ８は、Ａ／Ｄコンバータ７が出力する画像データからディスプレイに表示されない端部を取り除く。また、ビデオキャプチャコントローラ８は、端部が取り除かれた画像データをＤＲＡＭ９に転送する指示（データ転送要求）をＤＭＡコントローラ（Direct Memory Access Controller、ＤＭＡＣ）１５に対して出力する。なお、図１では、ＤＲＡＭ（Dynamic Random-Access Memory）９が画像データの転送先記憶領域に使用されているが、転送先記憶領域としては、この他に、ＳＤＲＡＭ（Synchronous DRAM）、ＳＲＡＭ（Static Random-Access Memory）、等を使用することも可能である。

ＤＭＡＣ１５内の設定レジスタ（不図示）にこのデータ転送要求が設定されることで、ビデオキャプチャコントローラ８からＤＲＡＭ９への画像データのＤＭＡ転送処理が開始される。

図１に示すように、ＤＭＡＣ１５、ＣＰＵ（Central Processing Unit）１１、ＤＲＡＭ９はシステムバス１４を介して接続される。なお、ＤＭＡＣ１５は、画像データの転送を制御する転送エンジン１２と画像データ間のシーンチェンジを判定するシーンコンパレータ１３を備えるが、これは、ＤＭＡ転送と並行してシーンコンパレータ１３によるシーンチェンジの判定処理を行うためである。また、ＤＭＡＣ１５内の転送エンジン１２とシーンコンパレータ１３はシステムバス１４とは別のデータ線（専用線）５で接続される。

ＤＭＡ転送される画像データは、転送エンジン１２を介してＤＲＡＭ９に格納される。この際、現在転送中の画像データのシーンチェンジに使用するピクセルは、専用線５を介して転送エンジン１２からシーンコンパレータ１３に出力される。

また、本実施形態では、シーンチェンジの判定を、現在の画像データと１つ前の画像データとの対応するピクセル間の値の差を評価することで行っている。このため、専用線５を介してシーンコンパレータ１３に取得したピクセルに対応する１つ前の画像データのピクセルをＤＲＡＭ９からシステムバス１４を介してシーンコンパレータ１３に取得している。

なお、図１において、ＣＰＵ１１は、ビデオキャプチャコントローラ８による画像データからの端部の除去処理、ＤＭＡＣ１５の転送エンジン１２によるＤＭＡ転送処理、ＤＭＡＣ１５のシーンコンパレータ１３によるシーンチェンジ判定処理の処理結果を監視する。

図２は、画像データ中のシーンチェンジの判定に使用するピクセルを示す図である。
図２に示すように、画像データ中の所定のライン数（図では４ライン）を隔てたラインから判定に使用するピクセルのかたまり（「判定に使用するパターン」ともいう）が抽出される。そして、１ライン内では、連続した複数のピクセル（図では４ピクセル）であって、そのデータ長がシステムバスのバス幅以下である複数のピクセルが１かたまりとして、所定のピクセル数（図では１６ピクセル）を隔ててその都度抽出される。

なお、本実施形態においては、１ピクセルを１バイトとし、システムバス１４や専用線５のバス幅を４バイトとする。すなわち、データが転送されるタイミング（有効信号）で、４バイト（４ピクセル）分のデータがシステムバス１４や専用線５上に送られる。

画像データの走査方式としては、図３に示すように、画像データ中の偶数フィールドと奇数フィールドを走査するインターレース方式がある。図３では、「７２０」ピクセル×「５２６」ラインによって１画像データが構成される。

インターレース方式で走査される画像データに対して図２のパターンを使用してシーンチェンジを判定する場合を考える。
図２のパターンをそのまま適用した場合、偶数フィールドからのみ判定に使用されるパターンが抽出されることとなり、シーンチェンジの精度という観点から望ましくない。

一方、偶数フィールドと奇数フィールドで同じロジックを用いて判定に使用するパターンを抽出した場合、図４に示すように、判定に使用するパターンが偶数フィールドと奇数フィールドで隣接してしまい、画像データ上でパターンが十分に分散せず、効率よくシーンチェンジの判定が行えないという問題がある。なお、図４中、符号１８は偶数フィールドで判定に使用するパターン、符号１９は奇数フィールドで判定に使用するパターンを示している。

そこで、本実施形態においては、図５に示すように、偶数フィールドで判定に使用するパターン１８と、奇数フィールドで判定に使用するパターン１９を画像データ上に適度に分散して配置させた。

図６Ａは、図５の画像データのうち、偶数フィールドのみをそこから抽出されるパターンとともに示した図であり、図６Ｂは、図５の画像データのうち、奇数フィールドのみをそこから抽出されるパターンとともに示した図である。

図６Ａおよび図６Ｂにおいて、ｉｘは、１ライン内で連続した複数のピクセル（ピクセルのかたまり、パターンともいう）を抽出する間隔、ｉｙは、判定に使用するピクセルのかたまりが抽出されるライン間隔、ＰＸは、１ライン内のピクセル数、ＰＹは、偶数フィールドまたは奇数フィールドのライン数、をそれぞれ示している。図５の画像データが図３の画像データと同じサイズである場合、図３に示す画像データは、５２６ライン備えるので、図６Ａまたは図６Ｂの各フィールドは、２６３ライン備える。すなわち、ＰＹ＝２６３である。

図６Ｂに示すｉｘ／２、または、ｉｙ／２は、判定に使用するピクセルのかたまりの位置を偶数フィールドと奇数フィールドでずらすために用いるオフセット値である。
図７は、図１の主要部のより詳細な構成を示すブロック図である。

図８は、ＤＭＡＣ１５が受け付けたデータ転送要求に対応して起動される、シーンチェンジ判定処理の全体フローチャートである。このフローチャートは、シーンコンパレータ１３とＣＰＵ１１によって実行される。

図８において、要求元（ビデオキャプチャコントローラ８）からのＤＭＡ転送指示がＤＭＡＣ１５に入力されてＤＭＡ転送が開始されたことをトリガとして、一連の処理が起動される。

まず、ステップＳ１０１において、図７のデータ記憶部５１に格納される定数「０」が、そのデータ記憶部５１からセレクタ５２を介して積算レジスタ（accumulate register）５３に書き込まれることで、積算レジスタ５３が初期化される。

そして、ステップＳ１０２においてインターレース方式で走査される画像データの偶数フィールドについての処理が実行される。偶数フィールドのすべてのラインについて処理を実行後、ステップＳ１０３においてインターレース方式で走査される画像データの奇数フィールドについての処理が実行される。

ステップＳ１０４では、１画像データ分の処理の結果として、積算レジスタ５３に格納された積算値がデータ記憶部５５に記憶される閾値と比較される。この積算値が閾値より大きいと判定された場合、ステップＳ１０５において、シーンチェンジが検出されたと判定され、ＤＭＡＣ１５内の予め決められた専用のレジスタ（不図示）に判定結果を示すフラグが設定される。

なお、本実施形態の場合、シーンチェンジ判定処理と並行して転送エンジン１２によってＤＭＡ転送処理が実行される。今回ＤＭＡ転送した画像データについては、その転送結果を示すフラグ情報がＤＭＡＣ１５内の予め決められた専用のレジスタ（不図示）に設定される。ＣＰＵ１１によってこれらの専用のレジスタに設定されたフラグ情報は参照される。

ステップＳ１０４で積算値が閾値以下であると判定された場合、または、ステップＳ１０５の処理が実行された後、ステップＳ１０６に進む。
ステップＳ１０６では、ＣＰＵ１１によってＤＭＡ転送指示に後続の画像データが含まれているかどうかが判定される。ＤＭＡ転送指示に後続の画像データが含まれていると判定された場合、すなわち、次の画像データ（フレーム）が存在する場合、ＣＰＵ１１の指示によって、次の画像データについてのＤＭＡ転送処理が開始される。この場合、ステップＳ１０１に戻る。

一方、ステップＳ１０６でＣＰＵ１１によってＤＭＡ転送指示に後続の画像データが含まれていないと判定された場合、一連の処理が終了する。
次に、図９を参照して、図８のステップＳ１０２の処理、すなわち、現在および１つ前の画像データの偶数フィールドから、判定に使用するピクセルを抽出して、その抽出したピクセル間の値（輝度値）の差分を積算する処理を説明する。

まず、ステップＳ２０１において、データ記憶部２６が保持する定数「０」が、そのデータ記憶部２６からセレクタ３３を介してデータ記憶部２１および２２に出力される。データ記憶部２１は、画像データの各ラインの先頭からのピクセル位置を示す変数ｘを保持する記憶部であり、データ記憶部２２は、画像データの現在のフィールドでのライン数を示す変数ｙを保持する記憶部である。すなわち、ステップＳ２０１によって、ピクセル位置とライン数が初期化される。

ステップＳ２０２では、データ記憶部２１から読み出された変数ｘが剰余算出部３４に出力される。剰余算出部３４は、複数個で１かたまりとなる、判定に用いるピクセルをライン内で抽出する間隔ｉｘを現在のピクセル位置ｘで割った剰余を求め、次段のコンパレータ３５に出力する。コンパレータ３５は、剰余算出部３４の出力が「０」に等しいかを判定し、その判定結果を示す信号を出力する。すなわち、コンパレータ３５において剰余が「０」に等しくないと判定された場合、ステップＳ２１３に進む。

一方、コンパレータ３５において剰余が「０」に等しいと判定された場合、ステップＳ２０３に進む。
ステップＳ２０３では、データ記憶部２２から読み出された変数ｙが剰余算出部３７に出力される。剰余算出部３７は、判定に用いるピクセルを何ラインごとに抽出するかを決める間隔ｉｙを現在のライン数ｙで割った剰余を求め、次段のコンパレータ３８に出力する。コンパレータ３８は、剰余算出部３７の出力が「０」に等しいかを判定し、その判定結果を示す信号を出力する。すなわち、コンパレータ３８において剰余が「０」に等しくないと判定された場合、ステップＳ２１３に進む。

一方、コンパレータ３８において剰余が「０」に等しいと判定された場合、ステップＳ２０４に進む。
なお、制御がステップＳ２０４に進んだということは、ステップＳ２０２のコンパレータ３５と、ステップＳ２０３のコンパレータ３８から、いずれも剰余が「０」であることを示す信号が出力されたこと、すなわち、判定に用いるピクセル位置に達したことを示している。

この判定に用いるピクセル位置に達したことを示す信号（コンパレータ３５の出力と、コンパレータ３８の出力のＡＮＤ）は、バッファ００、０１、０２、０３によって構成されるバッファ部４５へのアクセスを制御するアクセス制御部（図７では不図示）と、バッファ１０、１１、１２、１３によって構成されるバッファ部４３へのアクセスを制御するアクセス制御部（図７では不図示）に入力される。バッファ部４５またはバッファ部４３のアクセス制御部は、この信号を基に、各バッファへの書き込みを許可する。

ステップＳ２０４では、図１０に示すように、セレクタ４２は、転送エンジン１２からの制御信号を選択してＤＲＡＭ９に対して出力する。すなわち、この制御信号に含まれるＤＲＡＭ９内のアドレス以降に４バイト（４ピクセル）分のデータが書き込まれる。

一方、転送エンジン１２とシーンコンパレータ１３の間にも専用線が設けられているので、その同じ４ピクセル分のデータが専用線を介してシーンコンパレータ１３内のバッファ部４５（バッファ００、バッファ０１、バッファ０２、バッファ０３）に達するが、この場合、上述したようにアクセス制御部によってバッファ部４５への書き込みが許可されているので、その４ピクセル分のデータはバッファ部４５に格納される。

バッファ部４５を構成するそれぞれのバッファは、１ピクセル分のデータが格納可能なバッファである。この場合、バッファ００に４ピクセルのうちの先頭のピクセルの輝度値（ｎ番目の画像データのｙライン目のｘ番目の位置のピクセルの輝度値）が格納され、バッファ０１に４ピクセルのうちの２番目のピクセルの輝度値（ｎ番目の画像データのｙライン目のｘ＋１番目の位置のピクセルの輝度値）が格納され、バッファ０２に４ピクセルのうちの３番目のピクセルの輝度値（ｎ番目の画像データのｙライン目のｘ＋２番目の位置のピクセルの輝度値）が格納され、バッファ０３に４ピクセルのうちの４番目のピクセルの輝度値（ｎ番目の画像データのｙライン目のｘ＋３番目の位置のピクセルの輝度値）が格納される。なお、セレクタ４２は、システムバス１４の競合を避けるための調停処理を行う調停回路（アービタ）の一部である。

そして、続く、ステップＳ２０５では、図１１に示すように、セレクタ４２は、アドレスジェネレータ４１によって生成された制御信号を選択してＤＲＡＭ９に対して出力する。すなわち、この制御信号に含まれる１つ前の画像データのアドレス以降の４バイト（４ピクセル）分のデータがＤＲＡＭ９からシステムバスを介してシーンコンパレータ１３内のバッファ部４３（バッファ１０、バッファ１１、バッファ１２、バッファ１３）に読み出される。

バッファ部４３を構成するそれぞれのバッファは、１ピクセル分のデータが格納可能なバッファである。この場合、バッファ１０に４ピクセルのうちの先頭のピクセルの輝度値（ｎ−１番目の画像データのｙライン目のｘ番目の位置のピクセルの輝度値）が格納され、バッファ１１に４ピクセルのうちの２番目のピクセルの輝度値（ｎ−１番目の画像データのｙライン目のｘ＋１番目の位置のピクセルの輝度値）が格納され、バッファ１２に４ピクセルのうちの３番目のピクセルの輝度値（ｎ−１番目の画像データのｙライン目のｘ＋２番目の位置のピクセルの輝度値）が格納され、バッファ１３に４ピクセルのうちの４番目のピクセルの輝度値（ｎ−１番目の画像データのｙライン目のｘ＋３番目の位置のピクセルの輝度値）が格納される。

なお、データ記憶部２５は、ＤＲＡＭ９に書き込み済みの最新の（１つ前の）画像データの先頭アドレス（絶対値）を保持しており、アドレスジェネレータ４１は、この１つ前の画像データの先頭アドレスと、データ記憶部２１が保持する現在のピクセル位置（相対値）と、データ記憶部２２が保持する現在のライン位置（相対値）を基に、バッファ部４５に読み出した現在の画像データの４ピクセルに対応する１つ前の画像データの４ピクセルの開始アドレスを生成している。

続く、ステップＳ２０６では、図１２に示すように、バッファ００の輝度値とバッファ１０の輝度値の差が積算レジスタ５３内の積算値にさらに加算される。
図１３は、ステップＳ２０６等のより詳細なフローチャートである。

なお、図１３のフローチャートは、ステップＳ２０６以外に、ステップＳ２０８、Ｓ２１０、Ｓ２１２のより詳細な処理も示している。それぞれのステップに対応して、バッファ０ｘ、バッファ１ｘの「ｘ」に「０」〜「３」の値を入れることで、それぞれのステップに対応した処理が得られる。以下では、ステップＳ２０６に対応させて説明する。

図１３において、まず、ステップＳ３０１で、バッファ００に格納される輝度値がバッファ１０に格納される輝度値より小さいかどうかが判定される。ステップＳ３０１で、バッファ００に格納された輝度値がバッファ１０に格納された輝度値以上であると判定された場合、ステップＳ３０２で、加算器４９において、積算レジスタ５３に設定されている積算値に、（バッファ００の輝度値−バッファ１０の輝度値）がさらに加算される。一方、ステップＳ３０１で、バッファ００に格納された輝度値がバッファ１０に格納された輝度値より小さいと判定された場合、ステップＳ３０３で、加算器４９において、積算レジスタ５３に設定されている積算値に、（バッファ１０の輝度値−バッファ００の輝度値）がさらに加算される。

再び、図９のフローチャートの説明に戻る。
続く、ステップＳ２０７では、データ記憶部２１が保持する現在のピクセル位置ｘと、データ記憶部２３が保持する１ラインのピクセル数ＰＸが、それぞれセレクタ３１、３２を介して、コンパレータ２９に出力される。そして、コンパレータ２９において、ｘ＋１がＰＸより小さいかが判定される。

ステップＳ２０７で（ｘ＋１）がＰＸ以上であると判定された場合、（ｘ＋１）番目のピクセルは、現在のライン上に存在しないことになるので、バッファ０１とバッファ１１に取得した輝度値の差分を積算値にさらに加算する処理は実行せずに、ステップＳ２１３に進む。

一方、ステップＳ２０７で（ｘ＋１）がＰＸより小さいと判定された場合、ステップＳ２０８において、バッファ０１とバッファ１１に取得した輝度値の差分を積算レジスタ５３に保持される積算値にさらに加算する処理が実行される。そして、ステップＳ２０９に進む。

ステップＳ２０９では、データ記憶部２１が保持する現在のピクセル位置ｘと、データ記憶部２３が保持する１ラインのピクセル数ＰＸが、それぞれセレクタ３１、３２を介して、コンパレータ２９に出力される。そして、コンパレータ２９において、ｘ＋２がＰＸより小さいかが判定される。

ステップＳ２０９で（ｘ＋２）がＰＸ以上であると判定された場合、（ｘ＋２）番目のピクセルは、現在のライン上に存在しないことになるので、バッファ０２とバッファ１２に取得した輝度値の差分を積算値にさらに加算する処理は実行せずに、ステップＳ２１３に進む。

一方、ステップＳ２０９で（ｘ＋２）がＰＸより小さいと判定された場合、ステップＳ２１０において、バッファ０２とバッファ１２に取得した輝度値の差分を積算レジスタ５３に保持される積算値にさらに加算する処理が実行される。そして、ステップＳ２１１に進む。

ステップＳ２１１では、データ記憶部２１が保持する現在のピクセル位置ｘと、データ記憶部２３が保持する１ラインのピクセル数ＰＸが、それぞれセレクタ３１、３２を介して、コンパレータ２９に出力される。そして、コンパレータ２９において、ｘ＋３がＰＸより小さいかが判定される。

ステップＳ２１１で（ｘ＋３）がＰＸ以上であると判定された場合、（ｘ＋３）番目のピクセルは、現在のライン上に存在しないことになるので、バッファ０３とバッファ１３に取得した輝度値の差分を積算値にさらに加算する処理は実行せずに、ステップＳ２１３に進む。

一方、ステップＳ２１１で（ｘ＋３）がＰＸより小さいと判定された場合、ステップＳ２１２において、バッファ０３とバッファ１３に取得した輝度値の差分を積算レジスタ５３に保持される積算値にさらに加算する処理が実行される。そして、ステップＳ２１３に進む。

ステップＳ２１３では、データ記憶部２１に保持されるピクセル位置ｘがセレクタ３１を介してインクリメント処理部２８に出力されて、「＋４」だけその値が加算されてデータ記憶部２１に再度格納される。すなわち、この処理によって、現在のピクセル位置がライン内の次の４ピクセルに更新される。

そして、ステップＳ２１４で、データ記憶部２１が保持する現在の（更新された）ピクセル位置ｘと、データ記憶部２３が保持する１ラインのピクセル数ＰＸが、それぞれセレクタ３１、３２を介して、コンパレータ２９に出力される。そして、コンパレータ２９において、ピクセル位置ｘが１ラインのピクセル数ＰＸより小さいかが判定される。

ステップＳ２１４で位置ｘが１ラインのピクセル数ＰＸより小さいと判定された場合、ステップＳ２０２に戻る。なお、更新されたピクセル位置ｘがステップＳ２０２、Ｓ２０３の条件をともに満たさない限り、ステップＳ２０２またはステップＳ２０３から制御がステップＳ２１３に移り、現在のピクセル位置がライン内のさらに次の４ピクセルに更新される。

一方、ステップＳ２１４で位置ｘが１ラインのピクセル数ＰＸ以上であると判定された場合、ステップＳ２１５において、データ記憶部２６が保持する定数「０」がセレクタ３３を介してデータ記憶部２１に出力されることで、ピクセル位置ｘが初期化される。

また、データ記憶部２２が保持する現在のフィールド内でのライン数がセレクタ３１を介してインクリメント処理部２７に出力されることで、その値が「＋１」だけ加算されてデータ記憶部２２に再度格納される。すなわち、この処理によって、現在のピクセル位置が次ラインの先頭に更新される。

ステップＳ２１６では、データ記憶部２２が保持する現在のライン数ｙと、データ記憶部２４が保持する各（現在の）フィールドのライン数ＰＹが、それぞれセレクタ３１、３２を介して、コンパレータ２９に出力される。そして、コンパレータ２９において、現在のライン数ｙが現在のフィールドのライン数ＰＹより小さいかが判定される。

ステップＳ２１６で現在のライン数ｙが現在のフィールドのライン数ＰＹより小さいと判定された場合、ステップＳ２０２に戻る。
一方、ステップＳ２１６で現在のライン数ｙが現在のフィールドのライン数ＰＹ以上であると判定された場合、現在のフィールド（この場合、偶数フィールド）の処理が終了する。

偶数フィールドの処理が終了すると、続いて、奇数フィールドについての処理が開始される。次に、図１４を参照して、図８のステップＳ１０３の処理、すなわち、現在および１つ前の画像データの奇数フィールドから、判定に使用するピクセルを抽出して、その抽出したピクセル間の値（輝度値）の差分を積算する処理を説明する。

図１４の各ステップ番号（Ｓ４ＸＸ）は図９の各ステップ番号（Ｓ２ＸＸ）と対応付けられるが、このうち、ステップＳ４０２、Ｓ４０３を除いては、その動作は、図９の偶数フィールドの場合と同様である。したがって、ここでは、ステップＳ４０２、Ｓ４０３についてのみ説明する。

図５に示したように、本実施形態においては、シーンチェンジの判定を効率よく行うために、偶数フィールドで判定に使用するパターン１８と、奇数フィールドで判定に使用するパターン１９を画像データ上に適度に分散して配置させている。この配置を実現するには、例えば、奇数フィールドのみ（ピクセル位置およびライン数について）オフセット値を使用し、剰余算出結果がそのオフセット値に一致した場合に、ピクセルを抽出するようにすればよい。

すなわち、偶数フィールドで使用したコンパレータ３５、３８の替わりに、奇数フィールドでは、ピクセル位置を決めるオフセット値ｉｘ／２を、ピクセル位置についての剰余算出結果と比較するコンパレータ３６、ライン数を決めるオフセット値ｉｙ／２を、ライン数についての剰余算出結果と比較するコンパレータ３９、を使用する。以下にステップＳ４０２およびＳ４０３の処理を説明する。

ステップＳ４０２では、データ記憶部２１から読み出された変数ｘが剰余算出部３４に出力される。剰余算出部３４は、複数個で１かたまりとなる、判定に用いるピクセルをライン内で抽出する間隔ｉｘを現在のピクセル位置ｘで割った剰余を求め、次段のコンパレータ３６に出力する。コンパレータ３６は、剰余算出部３４の出力がオフセット値「ｉｘ／２」に等しいかを判定し、その判定結果を示す信号を出力する。すなわち、コンパレータ３６において剰余が「ｉｘ／２」に等しくないと判定された場合、ステップＳ４１３に進む。

一方、コンパレータ３６において剰余が「ｉｘ／２」に等しいと判定された場合、ステップＳ４０３に進む。
ステップＳ４０３では、データ記憶部２２から読み出された変数ｙが剰余算出部３７に出力される。剰余算出部３７は、判定に用いるピクセルを何ラインごとに抽出するかを決める間隔ｉｙを現在のライン数ｙで割った剰余を求め、次段のコンパレータ３９に出力する。コンパレータ３９は、剰余算出部３７の出力がオフセット値「ｉｙ／２」に等しいかを判定し、その判定結果を示す信号を出力する。すなわち、コンパレータ３９において剰余が「ｉｙ／２」に等しくないと判定された場合、ステップＳ４１３に進む。

一方、コンパレータ３９において剰余が「ｉｙ／２」に等しいと判定された場合、ステップＳ４０４に進む。
なお、本実施形態のＤＭＡコントローラ１５内の転送エンジン１２とシーンコンパレータ１３間には、専用線５が設けられているので、現在転送中の画像データのシーンチェンジの判定に使用するピクセルを、その専用線５を介してシーンコンパレータ１３側に送ることができる。

したがって、インターレース方式を用いない場合でも、現在転送中の画像データをＤＲＡＭ９に格納した後に再度システムバスを使用してシーンコンパレータ１３に送るよりは、本実施形態の方法の方がＤＲＡＭ９に対するアクセスを減らすことができる。

本発明の一実施形態のシーンコンパレータ、ＤＭＡコントローラを含む全体構成図である。 画像データ中のシーンチェンジの判定に使用するピクセルを示す図である。 インターレース方式を説明する図である。 図２のパターンをインターレース方式に適用した場合の問題点を説明する図である。 本実施形態において、インターレース方式で走査される画像データに適用するパターンを示す図である。 図５の画像データのうち、偶数フィールドのみをそこから抽出されるパターンとともに示した図である。 図５の画像データのうち、奇数フィールドのみをそこから抽出されるパターンとともに示した図である。 図１の主要部のより詳細な構成を示すブロック図である。 シーンチェンジ判定処理の全体フローチャートである。 現在および１つ前の画像データの偶数フィールドから、判定に使用するピクセルを抽出して、その抽出したピクセル間の値の差分を積算する処理のフローチャートである。 図７において、図９のステップＳ２０４の処理に関連するユニットを強調して表示した図である。 図７において、図９のステップＳ２０５の処理に関連するユニットを強調して表示した図である。 図７において、図９のステップＳ２０６の処理に関連するユニットを強調して表示した図である。 図９のステップＳ２０６等の処理をより詳細に示すフローチャートである。 現在および１つ前の画像データの奇数フィールドから、判定に使用するピクセルを抽出して、その抽出したピクセル間の値の差分を積算する処理のフローチャートである。

符号の説明

５ 専用線
６ ビデオチューナー
７ Ａ／Ｄコンバータ
８ ビデオキャプチャコントローラ
９ ＤＲＡＭ
１１ ＣＰＵ
１２ 転送エンジン
１３ シーンコンパレータ
１４ システムバス
１５ ＤＭＡコントローラ
１８，１９ 判定に使用する連続した複数のピクセル
２１，２２，２３，２４，２５，２６，５１，５５ データ記憶部
２７，２８ インクリメント処理部
２９，３５，３６，３８，３９ コンパレータ
３１，３２，３３，４２，４４，４６，５２ セレクタ
３４，３７ 剰余算出部
４１ アドレスジェネレータ
４３，４５ バッファ部
４７，５４ 減算器
４９ 加算器
５３ 積算レジスタ

Claims (10)

1. インターレース方式で転送される画像データ間のシーンチェンジを判定するシーンチェンジ判定装置において、
   第１の画像データから判定に使用する複数のピクセルを抽出する第１抽出部と、
   第２の画像データから、前記第１の画像データから抽出されたピクセルに対応するピクセルを抽出する第２抽出部と、
   前記第１および第２抽出部によって抽出された対応するピクセル間の値の差分を積算する積算部と、
   １画像データについて積算された値が閾値を超えたかどうかを判定する判定部を備え、
   前記第１抽出部および第２抽出部は、判定に使用する複数のピクセルを、前記第１および第２の画像データのフィールドごとにずらして抽出し、
   前記判定部は、前記積算された値が前記閾値を超えた場合に、対応する画像データ間でシーンチェンジが検出されたと判定することを特徴とするシーンチェンジ判定装置。
2. 前記第１抽出部は、処理している画像データのライン中の連続した複数のピクセルであって、そのデータ長がシステムバスのバス幅以下である複数のピクセルをその都度抽出することを特徴とする請求項１記載のシーンチェンジ判定装置。
3. 要求元からのデータ転送要求を基に、転送先記憶領域に画像データを転送するとともに、転送される画像データ間のシーンチェンジを判定するデータ転送装置において、
   前記データ転送要求にしたがって、画像データの転送を制御する転送制御部と、
   前記転送制御部を介して現在転送中の画像データから判定に使用する複数のピクセルを抽出する第１抽出部と、
   前記転送制御部を介して前記転送先記憶領域に転送済みの画像データから、前記現在転送中の画像データから抽出されたピクセルに対応するピクセルを抽出する第２抽出部と、
   前記第１および第２抽出部によって抽出された対応するピクセル間の値の差分を積算する積算部と、
   １画像データについて積算された値が閾値を超えたかどうかを判定する判定部を備え、
   前記第１抽出部によって抽出された複数のピクセルは、前記転送制御部と前記積算部との間に設けられたデータ線を介して、前記積算部での積算に使用され、
   前記判定部は、前記積算された値が前記閾値を超えた場合に、対応する画像データ間でシーンチェンジが検出されたと判定することを特徴とするデータ転送装置。
4. 前記画像データの転送においてインターレース方式で走査される画像データが処理され、
   前記第１抽出部および第２抽出部は、前記現在転送中の画像データと前記転送済みの画像データとで、判定に使用する複数のピクセルをフィールドごとにずらして抽出することを特徴とする請求項３記載のデータ転送装置。
5. 前記第１抽出部は、処理している画像データのライン中の連続した複数のピクセルであって、そのデータ長がシステムバスのバス幅以下である複数のピクセルをその都度抽出することを特徴とする請求項３記載のデータ転送装置。
6. インターレース方式で転送される画像データ間のシーンチェンジを判定するシーンチェンジ判定方法において、
   第１の画像データから判定に使用する複数のピクセルを抽出する第１抽出ステップと、
   第２の画像データから、前記第１の画像データから抽出されたピクセルに対応するピクセルを抽出する第２抽出ステップと、
   前記第１および第２抽出ステップによって抽出された対応するピクセル間の値の差分を積算する積算ステップと、
   １画像データについて積算された値が閾値を超えたかどうかを判定する判定ステップを備え、
   前記第１抽出ステップおよび第２抽出ステップにおいて、判定に使用する複数のピクセルを、前記第１および第２の画像データのフィールドごとにずらして抽出し、
   前記判定ステップにおいて、前記積算された値が前記閾値を超えた場合に、対応する画像データ間でシーンチェンジが検出されたと判定することを特徴とするシーンチェンジ判定方法。
7. 前記第１抽出ステップにおいて、処理している画像データのライン中の連続した複数のピクセルであって、そのデータ長がシステムバスのバス幅以下である複数のピクセルがその都度抽出されることを特徴とする請求項６記載のシーンチェンジ判定方法。
8. 要求元からのデータ転送要求を基に、転送先記憶領域に画像データを転送するとともに、転送される画像データ間のシーンチェンジを判定するデータ転送方法において、
   前記画像データの転送を制御する転送制御部を介して現在転送中の画像データから判定に使用する複数のピクセルを抽出する第１抽出ステップと、
   前記転送制御部を介して前記転送先記憶領域に転送済みの画像データから、前記現在転送中の画像データから抽出されたピクセルに対応するピクセルを抽出する第２抽出ステップと、
   積算部を用いて、前記第１および第２抽出ステップによって抽出された対応するピクセル間の値の差分を積算する積算ステップと、
   １画像データについて積算された値が閾値を超えたかどうかを判定する判定ステップを備え、
   前記第１抽出ステップにおいて抽出された複数のピクセルは、前記転送制御部と前記積算部との間に設けられたデータ線を介して、前記積算ステップでの積算に使用され、
   前記判定ステップにおいて、前記積算された値が前記閾値を超えた場合に、対応する画像データ間でシーンチェンジが検出されたと判定することを特徴とするデータ転送方法。
9. 前記画像データの転送においてインターレース方式で走査される画像データが処理され、
   前記第１抽出ステップおよび第２抽出ステップにおいて、前記現在転送中の画像データと前記転送済みの画像データとで、判定に使用する複数のピクセルをフィールドごとにずらして抽出することを特徴とする請求項８記載のデータ転送方法。
10. 前記第１抽出ステップにおいて、処理している画像データのライン中の連続した複数のピクセルであって、そのデータ長がシステムバスのバス幅以下である複数のピクセルがその都度抽出されることを特徴とする請求項８記載のデータ転送方法。