JP2007220999A - 半導体膜の形成方法および表示パネルの製造方法 - Google Patents

半導体膜の形成方法および表示パネルの製造方法 Download PDF

Info

Publication number
JP2007220999A
JP2007220999A JP2006041413A JP2006041413A JP2007220999A JP 2007220999 A JP2007220999 A JP 2007220999A JP 2006041413 A JP2006041413 A JP 2006041413A JP 2006041413 A JP2006041413 A JP 2006041413A JP 2007220999 A JP2007220999 A JP 2007220999A
Authority
JP
Japan
Prior art keywords
film
metal film
insulating film
forming
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006041413A
Other languages
English (en)
Inventor
Kazuhiro Imao
和博 今尾
Yusaku Morimoto
雄策 森本
Yasuo Segawa
泰生 瀬川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Epson Imaging Devices Corp
Original Assignee
Epson Imaging Devices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epson Imaging Devices Corp filed Critical Epson Imaging Devices Corp
Priority to JP2006041413A priority Critical patent/JP2007220999A/ja
Publication of JP2007220999A publication Critical patent/JP2007220999A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】半導体膜を形成する際において、エキシマレーザによるアニールによって半導体膜の下方に金属膜がある部分とない部分とで結晶粒径を揃えることである。
【解決手段】下地基板101上に局所的に金属膜102を形成し、金属膜102を覆って下地基板101上に絶縁膜130を形成する。絶縁膜130は金属膜102上において250nm以上の厚さで形成する。絶縁膜130は、シリコン窒化膜131およびシリコン酸化膜132を積層して形成する。絶縁膜130上に金属膜102を覆ってアモルファスシリコン膜105aを形成する。アモルファスシリコン膜105aにエキシマレーザ光Lを照射してアニールし、ポリシリコン膜を形成する。このアニールによって、結晶粒径比、すなわち金属膜ありの部分の結晶粒径を金属膜なしの部分の結晶粒径で除算した値を0.8以上にする。
【選択図】図7

Description

本発明は、半導体膜の形成方法および表示パネルの製造方法に係り、具体的にはエキシマレーザによるアニールによって半導体膜において下方に金属膜がある部分の結晶粒径とない部分の結晶粒径とを揃えるための技術に関する。
ポリシリコンTFT(Thin Film Transistor)を用いた液晶表示装置において、ゲート電極がチャネル領域よりも基板表面から遠くに位置するいわゆるトップゲート構造では、基板裏面から光が照射されるとTFTの光リーク電流によって画質の低下が起こる。これを防ぐため、設計上、保持容量を大きくするなどの対策がとられている。このような画質低下は、例えばプロジェクタや車載のヘッドアップディスプレイ(Head Up Display:HUD)などの強い光源を考慮する必要がある場合や、パネルの両面からの光照射を考慮する必要がある場合に、さらに大きくなる。
これに対して、TFTの下側に金属膜を設けて遮光する構造が例えば特許文献1に紹介されている。
特開2003−298069号公報
TFTに利用されるポリシリコン膜は、例えば、エキシマレーザなどの高出力レーザ光の照射によってアモルファスシリコン膜を結晶化して形成される。この場合、アモルファスシリコン膜の下に金属膜がある部分とない部分とで、ポリシリコン膜の結晶粒径が異なるという問題がある。そして、このような結晶粒径の相違により、例えば、遮光を必要としないドライバ回路部などのTFTと、遮光を必要とする表示部のTFTとで、トランジスタ特性が大きく異なってしまうことがある。
本発明の目的は、シリコンなどの半導体膜の下方に金属膜がある部分とない部分とで半導体膜の結晶粒径を揃えることが可能な半導体膜の形成方法および表示パネルの製造方法を提供することである。
本発明は、金属膜/絶縁膜/半導体膜という積層構造について、絶縁膜を250nm以上の厚さで形成することにより、半導体膜のうちで下方に金属膜がある部分の結晶粒径を金属膜がない部分の結晶粒径と揃えることができる点を見出したことに基づく。
本発明に係る半導体膜の形成方法は、下地基板上に局所的に金属膜を形成する金属膜形成工程と、前記金属膜を覆って前記下地基板上に絶縁膜を形成する絶縁膜形成工程と、前記金属膜を覆う前記絶縁膜上にアモルファスの半導体膜を形成する半導体膜形成工程と、前記半導体膜にエキシマレーザ光を前記半導体膜から前記金属膜へ向かう方向で照射して前記半導体膜をアニールするアニール工程と、を備え、前記絶縁膜形成工程で前記絶縁膜を前記金属膜上に250nm以上の厚さで形成し、前記アニール工程によって前記半導体膜について下方に前記金属膜がある部分の結晶粒径の前記金属膜がない部分の結晶粒径に対する比である結晶粒径比を0.8以上にすることを特徴とする。
また、前記絶縁膜形成工程で前記絶縁膜を前記金属膜上に300nm以上の厚さで形成し、前記アニール工程によって前記結晶粒径比を1にすることが好ましい。
また、前記絶縁膜形成工程でシリコン窒化膜およびシリコン酸化膜を積層して前記絶縁膜を形成することが好ましい。
また、前記絶縁膜形成工程で、前記シリコン窒化膜を前記金属膜上に50nmの厚さで形成し、前記シリコン酸化膜を前記金属膜上に200nm以上の厚さで形成することが好ましい。
また、前記絶縁膜形成工程で前記シリコン酸化膜を前記金属膜上に250nm以上の厚さで形成することが好ましい。
さらに、本発明に係る表示パネルの製造方法は、下地基板上に局所的に金属膜を形成する金属膜形成工程と、前記金属膜を覆って前記下地基板上に絶縁膜を形成する絶縁膜形成工程と、前記金属膜を覆う前記絶縁膜上にアモルファスの半導体膜を形成する半導体膜形成工程と、前記半導体膜にエキシマレーザ光を前記半導体膜から前記金属膜へ向かう方向で照射して前記半導体膜をアニールするアニール工程と、前記金属膜上の前記半導体膜に表示TFTの少なくともチャネル領域を形成するチャネル領域形成工程と、を備え、前記絶縁膜形成工程で前記絶縁膜を前記金属膜上に250nm以上の厚さで形成し、前記アニール工程によって前記半導体膜について下方に前記金属膜がある部分の結晶粒径の前記金属膜がない部分の結晶粒径に対する比である結晶粒径比を0.8以上にすることを特徴とする。
また、前記金属膜形成工程で前記下地基板に光透過性の基板を用い、前記金属膜形成工程によって前記表示TFT用の遮光膜として前記金属膜を形成することが好ましい。
また、前記絶縁膜形成工程で前記絶縁膜を前記金属膜上に500nm以下の厚さで形成することが好ましい。
また、前記金属膜形成工程によって前記表示TFTのボトムゲートとして前記金属膜を形成することが好ましい。
上記構成により、半導体膜と金属膜と間の絶縁膜を250nm以上の厚さで形成し、アニールによって結晶粒径比を0.8以上にするので、半導体膜の下方に金属膜がある部分とない部分とで結晶粒径を揃えることができる。
図1に本発明に係る実施の形態の表示装置1の断面図を示す。図1に示すように、表示装置1は、表示パネルとしての液晶パネル40と、バックライト50とを含んでおり、ここでは液晶表示装置である。なお、図1では液晶パネル40の駆動装置およびバックライト50の駆動装置などを省略している。
液晶パネル40は、素子基板10と、素子基板10に対向(対面)する対向基板20と、両基板10,20間の隙間に封入された液晶30とを含んで構成されている。なお、素子基板はTFT基板、アレイ基板などとも呼ばれ、対向基板はカラーフィルタ基板などとも呼ばれる。
素子基板10は、下地基板101と、金属膜102と、絶縁膜130と、表示TFT120用の、半導体膜105と、ゲート絶縁膜106と、ゲート電極107と、層間絶縁膜108,112と、ソース電極109Sと、ドレイン電極109Dと、平坦化膜110と、画素電極111と、配向膜113とが積層されて構成されている。ここで、表示TFT120は、画素ごとに設けられ、素子基板10ではゲート電極107が半導体膜105よりも下地基板101から遠くに位置するいわゆるトップゲート構造のTFTである。
下地基板101は、ガラス基板やガラス基板にコーティング膜を施した基板などの光透過性基板で構成されている。
金属膜102は、下地基板101上に配置されており、例えばクロムなどの遮光性の金属膜で構成されている。金属膜102は、下地基板101の側から液晶パネル40へ進入した光が表示TFT120に照射されないようにする機能を有するので、半導体膜105のうちの少なくとも後述のチャネル領域105Cに対向して、したがって局所的に設けられている。
絶縁膜130は、金属膜102を覆って下地基板101上に設けられており、金属膜102上において250nm(2500オングストローム)以上、より好ましくは300nm(3000オングストローム)以上の厚さtを有している。絶縁膜130は、下地基板101上にシリコン窒化膜131およびシリコン酸化膜132がこの順序で配置されて構成されている。
表示TFT120用の半導体膜105は、絶縁膜130上の所定箇所に局所的に配置されており、絶縁膜130を介して金属膜102に対向している。なお、以下の説明では、半導体膜105がポリシリコン膜の場合を例示し、このため同じ符号を用いて「ポリシリコン膜105」と呼ぶことにする。ポリシリコン膜105は、表示TFT120のチャネル領域105Cと、チャネル領域105Cの両側に設けられたソース領域105Sおよびドレイン領域105Dとを含んで構成されている。チャネル領域105Cとソース領域105Sとの間およびチャネル領域105Cとドレイン領域105Dとの間に低濃度の不純物層を設けてLDD構造としてもよい。
ポリシリコン膜105は、下方にすなわち絶縁膜130を介して金属膜102がある部分とない部分とに大別され、下方に金属膜102がある部分には少なくともチャネル領域105Cが含まれる。なお、「下方に金属膜102がある(ない)部分」を「金属膜あり(なし)の部分」のようにも表現することにする。後に詳述するが、金属膜ありの部分と金属膜なしの部分とで結晶粒径は揃っており、その結晶粒径比は0.8以上、より好ましくは1である。ここで、結晶粒径比とは、ポリシリコン膜105について、金属膜ありの部分の結晶粒径の金属膜なしの部分の結晶粒径に対する比、換言すれば、金属膜ありの部分の結晶粒径を金属膜なしの部分の結晶粒径で除算した値とする。なお、金属膜なしの部分の結晶粒径は300〜400nmである。
ゲート絶縁膜106は、絶縁膜130上に、ポリシリコン膜105を覆って配置されている。ゲート電極107は、チャネル領域105Cに対向して、ゲート絶縁膜106上に配置されている。
層間絶縁膜108は、ゲート絶縁膜106上に、ゲート電極107を覆って配置されている。平坦化膜110は、層間絶縁膜108上に配置されている。ソース電極109Sおよびドレイン電極109Dは、平坦化膜110上に設けられている。平坦化膜110、層間絶縁膜108およびゲート絶縁膜106を貫いてソース領域105Sに至るコンタクトホールが設けられており、ソース電極109Sは、このコンタクトホールを介してソース領域105Sに電気的に接続されている。ドレイン電極109Dは、同様のコンタクトホールを介してドレイン領域105Dに電気的に接続されている。層間絶縁膜112は、平坦化膜110上にソース電極109Sおよびドレイン電極109Dを覆って配置されている。画素電極111は、透明電極で構成され、層間絶縁膜112上に配置されている。ここで、層間絶縁膜112を貫いてソース電極109Sに至るコンタクトホールが設けられており、画素電極111は、このコンタクトホールを介してソース電極109Sに電気的に接続されている。ここでは画素電極111はソース電極109Sおよびソース領域105Sに接続されるとしたが、これらをドレイン電極109Dおよびドレイン領域105Dと呼んでも構わない。配向膜113は、画素電極111上および層間絶縁膜112上に設けられている。
対向基板20は、下地基板201と、カラーフィルタ202と、遮光膜203と、平坦化膜204と、対向電極205と、配向膜206とが積層されて構成されている。
下地基板201は、ガラス基板やガラス基板にコーティング膜を施した基板などの光透過性基板で構成されている。カラーフィルタ202は、下地基板201上に画素ごとに設けられ、その画素の表示色に応じた色の例えば樹脂膜で構成されている。遮光膜203は、例えばクロムなどの遮光性の膜で構成され、隣接するカラーフィルタ202間の隙間を埋めるように設けられている。平坦化膜204は、カラーフィルタ202および遮光膜203を覆って設けられている。対向電極205は、透明電極で構成され、平坦化膜204上に全面的に配置されている。配向膜206は、対向電極205上に設けられている。
このような素子基板10と対向基板20とは配向膜113,206を向き合わせて配置されており、両基板10,20間の隙間に液晶30が封入されている。
なお、バックライト50は、図1では対向基板20の側に配置されているが、素子基板10の側に配置される場合もある。
次に、図2に液晶パネル40の製造方法の手順を説明するためのフローチャートを示す。図2に示すように、液晶パネル40の製造方法は、金属膜形成工程ST1と、絶縁膜形成工程ST2と、半導体膜形成工程ST3と、アニール工程ST4と、チャネル領域形成工程ST5と、パネル形成工程ST6とを含んでいる。
以下に、図1および図2に加え図3〜図9の断面図を参照しつつ、液晶パネル40の製造方法、特に素子基板10の製造方法を説明する。
まず、金属膜形成工程ST1では、図3に示すように、下地基板101の主面上の所定箇所に、したがって局所的に、100nm以上の厚さで、例えば100〜150nmの厚さで金属膜102を形成する。具体的には、例えば、下地基板101上に全面的に金属膜を形成し、この金属膜をパターニングすることによって、金属膜102を形成する。
そして、絶縁膜形成工程ST2では、図4に示すように金属膜102を覆って下地基板101上にシリコン窒化膜131を形成し、続いて図5に示すようにシリコン窒化膜131上にシリコン酸化膜132を形成する。これにより、シリコン窒化膜131およびシリコン酸化膜132が積層されて構成される絶縁膜130を、金属膜102を覆って形成する。このとき、例えば、シリコン窒化膜131を金属膜102上において厚さ50nmで形成し、シリコン酸化膜132を金属膜102上において厚さ200nm以上で形成することによって、金属膜102上における絶縁膜130の厚さtを250nm以上にする。
次の半導体膜形成工程ST3では、図6に示すように、シリコン酸化膜132上に、したがって絶縁膜130上に全面的にアモルファスシリコン膜105aを例えば35〜55nmの厚さで形成する。これにより、アモルファスシリコン膜105aは絶縁膜130のうちで金属膜102に覆う部分上に、すなわち金属膜102上方に形成される。
その後、アニール工程ST4では、図7に示すように、波長308nmのエキシマレーザ光Lをアモルファスシリコン膜105aから金属膜102へ向かう方向で以て、アモルファスシリコン膜105aに照射して、アモルファスシリコン膜105aをアニールする。このアニールによって、アモルファスシリコン膜105aが結晶化して、図8に示すようにポリシリコン膜105bが形成される。なお、エキシマレーザ光Lは10〜50nsec(ナノ秒)幅のパルスレーザ光であり、その波長308nmによれば照射エネルギーの90%程度がアモルファスシリコン膜105aに吸収される。
次に、チャネル領域形成工程ST5では、ポリシリコン膜105bに対して、ソース領域105Sおよびドレイン領域105D用の不純物ドーピングと、パターニングとを実施することによって、図9に示すように、チャネル領域105C、ソース領域105Sおよびドレイン領域105Dが形成されたポリシリコン膜105を形成する。このとき、金属膜102の遮光膜としての機能にかんがみて、ポリシリコン膜105bのうちで金属膜102上方の部分に少なくともチャネル領域105Cを形成する。チャネル領域105Cとソース領域105Sとの間およびチャネル領域105Cとドレイン領域105Dとの間に低濃度の不純物をドーピングしてLDD構造としてもよい。
なお、上述の順序とは違えて、アモルファスシリコン膜105aの全面的形成(図6参照)、ソース領域105Sおよびドレイン領域105D用の不純物ドーピング(図9参照)およびアモルファスシリコン膜105aのパターニング(図9参照)をこの順序で実施し、その後にアニール工程ST4(図7および図8参照)を実施してもよい。
その後のパネル形成工程ST6では、ゲート絶縁膜106などを形成して、素子基板10を製造する。さらに、パネル形成工程ST6では、対向基板20を製造し、素子基板10と対向基板20とを貼り合わせ、液晶30を封入する。これにより、液晶パネル40が完成する。なお、パネル形成工程ST6では公知の各種工程を利用可能である。
次に、このような製造方法におけるアモルファスシリコン膜105aの結晶化にさらに説明を加える。
まず、従来は、上述のように、エキシマレーザ光などによるアモルファスシリコン膜の結晶化において、アモルファスシリコン膜の下方に金属膜がある部分とない部分とで、結晶粒径が異なる。このような粒径の相違について、金属膜がヒートシンクとして働くことによって十分な結晶化の前に金属膜ありの部分が冷却されてしまうのが要因の一つと考えられる。そこで、金属膜102とシリコン膜105aとの距離を大きくすれば金属膜102による冷却効果が緩和されるとの考えに至り、金属膜102上における絶縁膜130の厚さtとシリコン膜105b,105の結晶粒径との関係を評価した。なお、従来においては絶縁膜130に相当する膜の厚さは180nm程度である。
図10に、上記評価の結果として、絶縁膜130の厚さtとアニール後のシリコン膜105,105bの結晶粒径比との関係を説明するためのグラフを示す。ここでは、シリコン窒化膜131の厚さは50nmで固定し、シリコン酸化膜132の厚さを変化させているため、絶縁膜130の厚さtの変化はシリコン酸化膜132の厚さの変化として捉えられる。なお、図10には、絶縁膜130の厚さtと、シリコン酸化膜132の厚さを併記している。
図10によれば、絶縁膜130の厚さtが300nm以下の範囲では厚さtの増加とともに結晶粒径比も増加し、厚さtが300nm以上の範囲では結晶粒径比は1でほぼ一定であることがわかる。すなわち、金属膜102上において絶縁膜130の厚さtが300nm以上であれば、ポリシリコン膜105について金属膜ありの部分と金属膜なしの部分とで結晶粒径は等しくなる。
この評価結果に関して、図11に絶縁膜130が300nmの場合(シリコン酸化膜132が250nmの場合)のSEM(Scanning Electron Microscope)写真を示し、図11の模式図を図12に示す。また、比較例として、図13に絶縁膜130が100nmの場合(シリコン酸化膜132が50nmの場合)のSEM写真を示し、図13の模式図を図14に示す。なお、図11〜図14において図面中央から上半分が金属膜なしの部分であり、下半分が金属膜ありの部分である(図12および図14中の太破線を参照)。また、いずれの図においても金属膜なしの部分の結晶粒径は300〜400nmである。
また、図15に、絶縁膜130の厚さtとエキシマレーザ光Lの最適エネルギーとの関係を説明するためのグラフを示す。なお、図15においても、図10と同様に、シリコン酸化膜132の厚さを併記している。ここでは、照射エネルギーはレーザ発振器より出射されるエネルギーを示しており、レーザ発振器より出射したレーザ光Lは、エネルギー調整やビーム形状整形などの光学系を経て、基板、すなわちアモルファスシリコン膜105aに照射される。より具体的には、7%減衰のNDフィルタを3枚用いてエネルギー調整され、幅0.5mm長さ140mmのラインビームに整形され、基板に照射され、照射エネルギー600mJが基板表面でのエネルギー350mJ/cmにほぼ相当する。
図15によれば、まず、金属膜102上における絶縁膜130の厚さtが300nm以下の範囲では、アモルファスシリコン膜105aの金属膜ありの部分、具体的にはガラス/金属膜102(ここではクロム)/絶縁膜130/アモルファスシリコン膜105aの積層構造の部分の方が、エキシマレーザ光Lの最適エネルギーが大きいことが分かる。つまり、金属膜102とシリコン膜105aとが近いと、金属膜102による冷却効果によって、大きい照射エネルギーが必要になると考えられる。
さらに、図15によれば、絶縁膜130の厚さtが300nm以上の範囲では、金属膜ありの部分と金属膜なしの部分とでエキシマレーザ光Lの最適エネルギーは同じであることが分かる。つまり、絶縁膜130の厚さtが300nm以上であれば、エキシマレーザ光Lの最適エネルギーは金属膜102の有無に依存せず、金属膜102による冷却効果が十分に小さいと考えられる。なお、エキシマレーザ光Lの最適エネルギーが金属膜102の有無に依存しないことは、レーザ光照射時に金属膜ありの部分となしの部分とでエキシマレーザ光Lの出力を変更する必要がないことを意味する。
ここで、結晶粒径比が0.8以上あればポリシリコン膜105b,105として実用レベルの膜質が得られるので、絶縁膜130の厚さtは上述のように250nm以上に設定しているのである。すなわち、絶縁膜形成工程ST2において絶縁膜130を金属膜102上に250nm以上の厚さで形成し、アニール工程ST4でのアニール条件の制御によって結晶粒径比を0.8以上にしている。そして、絶縁膜形成工程ST2において絶縁膜130を金属膜102上に300nm以上の厚さで形成し、アニール工程ST4によって結晶粒径比を1以上にするのがより好ましいことは、図10および図15の示すところである。
なお、絶縁膜130が厚くなると、金属膜102とポリシリコン膜105との間隔が広くなるので、例えば外光が斜め方向からポリシリコン膜105へ進入しやすくなる。このような進入光をも金属膜102によって遮光するためには、絶縁膜130の厚さtは500nm以下が好ましい。
このように、ポリシリコン膜105b,105の形成方法によれば、金属膜ありの部分と金属膜なしの部分とで結晶粒径が等しくなり、そのような結晶粒径の揃った領域を広げることができ、レーザアニールプロセスのプロセスウィンドウが広がる。このため、例えば、設計上、結晶粒径に応じて別々の特性で回路シミュレーションをするなどの必要がなくなる。また、液晶パネル40のようにトップゲート構造の表示TFT120に対して遮光性の金属膜102を導入可能になるので、TFT120のオフ電流を低減することができ、これにより表示コントラストの向上などの安定的な表示を実現できる。
ここで、絶縁膜130は、シリコン窒化膜131とシリコン酸化膜132との積層構造に限られず、エキシマレーザ光Lによる影響を受けない各種材料の膜(例えばシリコン窒化膜やシリコン酸化膜)の1層または3層以上で構成してもよい。
さて、素子基板10では金属膜102を遮光膜として用いているが、図16の断面図に示す素子基板11のように金属膜102を遮光膜としてだけでなくゲート電極としても利用することによって表示TFT120をボトムゲート構造にすることも可能である。この場合、金属膜形成工程ST1では金属膜102を表示TFT120のボトムゲート兼遮光膜としてパターン形成することになる。
具体的には、図16の素子基板11は図1の素子基板10からゲート電極107およびゲート絶縁膜106を取り除いた構成を有しており、この素子基板11では層間絶縁膜108がポリシリコン膜105を覆って絶縁膜130上に配置されている。この場合、金属膜102上の絶縁膜130がゲート絶縁膜として働く。素子基板11によれば、ゲート電極として機能する金属膜102がポリシリコン膜105よりも下地基板101の近くに位置するボトムゲート構造を構成している。そして、素子基板11は、素子基板10と同様に、液晶パネル40を構成している。
ところで、素子基板10,11は、液晶パネル40用として説明したが、例えばEL(Electro Luminescence)などの表示パネルにも応用することができる。さらに、ポリシリコン膜105b,105の形成方法は、表示パネルに対してだけでなく、各種の装置・機器、例えば半導体装置に対しても応用可能である。また、シリコン膜以外の半導体膜に対しても応用可能である。
本発明に係る実施の形態における表示装置の断面図である。 本発明に係る実施の形態の液晶パネルの製造方法を説明するフローチャートである。 本発明に係る実施の形態において、金属膜形成工程を説明する図である。 本発明に係る実施の形態において、絶縁膜形成工程を説明する図である。 本発明に係る実施の形態において、絶縁膜形成工程を説明する図である。 本発明に係る実施の形態において、半導体膜形成工程を説明する図である。 本発明に係る実施の形態において、アニール工程を説明する図である。 本発明に係る実施の形態において、アニール工程を説明する図である。 本発明に係る実施の形態において、チャネル領域形成工程を説明する図である。 本発明に係る実施の形態について、絶縁膜の金属膜上の厚さとシリコン膜の結晶粒径比との関係を示すグラフである。 本発明に係る実施の形態についてのSEM写真である。 図11の模式図である。 図11に対する比較例を示すSEM写真である。 図13の模式図である。 本発明に係る実施の形態について、絶縁膜の金属膜上の厚さとエキシマレーザ光の最適エネルギーとの関係を示すグラフである。 本発明に係る実施の形態の他の表示装置の断面図である。
符号の説明
40 液晶パネル(表示パネル)、101 下地基板、102 金属膜、105,105a,105b シリコン膜(半導体膜)、105C チャネル領域、107 ゲート電極、120 表示TFT、130 絶縁膜、131 シリコン窒化膜、132 シリコン酸化膜、t 厚さ、L エキシマレーザ光、ST1 金属膜形成工程、ST2 絶縁膜形成工程、ST3 半導体膜形成工程、ST4 アニール工程、ST5 チャネル領域形成工程。

Claims (9)

  1. 下地基板上に局所的に金属膜を形成する金属膜形成工程と、
    前記金属膜を覆って前記下地基板上に絶縁膜を形成する絶縁膜形成工程と、
    前記金属膜を覆う前記絶縁膜上にアモルファスの半導体膜を形成する半導体膜形成工程と、
    前記半導体膜にエキシマレーザ光を前記半導体膜から前記金属膜へ向かう方向で照射して前記半導体膜をアニールするアニール工程と、
    を備え、
    前記絶縁膜形成工程で前記絶縁膜を前記金属膜上に250nm以上の厚さで形成し、前記アニール工程によって前記半導体膜について下方に前記金属膜がある部分の結晶粒径の前記金属膜がない部分の結晶粒径に対する比である結晶粒径比を0.8以上にすることを特徴とする半導体膜の形成方法。
  2. 請求項1に記載の半導体膜の形成方法において、
    前記絶縁膜形成工程で前記絶縁膜を前記金属膜上に300nm以上の厚さで形成し、前記アニール工程によって前記結晶粒径比を1にすることを特徴とする半導体膜の形成方法。
  3. 請求項1または請求項2に記載の半導体膜の形成方法において、
    前記絶縁膜形成工程でシリコン窒化膜およびシリコン酸化膜を積層して前記絶縁膜を形成することを特徴とする半導体膜の形成方法。
  4. 請求項3に記載の半導体膜の形成方法において、
    前記絶縁膜形成工程で、前記シリコン窒化膜を前記金属膜上に50nmの厚さで形成し、前記シリコン酸化膜を前記金属膜上に200nm以上の厚さで形成することを特徴とする半導体膜の形成方法。
  5. 請求項4に記載の半導体膜の形成方法において、
    前記絶縁膜形成工程で前記シリコン酸化膜を前記金属膜上に250nm以上の厚さで形成することを特徴とする半導体膜の形成方法。
  6. 下地基板上に局所的に金属膜を形成する金属膜形成工程と、
    前記金属膜を覆って前記下地基板上に絶縁膜を形成する絶縁膜形成工程と、
    前記金属膜を覆う前記絶縁膜上にアモルファスの半導体膜を形成する半導体膜形成工程と、
    前記半導体膜にエキシマレーザ光を前記半導体膜から前記金属膜へ向かう方向で照射して前記半導体膜をアニールするアニール工程と、
    前記金属膜上の前記半導体膜に表示TFTの少なくともチャネル領域を形成するチャネル領域形成工程と、
    を備え、
    前記絶縁膜形成工程で前記絶縁膜を前記金属膜上に250nm以上の厚さで形成し、前記アニール工程によって前記半導体膜について下方に前記金属膜がある部分の結晶粒径の前記金属膜がない部分の結晶粒径に対する比である結晶粒径比を0.8以上にすることを特徴とする表示パネルの製造方法。
  7. 請求項6に記載の表示パネルの製造方法において、
    前記金属膜形成工程で前記下地基板に光透過性の基板を用い、前記金属膜形成工程によって前記表示TFT用の遮光膜として前記金属膜を形成することを特徴とする表示パネルの製造方法。
  8. 請求項7に記載の表示パネルの製造方法において、
    前記絶縁膜形成工程で前記絶縁膜を前記金属膜上に500nm以下の厚さで形成することを特徴とする表示パネルの製造方法。
  9. 請求項6ないし請求項8のいずれか一つに記載の表示パネルの製造方法において、
    前記金属膜形成工程によって前記表示TFTのボトムゲートとして前記金属膜を形成することを特徴とする表示パネルの製造方法。
JP2006041413A 2006-02-17 2006-02-17 半導体膜の形成方法および表示パネルの製造方法 Pending JP2007220999A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006041413A JP2007220999A (ja) 2006-02-17 2006-02-17 半導体膜の形成方法および表示パネルの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006041413A JP2007220999A (ja) 2006-02-17 2006-02-17 半導体膜の形成方法および表示パネルの製造方法

Publications (1)

Publication Number Publication Date
JP2007220999A true JP2007220999A (ja) 2007-08-30

Family

ID=38497922

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006041413A Pending JP2007220999A (ja) 2006-02-17 2006-02-17 半導体膜の形成方法および表示パネルの製造方法

Country Status (1)

Country Link
JP (1) JP2007220999A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001156295A (ja) * 1999-11-30 2001-06-08 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2002299632A (ja) * 2001-03-30 2002-10-11 Sanyo Electric Co Ltd 半導体装置及びアクティブマトリクス型表示装置
JP2003297851A (ja) * 2002-01-30 2003-10-17 Sanyo Electric Co Ltd 半導体表示装置及びその製造方法
JP2004302475A (ja) * 2001-08-03 2004-10-28 Nec Corp 薄膜トランジスタ・アレイ基板およびアクティブマトリックス型液晶表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001156295A (ja) * 1999-11-30 2001-06-08 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2002299632A (ja) * 2001-03-30 2002-10-11 Sanyo Electric Co Ltd 半導体装置及びアクティブマトリクス型表示装置
JP2004302475A (ja) * 2001-08-03 2004-10-28 Nec Corp 薄膜トランジスタ・アレイ基板およびアクティブマトリックス型液晶表示装置
JP2003297851A (ja) * 2002-01-30 2003-10-17 Sanyo Electric Co Ltd 半導体表示装置及びその製造方法

Similar Documents

Publication Publication Date Title
JP6603425B2 (ja) アクティブマトリクス型表示装置、携帯電話機
US6927809B2 (en) Active matrix substrate and display device
US10453876B2 (en) Method for manufacturing thin film transistor and display panel
US7804096B2 (en) Semiconductor device comprising planarized light-shielding island films for thin-film transistors
US7787187B2 (en) Laser irradiation apparatus, laser irradiation method, and method for manufacturing semiconductor device
JP2007133371A (ja) 表示装置及びその作製方法
TW200525843A (en) Laser irradiation apparatus, laser irradiation method, and method for manufacturing crystalline semiconductor film
JP2003098549A (ja) 半導体装置
JP2003229578A (ja) 半導体装置、表示装置およびその作製方法
US20060145281A1 (en) Semiconductor device, liquid crystal device, electronic apparatus, and method of manufacturing semiconductor device
JP2006332314A (ja) 半導体装置、電気光学装置、電子デバイス、及び半導体装置の製造方法
JP2009290168A (ja) 薄膜トランジスタ、薄膜トランジスタアレイ基板、及びそれらの製造方法、並びに表示装置
JP3967259B2 (ja) 半導体装置の作製方法
JP2005322935A (ja) 半導体装置およびその作製方法
JP2007220999A (ja) 半導体膜の形成方法および表示パネルの製造方法
JP4256087B2 (ja) 半導体装置の作製方法
JP4531330B2 (ja) レーザ光の照射方法
JP2004193201A6 (ja) レーザー照射方法
JP2007149803A (ja) アクティブマトリクス基板の製造方法、アクティブマトリクス基板、電気光学装置及び電子機器
JP2004193201A (ja) レーザー照射方法
JP2008166573A (ja) 表示装置の製造方法及び表示装置
JP2007288122A (ja) アクティブマトリクス基板の製造方法、アクティブマトリクス基板、電気光学装置及び電子機器
JP2007220993A (ja) 半導体膜の形成方法および表示パネルの製造方法
JP2009224396A (ja) 薄膜トランジスタ基板、およびその製造方法、並びに表示装置
JP2008112807A (ja) Tft基板の製造方法、及びこれを用いた表示装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090108

A711 Notification of change in applicant

Effective date: 20100526

Free format text: JAPANESE INTERMEDIATE CODE: A711

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100526

A977 Report on retrieval

Effective date: 20111216

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20111227

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120220

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20120330

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120529