JP2007220711A - 半導体装置とその製造方法 - Google Patents

Abstract

【課題】 ＳＪ構造を有する半導体装置において、トレンチ加工技術におけるアスペクト比に係る制約を緩和することができる新規で斬新な構造を提供すること。
【解決手段】 半導体装置１０は、半導体層２６の一部に形成されている第１領域１２と、半導体層２６の他の一部に形成されている第２領域１４と、第１領域１２と第２領域１６の間に形成されており、半導体層２６の表面から中間に向けて伸びる絶縁領域６２と、第１領域１２の表面に形成されているソース電極５３と、第２領域１４の表面に形成されているドレイン電極を備えている。第１領域１２と第２領域１４はそれぞれ、ＳＪ構造を備えている。
【選択図】 図１

Description

本発明は、一対の主電極を半導体層の一方の面に有する横型の半導体装置に関する。本発明は特に、スーパージャンクション構造を有する横型の半導体装置に関する。本発明はまた、この種の半導体装置を製造する方法にも関する。本発明の半導体装置には、例えば、横型のMISFET（Metal Insulator Semiconductor Field Effect Transistor）、横型のMOSFET（Metal Oxide Semiconductor Field Effect Transistor）、横型のIGBT（Insulated Gate Bipolar Transistor）、横型のダイオード等が含まれる。

耐圧とオン抵抗（又はオン電圧）の間のトレードオフ関係を改善するために、スーパージャンクション構造（以下、ＳＪ構造と略記する）を備えた半導体装置が知られている。ＳＪ構造は、ｎ型の不純物を含む薄板状の部分領域と、ｐ型の不純物を含む薄板状の部分領域の組合せで構成されていることが多い。
ＳＪ構造は、一般的に、部分領域の幅に適した不純物量（総チャージ量ともいう）が設定され、ｎ型の部分領域に含まれる不純物量とｐ型の部分領域に含まれる不純物量が一致するように形成されている。これにより、ＳＪ構造では、半導体装置がオフしたときに、ｎ型の部分領域とｐ型の部分領域の接合面から伸びる空乏層が、双方の部分領域を実質的に完全空乏化することができる。「実質的に完全空乏化する」とは、半導体装置がオフしたときに、部分領域のキャリアが完全に除かれて、部分領域の全体が空間電荷によって占められることをいう。これにより、部分領域は、広い範囲に亘って実質的に完全空乏化され、多くの電界を保持することができる。一方、電流は、半導体装置がオンしたときに、ｎ型の部分領域を介して流れることができる。したがって、ＳＪ構造は、部分領域の実質的な完全空乏化を実現しながら、電流が流れるｎ型の部分領域の不純物濃度を濃くすることができる。ＳＪ構造は、上記の現象を利用して、耐圧とオン抵抗（又はオン電圧）の間のトレードオフ関係を改善することができる。

ＳＪ構造において、耐圧とオン抵抗（又はオン電圧）の間のトレードオフ関係をさらに改善するためには、ＳＪ構造を構成する部分領域の高さを大きくすることによって耐圧を確保するとともに、部分領域の幅を狭くすることによって部分領域の不純物濃度を濃くすることが好ましい。部分領域の幅を狭くするとともに、部分領域の不純物濃度を濃くすれば、部分領域の実質的な完全空乏化の実現を維持することができる。したがって、ＳＪ構造は、部分領域の実質的な完全空乏化を実現しながら、オン抵抗（又はオン電圧）を低減することができる。これにより、ＳＪ構造は、耐圧とオン抵抗（又はオン電圧）の間のトレードオフ関係をさらに改善することができる。

ＳＪ構造の製造方法は、ｎ型の不純物を含む半導体層の表面から裏面に向けて伸びる複数のトレンチを形成し、そのトレンチ群内にｐ型の不純物を含む半導体を充填することによって、ｎ型の部分領域とｐ型の部分領域の組合せの繰返しを半導体層内に形成する方法を採用することが多い。したがって、高さが大きく、幅の狭い部分領域を形成するためには、半導体層内に、深くて幅の狭いトレンチを形成しなければならない。しかしながら、現状のトレンチ加工技術では、アスペクト比（トレンチの深さ／トレンチの幅）の向上に限界があり、そのようなトレンチを形成することが難しい。

特許文献１は、トレンチ内に、ｎ型の半導体とｐ型の半導体を交互にエピタキシャル成長することによって、ＳＪ構造を製造する方法を開示している。この製造方法によると、予め形成するトレンチの幅を広くすることができるので、アスペクト比に係る制約を緩和することができる。
特開２００４−３１１６７３号公報

しかしながら、上記の製造方法では、トレンチ内にｎ型又はｐ型の半導体をエピタキシャル成長する際に、トレンチの開口部付近で不純物が高濃度に導入され、トレンチの底部付近で不純物が低濃度に導入されるという現象が発生してしまう（ローディング効果という）。このため、トレンチ内に形成されるｎ型又はｐ型の部分領域は、深さ方向に不純物濃度のバラツキを有してしまう。したがって、ｎ型の部分領域に含まれる不純物量とｐ型の部分領域に含まれる不純物量は、深さ方向に不一致が生じ、半導体装置がオフしたときに、双方の部分領域が実質的に完全空乏化されない事態が発生してしまう。
本発明は、アスペクト比に係る制約を緩和するために、従来の構造とは全く異なる新規で斬新な構造を有する半導体装置を提供することを目的としている。また、本発明は、この種の半導体装置を製造する方法を提供することも目的としている。

本発明の半導体装置は、半導体層内の横方向に、２つのＳＪ構造を備えていることを特徴としている。第１のＳＪ構造は、半導体層内の第１領域に形成されている。第２のＳＪ構造は、半導体層内の第２領域に形成されている。第１領域と第２領域は、半導体層の表面から中間に向けて伸びる絶縁領域によって区画されている。ただし、絶縁領域は、半導体層の表面から裏面にまで達していない。したがって、第１領域と第２領域は、半導体層の裏面部を介して接している。第１領域の表面には、第１主電極が形成されている。第２領域の表面には、第２主電極が形成されている。このため、一対の主電極間の電位差を保持する領域が、Ｕ字状に構成されている。一対の主電極間には、第１領域と第２領域が存在している。即ち、Ｕ字状に構成された電位差を保持する領域には、２つのＳＪ構造が存在している。本発明の半導体装置では、それぞれのＳＪ構造は、トレンチ加工技術のアスペクト比に係る制約を受け入れる。しかし、半導体装置の全体は、一対の主電極間に２つのＳＪ構造を備えている。したがって、本発明の半導体装置は、アスペクト比に係る制約を受け入れながら、実質的なＳＪ構造の厚みを２倍に向上させることができる。本発明の半導体装置は、アスペクト比に係る制約を緩和していると評価することができる。本発明の半導体装置は、耐圧とオン抵抗（又はオン電圧）の間のトレードオフ関係を格段に改善することができる。
なお、一般的に、ＳＪ構造は、複数のｐ型の部分領域と複数のｎ型の部分領域の組合せで、半導体層の横方向に繰返し形成されたものを指すことが多い。本発明の半導体層は、絶縁領域によって複数の領域に区画されており、それぞれの領域のＳＪ構造は、複数のｐ型の部分領域と複数のｎ型の部分領域の組合せで構成されていないことが多い。しかしながら、本明細書では、一つのｐ型の部分領域と一つのｎ型の部分領域の組合せが、半導体装置がオフしたときに、実質的に空乏化されるように形成されている場合であっても、そのような構造はＳＪ構造の範疇に含まれると解釈する。本明細書のＳＪ構造は、部分領域の個数を要件としない。本明細書のＳＪ構造は、より広義の意味で解釈される。また、本明細書では、「実質的に空乏化される」と「実質的に完全空乏化される」は、異なる意味を持つ。「実質的に空乏化される」は、半導体装置がオフしたときに、部分領域のキャリアが完全に除かれて、部分領域の全体が空間電荷によって占められる場合の他に、部分領域のキャリアの一部が残存する場合も含む。部分領域の不純物濃度が、キャリアの一部が残存するように調整されていると、オン抵抗特性を改善することもある。即ち、「実質的に空乏化される」には、残存する耐圧が顕著に損なわれない程度に空乏化される場合も含む。

本発明は、一対の主電極を半導体層の一方の面に有する半導体装置に具現化することができる。本発明の半導体装置は、半導体層の一部に形成されている第１領域と、半導体層の他の一部に形成されている第２領域と、第１領域と第２領域の間に形成されており、半導体層の表面から中間に向けて伸びる絶縁領域と、第１領域の表面に形成されている第１主電極と、第２領域の表面に形成されている第２主電極を備えている。第１領域は、第１導電型の不純物を含む第１部分領域と、第２導電型の不純物を含む第２部分領域を有している。その第１部分領域に含まれる不純物量と第２部分領域に含まれる不純物量は、半導体装置がオフしたときに、第１部分領域と第２部分領域が実質的に空乏化されるように形成されている。第２領域は、第１導電型の不純物を含む第３部分領域と、第２導電型の不純物を含む第４部分領域を有している。その第３部分領域に含まれる不純物量と第４部分領域に含まれる不純物量は、半導体装置がオフしたときに、第３部分領域と第４部分領域が実質的に空乏化されるように形成されている。第１主電極は、第２部分領域を介して第４部分領域に電気的に接続されている。第２主電極は、第３部分領域を介して第１部分領域に電気的に接続されている。
上記の半導体装置によると、第１部分領域と第２部分領域は、第１領域において、ＳＪ構造を構成している。第３部分領域と第４部分領域は、第２領域において、ＳＪ構造を構成している。第１領域と第２領域は、半導体層の表面から中間に向けて伸びる絶縁領域によって区画されている。ただし、絶縁領域は、半導体層の表面から裏面にまで達していない。したがって、第２部分領域と第４部分領域は、半導体層の裏面部を介して接している。第３部分領域と第１部分領域も、半導体層の裏面部を介して接している。このため、第１主電極と第２主電極の間の電位差を保持する領域が、Ｕ字状に構成されている。第１主電極と第２主電極の間には、２つのＳＪ構造が存在している。したがって、半導体装置がオフしたときには、第１部分領域と第２部分領域の接合面から伸びる空乏層が、双方の部分領域を実質的に空乏化することができる。半導体装置がオフしたときには、第３部分領域と第４部分領域の接合面から伸びる空乏層が、双方の部分領域を実質的に空乏化することができる。それぞれのＳＪ構造は、トレンチ加工技術のアスペクト比に係る制約を受け入れる。しかしながら、半導体装置の全体は、一対の主電極の間に２つのＳＪ構造を備えている。したがって、本発明の半導体装置は、アスペクト比に係る制約を受け入れながら、実質的なＳＪ構造の厚みを２倍に向上させることができる。本発明の半導体装置は、耐圧とオン抵抗（又はオン電圧）の間のトレードオフ関係を格段に改善することができる。

本発明の第１領域は、第５部分領域と、第６部分領域と、ゲート電極をさらに備えていることが好ましい。第５部分領域は、半導体層の表面部に形成されており、第１主電極に接しており、第１導電型の不純物を含んでいる。第６部分領域は、第５部分領域と第１部分領域を隔てており、第２導電型の不純物を含んでいる。ゲート電極は、第５部分領域と第１部分領域を隔てている第６部分領域に、ゲート絶縁膜を介して対向している。
上記の半導体装置は、第１主電極、第２主電極及びゲート電極を備えたトランジスタを構成している。上記の半導体装置によると、ゲート電極に印加する電圧によって、第１主電極と第２主電極の間の導通状態と非導通状態を経時的に切替えることができる。

本発明は、ソース電極とドレイン電極を半導体層の一方の面に有する半導体装置に具現化することができる。本発明の半導体装置は、半導体層の一部に形成されている第１領域と、半導体層の他の一部に形成されている第２領域と、第１領域と第２領域の間に形成されており、半導体層の表面から中間に向けて伸びる絶縁領域と、第１領域の表面に形成されているソース電極と、第２領域の表面に形成されているドレイン電極を備えている。第１領域は、第１導電型の不純物を含む第１部分領域と、第２導電型の不純物を含む第２部分領域を有している。その第１部分領域に含まれる不純物量と第２部分領域に含まれる不純物量は、半導体装置がオフしたときに、第１部分領域と第２部分領域が実質的に空乏化されるように形成されている。第２領域は、第１導電型の不純物を含む第３部分領域と、第２導電型の不純物を含む第４部分領域を有している。その第３部分領域に含まれる不純物量と第４部分領域に含まれる不純物量は、半導体装置がオフしたときに、第３部分領域と第４部分領域が実質的に空乏化されるように形成されている。ソース電極は、第２部分領域を介して第４部分領域に電気的に接続されている。ドレイン電極は、第３部分領域を介して第１部分領域に電気的に接続されている。

ソース電極とドレイン電極を有する半導体装置の第１領域は、ソース領域と、ボディ領域と、ゲート電極をさらに備えていることが好ましい。ソース領域は、半導体層の表面部に形成されており、ソース電極に接しており、第１導電型の不純物を含んでいる。ボディ領域は、そのソース領域と第１部分領域を隔てており、第２導電型の不純物を含んでいる。ゲート電極は、ソース領域と第１部分領域を隔てているボディ領域に、ゲート絶縁膜を介して対向している。

本発明の半導体装置は、半導体層の裏面部に形成されており、第２導電型の不純物を含む裏面部領域をさらに備えていることが好ましい。この場合、第２部分領域は、絶縁領域の側面に沿って形成されているのが好ましい。第４部分領域は、絶縁領域の側面に沿って形成されているのが好ましい。第２部分領域と第４部分領域は、絶縁領域の底面に沿った位置で裏面部領域を介して接していることが好ましい。
上記の形態では、第２部分領域と第４部分領域と裏面部領域は、絶縁領域を覆って形成されている。この形態の半導体装置は、半導体層に形成したトレンチの側面に向けて、第２導電型の不純物を導入することによって得られる。上記の形態を備える半導体装置は、新規で斬新な方法によって得られた半導体装置である。

絶縁領域は、酸化シリコン又は窒化シリコンであることが好ましい。
絶縁領域に、絶縁破壊耐圧の大きい材料を用いると、一対の主電極間の横方向の耐圧を確保することができる。

本発明は、一対の主電極を半導体層の一方の面に有する半導体装置の製造方法を提供することができる。本発明の製造方法は、第１導電型の不純物を含む半導体層の表面から中間に向けて伸びるトレンチを形成し、半導体層を第１領域と第２領域に区画する工程を備えている。さらに、本発明の製造方法は、トレンチの側面が露出する方向から第２導電型の不純物を導入し、第１領域では不純物が導入されなかった第１部分領域と不純物が導入された第２部分領域を形成し、第２領域では不純物が導入されなかった第３部分領域と不純物が導入された第４部分領域を形成する工程を備えている。
上記の製造方法によると、半導体層内にトレンチを形成することで、第１領域と第２領域を形成することができる。さらに、そのトレンチを利用して不純物を導入することによって、第１部分領域と第２部分領域で構成されるＳＪ構造を第１領域に形成することができる。同様に、第３部分領域と第４部分領域で構成されるＳＪ構造を第２領域に形成することができる。上記の製造方法を利用することによって、本発明の半導体装置を得ることができる。

本発明の半導体装置は、半導体層の横方向に、２つのＳＪ構造を備えている。その２つのＳＪ構造は、一対の主電極の間に形成されている。したがって、半導体装置は、実質的に２つのＳＪ構造に相当する耐圧を確保することができる。それぞれのＳＪ構造は、トレンチ加工技術のアスペクト比に係る制約を受け入れる。しかしながら、本発明の半導体装置は、アスペクト比に係る制約を受け入れながら、実質的なＳＪ構造の厚みを２倍に向上させることができる。本発明の半導体装置は、耐圧とオン抵抗（又はオン電圧）の間のトレードオフ関係を格段に改善することができる。

本発明の特徴を列記する。
（第１形態） 絶縁領域には、絶縁破壊電界の大きいものが充填されるのが好ましい。絶縁領域には、固体材料の他に、空気等の気体を充填してもよい。
（第２形態） 半導体層の裏面部に、チャージ補償領域が形成されているのが好ましい。

以下、図面を参照して実施例を説明する。以下に説明する実施例では、半導体材料にシリコンが用いられている。この例に代えて、シリコン以外の半導体材料を用いてもよい。
図１及び図２（Ａ）に、半導体装置１０の要部縦断面図を模式的に示す。図１及び図２（Ａ）は、同一箇所の縦断面図であるが、図１はそのうちの主要な構成要素にのみ符号を付したものである。図１は、説明の便宜の上で用いられる。図２（Ｂ）は、図２（Ａ）のＢ−Ｂ線に対応する横断面図の一部である。図３は、図２（Ａ）のIII−III線に対応する横断面図の一部である。

まず、図１を参照して、半導体装置１０の主要な構成要素に関して説明する。図１に示すように、半導体装置１０は、半導体基板２２と、埋込み絶縁膜２４と、半導体層２６が積層したSOI（Silicon On Insulator）基板を備えている。半導体基板２２は、ｐ型の不純物（典型的にはボロン）を高濃度に含有している。半導体基板２２は、基準電圧に固定されている。埋込み絶縁膜２４には、酸化シリコンが用いられており、半導体基板２２と半導体層２６を電気的に分離している。

半導体装置１０は、半導体層２６の一部に形成されている第１領域１２と、半導体層２６の他の一部に形成されている第２領域１４を備えている。第１領域１２と第２領域１４の間には、半導体層２６の表面から中間に向けて伸びる絶縁領域６２が形成されている。絶縁領域６２には、酸化シリコンが用いられている。
絶縁領域６２は、半導体層２６を第１領域１２と第２領域１４に区画している。第１領域１２と第２領域１４は、平面視したときに、ストライプ状に形成されている。図３に示すように、第１領域１２と第２領域１４は、Ｙ方向に長手方向を持って形成されている。第１領域１２と第２領域１４の組は、Ｘ方向に繰返し形成されている。また、図３に示すように、絶縁領域６２は、Ｘ方向において、半導体層２６を第１領域１２と第２領域１４に区画している。さらに、絶縁領域６２は、Ｙ方向においても、半導体層２６を第１領域１２と第２領域１４に区画している。この形態は、図２（Ｂ）の横断面図に示される。図２（Ｂ）は、第１領域１２のＹ方向の端部を示している。図２（Ｂ）に示すように、絶縁領域６２は、第１領域１２を一巡して形成されている。絶縁領域６２は、第１領域１２と第２領域１４を、Ｙ方向においても区画している。換言すると、絶縁領域６２は、半導体層２６内に、島状の第１領域１２を区画している。ただし、前記したように、絶縁領域６２は、半導体層２６の表面から裏面にまで達していない。したがって、第１領域１２と第２領域は、半導体層２６の裏面部を介して接している。

図１に示すように、第１領域１２は、ｎ型の不純物（典型的にはリン）を含む第１部分領域４６と、ｐ型の不純物（典型的にはボロン）を含む第２部分領域３３を備えている。第１領域１２の表面には、ソース電極５３が形成されている。ここで、第２部分領域３３と観念できる領域は、絶縁領域６２を覆うｐ型の半導体領域のうち、半導体層２６の横方向（Ｘ方向）において、絶縁領域６２と接している範囲のものをいう。また、第１部分領域４６と観念できる領域は、半導体層２６を構成するｎ型の半導体領域のうち、半導体層２６の横方向（Ｘ方向）において、第２部分領域３３と接している範囲のものをいう。
第１部分領域４６は、第１領域１２の中心側に形成されており、第２部分領域３３によって挟まれている。第１部分領域４６は、薄板状の形状を有している。第１部分領域４６の幅（Ｘ方向の厚み）は、概ね0.1〜50μmに調整されている。第１部分領域４６の不純物濃度は、概ね1×10¹⁴〜1×10¹⁸cm^-3に調整されている。
第２部分領域３３は、絶縁領域６２の側面に沿って形成されている。第２部分領域３３は、薄板状の形状を有している。第２部分領域３３の幅（Ｘ方向の厚み）は、概ね0.05〜25μmに調整されている。第２部分領域３３の不純物濃度は、概ね1×10¹⁴〜1×10¹⁸cm^-3に調整されている。
第１部分領域４６に含まれる不純物量と第２部分領域３３に含まれる不純物量（総チャージ量ともいう）は、半導体装置１０がオフしたときに、第１部分領域４６と第２部分領域３３が実質的に空乏化されるように形成されている。したがって、第１部分領域４６と第２部分領域３３は、第１領域１２にＳＪ構造を形成している。なお、不純物量は、それぞれの部分領域の不純物濃度と部分領域の体積の積として算出される。

第２領域１４は、ｎ型の不純物（典型的にはリン）を含む第３部分領域４２と、ｐ型の不純物（典型的にはボロン）を含む第４部分領域３１を備えている。第２領域１４の表面には、ドレイン電極６３が形成されている。ここで、第４部分領域３１と観念できる領域は、絶縁領域６２を覆っているｐ型の半導体領域のうち、半導体層２６の横方向（Ｘ方向）において、絶縁領域６２に接している範囲のものをいう。また、第３部分領域４２と観念できる領域は、半導体層２６を構成するｎ型の半導体領域のうち、半導体層２６の横方向（Ｘ方向）において、第４部分領域３１に接している範囲のものをいう。
第３部分領域４２は、第２領域１４の中心側に形成されており、第４部分領域３１によって挟まれている。第３部分領域４２は、薄板状の形状を有している。第３部分領域４２の幅（Ｘ方向の厚み）は、概ね0.1〜50μmに調整されている。第３部分領域４２の不純物濃度は、概ね1×10¹⁴〜1×10¹⁸cm^-3に調整されている。
第４部分領域３１は、絶縁領域６２の側面に沿って形成されている。第４部分領域３１は、薄板状の形状を有している。第４部分領域３１の幅（Ｘ方向の厚み）は、概ね0.05〜25μmに調整されている。第４部分領域３１の不純物濃度は、概ね1×10¹⁴〜1×10¹⁸cm^-3に調整されている。
第３部分領域４２に含まれる不純物量と第４部分領域３１に含まれる不純物量は、半導体装置１０がオフしたときに、第３部分領域４２と第４部分領域３１が実質的に空乏化されるように形成されている。したがって、第３部分領域４２と第４部分領域３１は、第２領域１４にＳＪ構造を形成している。

絶縁領域６２は、半導体層２６の表面から裏面にまで達していない。このため、半導体層２６は、絶縁領域６２の裏面部において、ｐ型の不純物（典型的にはボロン）を含むｐ型裏面部領域３２と、ｎ型の不純物を含むｎ型裏面部領域４４を備えている。なお、ｐ型裏面部領域３２は、絶縁領域６２を覆っているｐ型の半導体領域のうち、第２部分領域３３と第４部分領域３１を除いた部分をいう。ｎ型裏面部領域４４は、半導体層２６を構成するｎ型の半導体領域のうち、第１部分領域４６と第３部分領域４２を除いた部分をいう。
第２部分領域３３と第４部分領域３１は、ｐ型裏面部領域３２を介して接している。第１部分領域４６と第３部分領域４２は、ｎ型裏面部領域４４を介して接している。このため、ソース電極５３は、第２部分領域３３及びｐ型裏面部領域３２を介して第４部分領域３１に電気的に接続されている。ドレイン電極６３は、第３部分領域４２及びｎ型裏面部領域４４を介して第１部分領域４６に電気的に接続されている。
なお、ｐ型裏面部領域３２に含まれる不純物量とｎ型裏面部領域４４に含まれる不純物量は、一致しているのが好ましい。この場合、半導体装置１０がオフしたときに、半導体層２６の裏面部においても、空乏層を形成することができる。

次に、図２を参照して、半導体装置１０の他の構成要素に関して説明する。
半導体装置１０の第１領域１２は、ソース領域５４と、ボディ領域５１と、ボディコンタクト領域５２を備えている。
ソース領域５４は、半導体層２６の表面部に選択的に形成されており、ソース電極５３に接している。ソース領域５４は、ｎ型の不純物（典型的にはリン）を含有しており、その不純物濃度は、概ね1×10¹⁹〜1×10²¹cm^-3に調整されている。
ボディ領域５１は、ソース領域５４と第１部分領域４６を隔てている。ボディ領域５１は、ｐ型の不純物（典型的にはボロン）を含有しており、その不純物濃度は、概ね1×10¹⁶〜1×10¹⁸cm^-3に調整されている。
ボディコンタクト領域５２は、半導体層２６の表面部に選択的に形成されており、ソース電極５３に接している。ボディコンタクト領域５２は、ｐ型の不純物（典型的にはボロン）を含有しており、その不純物濃度は、概ね1×10¹⁹〜1×10²¹cm^-3に調整されている。ソース電極５３と第２部分領域３３は、ボディコンタクト領域５２とボディ領域５１を介して電気的に接続されている。

半導体装置１０の第１領域１２はさらに、ゲート絶縁膜５５とトレンチゲート電極５６を備えている。ゲート絶縁膜５５には、酸化シリコンが用いられている。トレンチゲート電極５６には、不純物が導入されたポリシリコンが用いられている。トレンチゲート電極５６は、ソース領域５４と第１部分領域４６を隔てているボディ領域５１に、ゲート絶縁膜５５を介して対向している。トレンチゲート電極５６とソース電極５３は、層間絶縁膜６１によって電気的に分離されている。

半導体装置１０の第２領域１４は、半導体層２６の表面部に、ドレイン領域６４を備えている。ドレイン領域６４は、ドレイン電極６３に接している。ドレイン領域６４は、ｎ型の不純物（典型的にはリン）を含有しており、その不純物濃度は、概ね1×10¹⁹〜1×10²¹cm^-3に調整されている。ドレイン電極６３と第３部分領域４２は、ドレイン領域６４を介して電気的に接続されている。

次に、半導体装置１０の作用を説明する。
半導体装置１０がオフすると、第１領域１２では、第１部分領域４６と第２部分領域３３の接合面から伸びる空乏層が、第１部分領域４６と第２部分領域３３を実質的に空乏化する。同様に、第２領域１４では、第３部分領域４２と第４部分領域３１の接合面から伸びる空乏層が、第３部分領域４２と第４部分領域３１を実質的に空乏化する。したがって、第１領域１２に構成されているＳＪ構造と第２領域１４に構成されているＳＪ構造によって、ドレイン電極６３とソース電極５３の間に存在する半導体層２６は、広い範囲に亘って実質的に空乏化される。即ち、ドレイン電極６３とソース電極５３の間の半導体層２６に加わる電位差は、第１領域１２のＳＪ構造と第２領域１４のＳＪ構造で構成されているＵ字状の空乏化領域によって保持される。このため、半導体装置１０の実質的なＳＪ構造の厚みは、第１領域１２のＳＪ構造と第２領域１４のＳＪ構造を合計した大きさになる。さらに、半導体装置１０の実質的なＳＪ構造の厚みは、ｐ型裏面部領域３２とｎ型裏面部領域４４が実質的に空乏化している場合には、その裏面部も加えた大きさになる。

本明細書の「背景技術」で説明したように、現状のトレンチ加工技術は、アスペクト比に係る制約を受け入れなければならない。このため、現状のトレンチ加工技術には、深くて幅の狭いトレンチを形成することに限界がある。後述するが、半導体装置１０を製造する際も、半導体層２６にトレンチを形成し、そのトレンチを利用して、ＳＪ構造を形成する。したがって、半導体装置１０の場合も、それぞれのＳＪ構造は、トレンチ加工技術のアスペクト比に係る制約を受け入れなければならない。しかし、半導体装置１０の全体は、２つのＳＪ構造を備えている。したがって、半導体装置１０は、アスペクト比に係る制約を受け入れながら、実質的なＳＪ構造の厚みを２倍に向上させることができる。半導体装置１０は、アスペクト比に係る制約を緩和していると評価することができる。半導体装置１０は、耐圧とオン抵抗（又はオン電圧）の間のトレードオフ関係を格段に改善することができる。

半導体装置１０の他の特徴を記載する。
（１）半導体装置１０では、ドレイン電極６３とソース電極５３の間の電位差は、第１領域１２のＳＪ構造と第２領域１４のＳＪ構造で構成されるＵ字状の空乏化領域で保持するとともに、横方向でも保持しなければならない。ドレイン電極６３とソース電極５３の間の横方向の電位差は、絶縁領域６２が負担する。絶縁領域６２には、酸化シリコンが用いられている。酸化シリコンの絶縁破壊電界は、シリコンの絶縁破壊電界に比して極めて大きい。具体的には、酸化シリコンの絶縁破壊電界は、1×10⁷Ｖ／cmであり、シリコンの絶縁破壊電界は、3×10⁵Ｖ／cmである。したがって、半導体装置１０において、3000Ｖの耐圧を確保しようとすると、理論上は、Ｕ字状の空乏化領域の全長を100μｍとし、絶縁領域６２の横方向の幅を3μｍにすればよい。即ち、3000Ｖの耐圧を確保しようとする場合でも、絶縁領域６２の横方向の幅は、極めて小さい値でよい。このことから、半導体装置１０の構造は、その面積を著しく増大させる必要がない。
（２）半導体装置１０の構造によると、必要な耐圧を確保するための半導体層２６の厚みを小さくすることができる。このため、半導体装置１０の放熱特性を改善することができる。
（３）図４に、変形例の半導体装置１００の要部断面図を模式的に示す。半導体装置１００は、半導体層２６の裏面部に、チャージ補償領域３５を備えている。チャージ補償領域３５は、ｐ型の不純物（典型的にはボロン）を含有している。チャージ補償領域３５は、ｐ型裏面部領域３２の不純物量と、ｎ型裏面部領域４４の不純物量を調整するために形成されている。第１領域１２の第１部分領域３３と第２部分領域４４、及び第２領域１４の第３部分領域３１と第４部分領域４２の不純物量を一致させようとすると、ｎ型裏面部領域４４とｐ型裏面部領域３２の不純物量を一致させることが難しくなる。したがって、チャージ補償領域３５を設けることで、ｎ型裏面領域４４とｐ型裏面領域３２の不純物量を一致させることができる。

（半導体装置１０の製造方法）
次に、図５〜１１を参照して、半導体装置１０の製造方法を説明する。
まず、図５に示すように、半導体基板２２と、埋込み絶縁膜２４と、半導体層２６が積層したSOI基板を準備する。
次に、図６に示すように、エッチング法を利用して、半導体層２６の表面から中間に向けて伸びる複数のトレンチ７２を形成する。トレンチ７２は、埋込み絶縁膜２４に達しないように形成される。トレンチ７２は、半導体層２６を第１領域１２と第２領域１４に区画する。次に、トレンチ７２の側面が露出する方向からｐ型の不純物（典型的にはボロン）を斜めイオン注入する。これにより、第１領域１２では、不純物が導入されなかった領域に第１部分領域４６が形成され、不純物が導入された領域に第２部分領域３３が形成される。第２領域では、不純物が導入されなかった領域に第３部分領域４２が形成され、不純物が導入された領域に第４部分領域３１が形成される。この斜めイオン注入工程では、トレンチ７２の底面が露出する方向からもｐ型の不純物（典型的にはボロン）をイオン注入する。これにより、半導体層２６の裏面部では、不純物が導入されなかった領域にｎ型裏面部領域４４が形成され、不純物が導入された領域にｐ型裏面部領域３２が形成される。

次に、図７に示すように、ＣＶＤ(Chemical Vapor Deposition)法を利用して、トレンチ７２内に酸化シリコンを充填し、絶縁領域６２を形成する。
次に、図８に示すように、リソグラフィー技術及びイオン注入技術を利用して、半導体層２６の表面部のうち第１領域１２の範囲に、ｐ型の不純物（典型的はボロン）を導入し、ボディ領域５１を形成する。
次に、図９に示すように、エッチング法を利用して、ボディ領域５１の表面から第１部分領域４６にまで達するトレンチを形成する。次に、そのトレンチの内壁を熱酸化し、ゲート絶縁膜５５を形成する。次に、トレンチ内にポリシリコンを充填することによって、トレンチゲート電極５６を形成する。
次に、図１０に示すように、リソグラフィー技術及びイオン注入技術を利用して、半導体層２６の表面部に、ドレイン領域６４、ソース領域５２及びボディコンタクト領域５４を形成する。
次に、図１１に示すように、半導体層２６の表面上に層間絶縁膜６１をパターニングした後に、その層間絶縁膜６１を覆って電極配線８０を形成する。次に、リソグラフィー技術及びエッチング技術を利用して、電極配線８０をパターニングし、ドレイン電極６３及びソース電極５３を形成する。
これらの工程を経て、半導体装置１０を得ることができる。

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

実施例の半導体装置の要部断面図を模式的に示す。 （Ａ）実施例の半導体装置の要部断面図を模式的に示す。（Ｂ）図２（Ａ）のＢ−Ｂ線に対応する横断面図の一部を示す。 図２（Ａ）のIII−III線に対応する横断面図の一部を示す。 変形例の半導体装置の要部断面図を模式的に示す。 実施例の半導体装置の製造過程を示す（１）。 実施例の半導体装置の製造過程を示す（２）。 実施例の半導体装置の製造過程を示す（３）。 実施例の半導体装置の製造過程を示す（４）。 実施例の半導体装置の製造過程を示す（５）。 実施例の半導体装置の製造過程を示す（６）。 実施例の半導体装置の製造過程を示す（７）。

符号の説明

１２：第１領域
１４：第２領域
２２：半導体基板
２４：埋込み絶縁膜
２６：半導体層
３１：第４部分領域
３２：ｎ型裏面部領域
３３：第２部分領域
３５：チャージ補償領域
４２：第３部分領域
４４：ｐ型裏面部領域
４６：第１部分領域
５１：ボディ領域
５２：ボディコンタクト領域
５３：ソース電極
５４：ソース領域
５５：ゲート絶縁膜
５６：トレンチゲート電極
６１：層間絶縁膜
６２：絶縁領域
６３：ドレイン電極
６４：ドレイン領域

Claims (7)

1. 一対の主電極を半導体層の一方の面に有する半導体装置であって、
   半導体層の一部に形成されている第１領域と、
   半導体層の他の一部に形成されている第２領域と、
   第１領域と第２領域の間に形成されており、半導体層の表面から中間に向けて伸びる絶縁領域と、
   第１領域の表面に形成されている第１主電極と、
   第２領域の表面に形成されている第２主電極と、を備えており、
   第１領域は、
   第１導電型の不純物を含む第１部分領域と、第２導電型の不純物を含む第２部分領域を有し、その第１部分領域に含まれる不純物量と第２部分領域に含まれる不純物量は、オフしたときに、第１部分領域と第２部分領域が実質的に空乏化されるように形成されており、
   第２領域は、
   第１導電型の不純物を含む第３部分領域と、第２導電型の不純物を含む第４部分領域を有し、その第３部分領域に含まれる不純物量と第４部分領域に含まれる不純物量は、オフしたときに、第３部分領域と第４部分領域が実質的に空乏化されるように形成されており、
   第１主電極は、第２部分領域を介して第４部分領域に電気的に接続されており、
   第２主電極は、第３部分領域を介して第１部分領域に電気的に接続されている半導体装置。
2. 第１領域は、
   表面部に形成されており、第１主電極に接しており、第１導電型の不純物を含む第５部分領域と、
   その第５部分領域と第１部分領域を隔てており、第２導電型の不純物を含む第６部分領域と、
   第５部分領域と第１部分領域を隔てている第６部分領域に、ゲート絶縁膜を介して対向しているゲート電極と、をさらに備えていることを特徴とする請求項１の半導体装置。
3. 一対の主電極を半導体層の一方の面に有する半導体装置であって、
   半導体層の一部に形成されている第１領域と、
   半導体層の他の一部に形成されている第２領域と、
   第１領域と第２領域の間に形成されており、半導体層の表面から中間に向けて伸びる絶縁領域と、
   第１領域の表面に形成されているソース電極と、
   第２領域の表面に形成されているドレイン電極と、を備えており、
   第１領域は、
   第１導電型の不純物を含む第１部分領域と、第２導電型の不純物を含む第２部分領域を有し、その第１部分領域に含まれる不純物量と第２部分領域に含まれる不純物量は、オフしたときに、第１部分領域と第２部分領域が実質的に空乏化されるように調整されており、
   第２領域は、
   第１導電型の不純物を含む第３部分領域と、第２導電型の不純物を含む第４部分領域を有し、その第３部分領域に含まれる不純物量と第４部分領域に含まれる不純物量は、オフしたときに、第３部分領域と第４部分領域が実質的に空乏化されるように調整されており、
   ソース電極は、第２部分領域を介して第４部分領域に電気的に接続されており、
   ドレイン電極は、第３部分領域を介して第１部分領域に電気的に接続されている半導体装置。
4. 第１領域は、
   表面部に形成されており、ソース電極に接しており、第１導電型の不純物を含むソース領域と、
   そのソース領域と第１部分領域を隔てており、第２導電型の不純物を含むボディ領域と、
   ソース領域と第１部分領域を隔てているボディ領域に、ゲート絶縁膜を介して対向しているゲート電極と、をさらに備えていることを特徴とする請求項３の半導体装置。
5. 半導体層の裏面部に形成されており、第２導電型の不純物を含む裏面部領域をさらに備えており、
   第２部分領域は、絶縁領域の側面に沿って形成されており、
   第４部分領域は、絶縁領域の側面に沿って形成されており、
   第２部分領域と第４部分領域は、絶縁領域の底面に沿った位置で前記裏面部領域を介して接していることを特徴とする請求項１〜４のいずれかの半導体装置。
6. 絶縁領域は、酸化シリコン又は窒化シリコンであることを特徴とする請求項１〜５のいずれかの半導体装置。
7. 一対の主電極を半導体層の一方の面に有する半導体装置の製造方法であって、
   第１導電型の不純物を含む半導体層の表面から中間に向けて伸びるトレンチを形成し、半導体層を第１領域と第２領域に区画する工程と、
   前記トレンチの側面が露出する方向から第２導電型の不純物を導入し、第１領域では不純物が導入されなかった第１部分領域と不純物が導入された第２部分領域を形成し、第２領域では不純物が導入されなかった第３部分領域と不純物が導入された第４部分領域を形成する工程と、
   を備えている製造方法。
   

Images