JP2007207932A - 発光素子およびその製造方法 - Google Patents

発光素子およびその製造方法 Download PDF

Info

Publication number
JP2007207932A
JP2007207932A JP2006023545A JP2006023545A JP2007207932A JP 2007207932 A JP2007207932 A JP 2007207932A JP 2006023545 A JP2006023545 A JP 2006023545A JP 2006023545 A JP2006023545 A JP 2006023545A JP 2007207932 A JP2007207932 A JP 2007207932A
Authority
JP
Japan
Prior art keywords
layer
light emitting
gap
light extraction
gaas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006023545A
Other languages
English (en)
Other versions
JP4974043B2 (ja
Inventor
Hiroshi Uchikawa
啓 内川
Masataka Watanabe
政孝 渡辺
Masanori Takahashi
雅宣 高橋
Atsushi Ikeda
淳 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2006023545A priority Critical patent/JP4974043B2/ja
Priority to TW096102960A priority patent/TW200731585A/zh
Priority to PCT/JP2007/051464 priority patent/WO2007088841A1/ja
Publication of JP2007207932A publication Critical patent/JP2007207932A/ja
Application granted granted Critical
Publication of JP4974043B2 publication Critical patent/JP4974043B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract


【課題】AlGaInPからなる発光層部の両面にGaP光取出層がエピタキシャル成長されているにも拘わらず、発光層部への結晶欠陥の導入が効果的に抑制され、ひいては発光輝度や素子ライフに優れた発光素子を提供する。
【解決手段】 発光素子100は、AlGaInPからなるダブルへテロ構造を有する発光層部24と、発光層部24の一方の主表面側にエピタキシャル成長された発光層部24よりも厚い第一のGaP光取出層20と、発光層部24の他方の主表面側にエピタキシャル成長された発光層部24よりも厚い第二のGaP光取出層90とを備える。そして、第二のGaP光取出層90と発光層部24との間に、GaAs1−X(ただし、XはGaAs混晶比:0<X<1)からなる接続層91を設ける。
【選択図】 図1

Description

この発明は、発光素子およびその製造方法に関する。
米国特許第5008718号公報
(AlGa1−xIn1−yP(ただし、0≦x≦1,0≦y≦1;以下、AlGaInPとも記載する)系混晶化合物により発光層部が形成された発光素子は、薄いAlGaInP活性層を、それよりもバンドギャップの大きいn型AlGaInPクラッド層とp型AlGaInPクラッド層とによりサンドイッチ状に挟んだダブルへテロ構造を採用することにより、高輝度の素子を実現できる。発光層部への通電は、素子表面に形成された金属電極を介して行なわれる。金属電極は遮光体として作用するため、例えば発光層部主表面の中央部のみを覆う形で形成され、その周囲の電極非形成領域から光を取り出すようにする。
この場合、金属電極の面積をなるべく小さくしたほうが、電極の周囲に形成される光漏出領域の面積を大きくできるので、光取出し効率を向上させる観点において有利である。従来、電極形状の工夫により、素子内に効果的に電流を拡げて光取出量を増加させる試みがなされているが、この場合も電極面積の増大はいずれにしろ避けがたく、光漏出面積の減少により却って光取出量が制限されるジレンマに陥っている。
そこで、光取出し効率を向上させるために、発光層部の両面あるいは基板側面から光を取り出すことができるような素子構造が種々提案されている。AlGaInP系発光素子の場合、発光層部の成長基板としてAlGaInPと格子整合しやすいGaAs基板が使用されるが、GaAsはAlGaInP系発光層部の発光波長域において光吸収が大きい。これを解決するために、特許文献1には、MOVPE(Metal-Oxide Vapor Phase Epitaxy:有機金属気相成長)法にてGaAs基板上に成長した発光層部の第一主表面に、HVPE(hydrideVapor Phase Epitaxy)法により第一のGaP光取出層(窓層、あるいは電流拡散層ともいう)を厚く成長し、次いで発光層部の第二主表面からGaAs基板を除去し、その除去された第二主表面に第一のGaP光取出層をHVPE法により厚く成長した素子構造が開示されている。
発光素子においては、発光効率を高めるために発光層部をなす化合物半導体結晶は、転位等の結晶欠陥をなるべく含まない高品質のものが要求される。しかし、AlGaInP発光層部とGaP光取出層とは格子定数差が非常に大きいので、特許文献1の構成の場合、第一のGaP光取出層との格子定数差によりプレストレスを受けた状態のAlGaInP発光層部上に、さらに第二のGaP光取出層が直接成長されるので、発光層部に加わる格子歪が非常に大きくなり、ミスフィット転位等が発光層に導入されやすくなって、発光輝度や素子ライフの低下を招きやすい問題がある。
本発明の課題は、AlGaInPからなる発光層部の両面にGaP光取出層がエピタキシャル成長されているにも拘わらず、発光層部への結晶欠陥の導入が効果的に抑制され、ひいては発光輝度や素子ライフに優れた発光素子と、その製造方法とを提供することにある。
課題を解決するための手段及び発明の効果
上記の課題を解決するために、本発明の発光素子は、
組成式(AlGa1−xIn1−yP(ただし、0≦x≦1,0≦y≦1)にて表される化合物のうち、GaAsと格子整合する組成を有する化合物にて各々構成されたn型クラッド層、活性層及びp型クラッド層がこの順序で積層されたダブルへテロ構造を有する発光層部と、
発光層部の一方の主表面側にエピタキシャル成長された発光層部よりも厚い第一のGaP光取出層と、
発光層部の他方の主表面側にエピタキシャル成長された発光層部よりも厚い第二のGaP光取出層とを備え、
第二のGaP光取出層と発光層部との間に、GaAs1−X(ただし、XはGaAs混晶比:0<X<1)からなる接続層を設けてなることを特徴とする。
また、本発明の発光素子の製造方法は上記本発明の発光素子を製造するために、
GaAs単結晶基板の第一主表面に発光層部をエピタキシャル成長する発光層部成長工程と、
発光層部の第一主表面側に第一のGaP光取出層をエピタキシャル成長する第一のGaP光取出層成長工程と、
発光層部の第二主表面側からGaAs単結晶基板を除去する基板除去工程と、
発光層部の第二主表面側に接続層をエピタキシャル成長する接続層成長工程と、
接続層の第二主表面に第二のGaP光取出層をエピタキシャル成長する第二のGaP光取出層成長工程と、をこの順で実施することを特徴とする。
本発明において、「GaAsと格子整合する化合物半導体」とは、応力による格子変位を生じていないバルク結晶状態にて見込まれる、当該の化合物半導体の格子定数をa1、同じくGaAsの格子定数をa0として、{|a1−a0|/a0}×100(%)にて表される格子不整合率が、1%以内に収まっている化合物半導体のことをいう。また、「組成式(Alx’Ga1−x’y’In1−y’P(ただし、0≦x’≦1,0≦y’≦1)にて表される化合物のうち、GaAsと格子整合する化合物」のことを、「GaAsと格子整合するAlGaInP」などと記載する。また、活性層は、AlGaInPの単一層として構成してもよいし、互いに組成の異なるAlGaInPからなる障壁層と井戸層とを交互に積層した量子井戸層として構成してもよい(量子井戸層全体を、一層の活性層とみなす)。
AlGaInP系混晶化合物((AlGa1−xIn1−yP(ただし、0≦x≦1,0≦y≦1))は、混晶比x及びyを調整することにより、GaAs単結晶基板と整合する格子定数を維持したまま、例えば570nm以上652nm以下の範囲で、高発光強度を維持しつつ発光波長を容易に調整することができる。表1は混晶比x、yの種々の設定例と、それによって得られるAlGaInP混晶の格子定数、バンドギャップエネルギー、発光波長及び発光色の対応関係を示したものである。
Figure 2007207932
他方、接続層を構成するGaAs1−XはGaPとGaAsとの混晶であり、GaAs混晶比Xが0<X<1に調整される限り、その格子定数は必ずGaPとGaAsとの中間の値となる。具体的には、表2に示すように、Xが大きくなるほど格子定数は大きくなり、バンドギャップエネルギーは小さくなる。
Figure 2007207932
上記の構成によると、GaAsと格子整合する発光層部と第二のGaP光取出層との間に、上記GaAs1−Xからなる接続層を設けたことにより、発光層部上に第二のGaP光取出層を厚くエピタキシャル成長したときに、接続層がない場合と比較して、発光層部側から第二のGaP光取出層側への格子定数の急激な格子定数変化が緩和され、発光層部に強い格子歪が加わることが防止される。その結果、該格子歪による発光層部へのミスフィット転位等の導入、ひいてはそれによる発光輝度や素子ライフの低下を効果的に抑制することができる。
発光層部は、組成が均一で結晶欠陥の少ない層成長を行なうために、そのエピタキシャル成長をMOVPE法にて行なうことが望ましい。他方、第一のGaP光取出層及び第二のGaP光取出層は、高品質で厚膜のものを効率良く成長できる観点から、HVPE法を採用することが望ましい。この場合、接続層部もHVPE法で成長するようにすれば、これに引き続く第二のGaP光取出層の成長工程を同じHVPE成長容器内で実施でき、効率がよい。
次に、接続層は、第一のGaP光取出層と発光層部との間に形成することも可能であるが、該第一のGaP光取出層側については接続層を省略することも可能である。この場合、第一のGaP光取出層は発光層部に接して形成されることとなる。第一のGaP光取出層のエピタキシャル成長は、GaAs単結晶基板上のAlGaInP活性層に対して行なわれる一方、第二のGaP光取出層のエピタキシャル成長は、第一のGaP光取出層上(GaAs単結晶基板が除去された)の発光層部に対して行なわれる。いずれも、発光層部上へのエピタキシャル成長となる点で変わりはないが、その下地に相当する基板部分が、後者では発光層部との格子定数差が大きい第一のGaP光取出層であるのに対し、前者では発光層部とほぼ同じ格子定数を有したGaAsであり、この場合、第一のGaP光取出層のエピタキシャル成長に伴い発光層部に発生する応力をGaAs単結晶基板と協働して支持できる。従って、第一のGaP光取出層の際には、中間の格子定数を有する接続層を介在させずとも、発光層部へミスフィット転位等の導入される不具合が生じにくく、結果として接続層の省略により素子構造及び素子製造工程を簡略化することが可能となる。
他方、第二のGaP光取出層をエピタキシャル成長する際には、発光層部は、下地をなす第一のGaP光取出層とも格子整合していないので、その不整合歪によるプレストレスを受けた状態で、第二のGaP光取出層がエピタキシャル成長される。従って、発光層部をミスフィット転位等から保護するためには、発光層部から第二のGaP光取出層にかけての格子定数の不連続を、接続層の介在により緩和することが必須である。
以下、本発明の実施の形態を添付の図面を参照して説明する。
図1は、本発明の一実施形態である発光素子100を示す概念図である。発光素子100は、組成式(AlGa1−xIn1−yP(ただし、0≦x≦1,0≦y≦1)にて表される化合物のうち、GaAsと格子整合する組成を有する化合物にて各々構成されたn型クラッド層4、活性層5及びp型クラッド層6がこの順序で積層されたダブルへテロ構造を有する発光層部24と、発光層部24の一方の主表面側にエピタキシャル成長された発光層部24よりも厚い第一のGaP光取出層20と、発光層部24の他方の主表面側にエピタキシャル成長された発光層部24よりも厚い第二のGaP光取出層90とを備える。また、第二のGaP光取出層90と発光層部24との間には、GaAs1−X(ただし、XはGaAs混晶比:0<X<1)からなる接続層91が設けられている。
発光層部24は、ノンドープ(AlGa1−xIn1−yP(ただし、0≦x≦0.55,0.45≦y≦0.55)混晶からなる活性層5を、p型(AlGa1−zIn1−yP(ただしx<z≦1)からなるp型クラッド層6とn型(AlGa1−zIn1−yP(ただしx<z≦1)からなるn型クラッド層(第二導電型クラッド層)4とにより挟んだ構造を有する。図1の発光素子100では、第一主表面側(図面上側)にp型AlGaInPクラッド層6が配置されており、第二主表面側(図面下側)にn型AlGaInPクラッド層4が配置されている。なお、ここでいう「ノンドープ」とは、「ドーパントの積極添加を行なわない」との意味であり、通常の製造工程上、不可避的に混入するドーパント成分の含有(例えば1×1013〜1×1016/cm程度を上限とする)をも排除するものではない。この発光層部24はMOVPE法により成長されたものである。n型クラッド層4及びpクラッド層6の厚さは、例えばそれぞれ0.8μm以上4μm以下(望ましくは0.8μm以上2μm以下)であり、活性層5の厚さは例えば0.4μm以上2μm以下(望ましくは0.4μm以上1μm以下)である。発光層部24全体の厚さは、例えば2μm以上10μm以下(望ましくは2μm以上5μm以下)である。
第一のGaP光取出層20は、第一主表面の一部(ここでは中央部)を覆う形で光取出領域側金属電極9が形成されている。光取出領域側金属電極9には、電極ワイヤ17の一端が接合されている。第一のGaP光取出層20は、光取出領域側金属電極9を介した通電による発光駆動電流を素子面内に拡散させ、発光層部24を面内にて均一に発光させる光取出層としての機能を果たすとともに、層側面部からの取出光束も増加させ、発光素子全体の輝度(積分球輝度)を高める役割を担う。GaPは活性層5をなすAlGaInPよりもバンドギャップエネルギーが大きく、発光光束の吸収が抑制されている。
本実施形態にて第一のGaP光取出層20は、発光層部24の第一主表面にHVPE法により成長されたものである。なお、第一のGaP光取出層20と発光層部24との間には、GaP層からなる接続層20Jが発光層部24に続く形でMOVPE法により形成されているが、該接続層20Jは省略してもよい。また、発光層部24の第二主表面において接続層91がHVPE法によりエピタキシャル成長され、さらに該接続層91の第二主表面に第二のGaP光取出層90が、引き続きHVPE法によりエピタキシャル成長されている。第二のGaP光取出層90の第二主表面は、その全面がAu電極等からなる裏面電極15にて覆われている。裏面電極15は、発光層部24から第二のGaP光取出層90を透過して到来する発光光束に対する反射層を兼ねており、光取出し効率の向上に寄与している。
また、裏面電極15と第二のGaP光取出層90との間には、両者の接触抵抗を低減するための、AuGeNi合金等からなる接合合金化層15cがドット状に分散形成されている。接合合金化層15cは、第二のGaP光取出層90をなす化合物半導体層との合金化に伴い、反射率が多少低くなるため、これをドット状に分散形成し、その背景領域を高反射率の裏面電極15による直接反射面としてある。また、光取出領域側金属電極9と第一のGaP光取出層20との間には、AuBe合金等からなる接合合金化層9aが形成されている。また、第一のGaP光取出層20は、キャリア濃度が6×1017/cm以上1.2×1018/cm以下に調整されている。さらに、第二のGaP光取出層90は、キャリア濃度が2×1017/cm以上8×1017/cm以下に調整されている。
上記の構成によると、GaAsと格子整合する発光層部24と第二のGaP光取出層90との間に、GaAs1−Xからなる接続層91を設けたことにより、発光層部24上に第二のGaP光取出層90を厚くエピタキシャル成長したときに、接続層91がない場合と比較して、発光層部24側から第二のGaP光取出層90側への格子定数の急激な格子定数変化が緩和され、発光層部24に強い格子歪が加わることが防止される。その結果、該格子歪による発光層部24へのミスフィット転位等の導入、ひいてはそれによる発光輝度や素子ライフの低下を効果的に抑制することができる。
十分な電流拡散効果と光取り出し効率向上効果とを達成するためには、第二のGaP光取出層90の厚さを50μm以上200μm以下、望ましくは100μm以上150μm以下に設定するのがよい(第一のGaP光取出層20についても同様)。この場合、接続層91の厚さは1μm以上10μm以下(望ましくは2μm以上6μm以下)に設定することが望ましい。接続層91の厚さが1μm未満では、発光層部24に加わる格子歪を抑制する効果が乏しくなり、接続層91の厚さが10μmを超えると効果が飽和し、また、接続層91の成長工程に長時間を有するようになって製造能率が著しく低下する。
また、第二のGaP光取出層90の厚さは、第一のGaP光取出層20の0.8倍以上1.2倍以下とすることが望ましい。発光層部24、第一のGaP光取出層20及び第二のGaP光取出層90はエピタキシャルウェーハとして製造され、これを所期のサイズにダイシングして発光素子チップを得る。しかし、第二のGaP光取出層90の厚さと第一のGaP光取出層20の厚さとが極度に異なっている場合、AlGaInPとGaPとの熱膨張率の差に由来した応力の、第二のGaP光取出層90側と第一のGaP光取出層20側との間でのバランスが崩れ、エピタキシャルウェーハに大きな反りが生じて、ダイシング時にウェーハに割れが生ずるなどの問題が生ずることがある。しかし、両光取出層の厚さの比を上記範囲となるように調整することで、該反りの問題を効果的に抑制することができる。
発光層部24及び第一のGaP光取出層20を成長するためのGaAs単結晶基板1(図3参照)は、GaAs単結晶のバルク成長が容易なn型を採用することが、基板コストを低減する観点から有利である。この場合、得られる発光素子100は、図1のごとく、発光層部24のn型クラッド層4側に接続層91を介して第二のGaP光取出層90がn型層として形成され、p型クラッド層6側に第一のGaP光取出層20がp型層として形成されたものとなる。
接続層91は、一様な組成の化合物半導体層として構成することもできるが、図2に示すように、発光層部24側(図2ではn型クラッド層4側)にて第二のGaP光取出層90側よりもGaAs混晶比Xが高くなる組成傾斜層として形成しておくことが望ましい。これにより、発光層部24から第二のGaP光取出層90にかけての格子定数の不連続を一層効果的に解消することができ、ひいては発光層部24にミスフィット転位等の結晶欠陥が生ずることを効果的に防止できる。また、発光層部24から離れるにつれて光吸収の大きいGaAsの混晶比Xが小さくなるので、接続層91における発光光束の吸収が抑制され、素子の光取り出し効率を高めることができる。なお、GaAs混晶比Xは、接続層91の層厚方向において連続的に変化していても、段階的に変化していてもいずれでもよい。格子定数不連続を解消する観点からは前者の方がより望ましいが、後者は層成長時の組成制御をより行ないやすく、製造が容易である利点がある。
接続層91におけるGaAs混晶比Xの傾斜状態は、該接続層91が、第二のGaP光取出層90側及び発光層部24側の双方において、格子定数差が一定レベル以下(例えば3.0%以下)に縮小するように設定することが、発光層部24に加わる格子歪を軽減する観点において重要である。具体的には、接続層91は、第二のGaP光取出層90側の端面にてGaAs混晶比Xを0.1以下に設定しておくことが、第二のGaP光取出層90と接続層91との格子定数差を縮小する観点において望ましく、特に、第二のGaP光取出層90側の端面位置にてゼロとなるように調整することが最も望ましい。
一方、発光層部24側については、格子定数差を縮小する観点のみで考えれば、接続層91のGaAs混晶比Xは1に設定するのがよい。しかし、この場合、表2に示すごとく、接続層91のバンドギャップエネルギーは1.43eVと小さくなり、AlGaInP活性層5からの発光光束に対しては、そのピーク波長が表1に示す一般的な範囲に留まる限り強い吸収を生じ、光取り出し効率の低下を招くことにつながる。この点を考慮して、活性層5のピーク発光波長が上記のごとく570nm以上652nm以下に設定される場合、接続層91は、発光層部24側の端面におけるGaAs混晶比Xmaxを0.2以上0.45以下に設定することが望ましい。端面におけるGaAs混晶比Xmaxが0.2未満では、接続層91と発光層部24との間の格子定数差が大きくなりすぎ、発光層部24に加わる格子歪を軽減する効果が十分でなくなる。一方、端面におけるGaAs混晶比Xmaxが0.45を超えると、発光層部24の発光波長がある程度大きい場合(例えば表1のオレンジ:600nm)でも、接続層91のバンドギャップエネルギーが活性層5よりも小さくなる領域が相当厚くなり、光吸収の影響が著しくなる。
光吸収の抑制を図るためには、活性層5の設定波長が小さくなるほど(つまり、バンドギャップエネルギーが大きくなるほど)、発光層部24側の端面位置におけるGaAs混晶比Xmaxの値は小さく設定することが望ましい。換言すれば、発光層部24側の端面位置におけるGaAs混晶比Xmaxの値は、活性層5のバンドギャップエネルギーに応じて、光吸収がなるべく小さくなるように考慮されるべきである。
図2において、実線Aは厚さ方向の格子定数の変化プロファイルを、一点鎖線Bは同じくバンドギャップエネルギーの変化プロファイルを示している。a及びEは第二のGaP光取出層90の格子定数及びバンドギャップエネルギーをそれぞれ示す。また、接続層91の発光層部24側の端面位置における格子定数及びバンドギャップエネルギーをa及びE、同じく第二のGaP光取出層90側の端面位置における格子定数及びバンドギャップエネルギーをa及びEとしている。活性層5のバンドギャップエネルギーをEとした場合、発光層部24側の端面にて接続層91のGaAs混晶比Xmaxを、当該GaAs混晶比XmaxにおけるGaAs1−XのバンドギャップエネルギーEが、活性層5のバンドギャップエネルギーEと等しくなるか又は大きくなるように(すなわち、E≧E)調整することが望ましい。なお、Ecは、クラッド層4のバンドギャップエネルギーである。
この場合、AlGaInP活性層5を用いて一般的に使用されるピーク波長の上限値は、表1から652nm(赤色発光)であり、上記E≧Eを充足させるためのGaAs混晶比Xmaxとして設定しうる最大の値は、表2から0.45程度である。他方、接続層91と発光層部24との間の格子定数差が大きくなりすぎないよう、GaAs混晶比Xmaxの値は前述のごとく0.2以上に設定することが望ましい。これと、上記E≧Eの条件とを両立できるAlGaInP活性層5の発光波長の下限値は、表2から約577nmである。
なお、活性層5の発光波長(すなわち、バンドギャップエネルギーE)の値が短波長域(例えば黄色)に設定される場合、接続層91と発光層部24との間の格子定数差が過度に拡大しないことを考慮して、Xmaxの値を、活性層5のバンドギャップエネルギーEに対応する値よりもやむを得ず大きくする必要が生じることもある。この場合は、接続層91において、バンドギャップエネルギーの値がEよりも小さくなる部分の厚さが、接続層91の全厚の30%を超えないようにすることが望ましい。
以下、図1の発光素子100の製造方法について説明する。
まず、図3の工程1に示すように、成長用基板としてn型のGaAs単結晶基板1を用意する。次に、工程2に示すように、その基板1の主表面に、n型GaAsバッファ層2を例えば0.5μmエピタキシャル成長し、次いで、発光層部24として、各々(AlGa1−xIn1−yPよりなる、厚さ1μmのn型クラッド層4(n型ドーパントはSi)、厚さ0.6μmの活性層(ノンドープ)5及び厚さ1μmのp型クラッド層6(p型ドーパントはMg:有機金属分子からのCもp型ドーパントとして寄与しうる)を、この順序にてエピタキシャル成長させる。p型クラッド層6とn型クラッド層4との各ドーパント濃度は、例えば1×1017/cm以上2×1018/cm以下である。さらに、図4の工程3に示すように、p型クラッド層6上に接続層20Jをエピタキシャル成長する(前述のごとく、この接続層20Jは省略することも可能である)。
上記各層のエピタキシャル成長は、公知のMOVPE法により行なわれる。Al、Ga、In(インジウム)、P(リン)、As(砒素:後述)の各成分源となる原料ガスとしては以下のようなものを使用できる;
・Al源ガス;トリメチルアルミニウム(TMAl)、トリエチルアルミニウム(TEAl)など;
・Ga源ガス;トリメチルガリウム(TMGa)、トリエチルガリウム(TEGa)など;
・In源ガス;トリメチルインジウム(TMIn)、トリエチルインジウム(TEIn)など。
・P源ガス:トリメチルリン(TMP)、トリエチルリン(TEP)、ホスフィン(PH)など。
・As源ガス;トリメチル砒素(TMAs)、アルシン(AsH)など。
図4の工程4に進み、p型GaPよりなる第一のGaP光取出層20を、HVPE法により成長させる。HVPE法は、具体的には、容器内にてIII族元素であるGaを所定の温度に加熱保持しながら、そのGa上に塩化水素を導入することにより、下記(1)式の反応によりGaClを生成させ、キャリアガスであるH2ガスとともに基板上に供給する。
Ga(液体)+HCl(気体) → GaCl(気体)+1/2H‥‥(1)
成長温度は例えば640℃以上860℃以下に設定する。また、V族元素であるPは、PHをキャリアガスであるH2とともに基板上に供給する。さらに、p型ドーパントであるZnは、DMZn(ジメチルZn)の形で供給する。GaClはPHとの反応性に優れ、下記(2)式の反応により、効率よく第一のGaP光取出層20を成長させることができる:
GaCl(気体)+PH(気体)
→GaP(固体)+HCl(気体)+H2(気体)‥‥(2)
第一のGaP光取出層20の成長が終了したら、図5の工程5に進み、GaAs基板1をアンモニア/過酸化水素混合液などのエッチング液を用いて化学エッチングすることにより除去する。そして、工程6に示すように、GaAs基板1が除去された発光層部24の第二主表面側(接続層91の第二主表面である)に、前述のGaAs1−Xからなる接続層91を、第一のGaP光取出層20と同様に、HVPE法によりエピタキシャル成長する。この場合、V族元素であるPとAsとは、PH及びAsHをキャリアガスであるH2とともに基板上に供給する。GaAs混晶比Xは、As源ガスとP源ガスとの供給比により調整可能であり、該供給比を連続的あるいは断続的に変化させることで、図2のごとく、層厚方向にGaAs混晶比Xの傾斜が付与された接続層91を得ることができる。接続層91の成長が終了すれば、工程7に示すごとく、該接続層91の第二主表面上に、p型GaPからなる第二のGaP光取出層90を引き続きHVPE法によりエピタキシャル成長する。
以上の工程が終了すれば、図5の工程7に示すように、スパッタリングや真空蒸着法により、第一のGaP光取出層20の第一主表面及び第二のGaP光取出層90の第二主表面に、接合合金化層形成用の金属層をそれぞれ形成し、さらに合金化の熱処理(いわゆるシンター処理)を行なうことにより、接合合金化層9a,15c(図1参照;図5では表示を省略)とする。そして、これら接合合金化層9a,15cをそれぞれ覆うように、光取出領域側電極9及び裏面電極15を形成し、発光素子製造用のエピタキシャルウェーハとする。該エピタキシャルウェーハは個々の発光素子チップにダイシングされ、その発光素子チップの第二主表面側をAgペースト層を介して金属ステージに接着し、さらに図1に示すように、光取出側電極9にボンディングワイヤ17を接続し、さらにエポキシ樹脂からなる図示しないモールド部を形成すれば、最終的な発光素子が完成する。
以下、本発明の効果を確認するために行なった実験結果について説明する。
まず、図1の発光素子100において、各層を以下の厚さにて形成した。素子形状は正方形状であり、素子寸法は、290μm角とした。
・n型GaAs単結晶基板:厚さ280μm。
・p型クラッド層6=1μm;
・活性層5=0.6μm(発光波長623nm);
・n型クラッド層4=1μm;
・第一のGaP光取出層20=150μm:キャリア濃度を2×1017/cm〜1.6×1018/cmにて種々の値に設定;
・接続層91=4μm:GaAs混晶比Xは、第二のGaP光取出層90側の端面位置にてゼロとなり、発光層部24との境界位置での値(Xmax)が0以上0.6以下の種々の値となるよう、当該境界位置に向けて直線的に増加するように調整;
・第二のGaP光取出層90=第一のGaP光取出層20よりも厚さが0〜90μmの種々の値だけ厚くなるように設定。キャリア濃度を1×1017/cm〜1.2×1018/cmにて種々の値に設定;
得られた各素子は、以下の各特性を周知の方法にて測定した:
・発光強度:通電電流値を40〜200mA/パルス(Duty 10%)の種々の値とした;
・順方向電圧:通電電流値を20mAとして測定;
・素子ライフ:通電電流密度を23.8A/cmに固定して連続通電し、初期発光輝度と1000時間通電後の輝度の比により測定;
・反りの測定:ダイシング前のエピタキシャルウェーハの直径を49mmとして測定。
図6は、Xを種々に変化させたときの発光輝度と素子ライフとの測定結果を示すものである。素子ライフはX≧0.2の範囲で良好となっていることがわかる。他方、X<0.2では素子ライフだけでなく発光輝度も悪化していることがわかる。また、接続層のバンドギャップエネルギーが活性層のバンドギャップエネルギーよりも小さくなるX≧0.4の範囲では、接続層による光吸収のため発光輝度が急激に低下していることがわかる。
図7は、第二のGaP光取出層90(n型)の厚さから第一のGaP光取出層20(p型)の厚さを減じた値(つまり、両層の厚みの差)を種々に変化させたときの、ウェーハに生ずる反りの測定結果をプロットしたものである。厚みの差が大きくなるほど反り量が大きくなっていることがわかる。
図8は、第二のGaP光取出層90(n型)のキャリア濃度を5×1017/cmに固定し、第一のGaP光取出層20(p型)のキャリア濃度を種々に変化させたときの順方向電圧及び発光輝度の測定結果を示すものである。図9は、第一のGaP光取出層20(p型)のキャリア濃度を8×1017/cmに固定し、第二のGaP光取出層90(n型)のキャリア濃度を種々に変化させたときの順方向電圧及び発光輝度の測定結果を示すものである。この結果によると、第一のGaP光取出層20のキャリア濃度を6×1017/cm以上1.2×1018/cm以下に調整し、第二のGaP光取出層90のキャリア濃度を2×1017/cm以上8×1017/cm以下に調整したとき、順方向電圧及び発光輝度がともに良好となっていることがわかる。
本発明の発光素子の一例を示す側面断面模式図。 接続層の説明図。 図1の発光素子の製造方法を示す工程説明図。 図3に続く工程説明図。 図4に続く工程説明図。 接続層のGaAs混晶Xと発光輝度及び素子ライフの関係を測定した実験結果を示すグラフ。 第一および第二のGaP光取出層の層厚差と基板に生ずる反りの関係を測定した実験結果を示すグラフ。 第一および第二のGaP光取出層のキャリア濃度と順方向電圧及び発光輝度の関係を測定した実験結果を示す第一のグラフ。 第一および第二のGaP光取出層のキャリア濃度と順方向電圧及び発光輝度の関係を測定した実験結果を示す第二のグラフ。
符号の説明
4 n型クラッド層
5 活性層
6 p型クラッド層
20 第一のGaP光取出層
24 発光層部
90 第二のGaP光取出層
91 接続層
100 発光素子

Claims (11)

  1. 組成式(AlGa1−xIn1−yP(ただし、0≦x≦1,0≦y≦1)にて表される化合物のうち、GaAsと格子整合する組成を有する化合物にて各々構成されたn型クラッド層、活性層及びp型クラッド層がこの順序で積層されたダブルへテロ構造を有する発光層部と、
    前記発光層部の一方の主表面側にエピタキシャル成長された前記発光層部よりも厚い第一のGaP光取出層と、
    前記発光層部の他方の主表面側にエピタキシャル成長された前記発光層部よりも厚い第二のGaP光取出層とを備え、
    前記第二のGaP光取出層と前記発光層部との間に、GaAs1−X(ただし、XはGaAs混晶比:0<X<1)からなる接続層を設けてなることを特徴とする発光素子。
  2. 前記接続層は、前記発光層部側にて前記第二のGaP光取出層側よりも前記GaAs混晶比Xが高くなる組成傾斜層として形成されてなる請求項1に記載の発光素子。
  3. 前記第一のGaP光取出層が前記発光層部に接して形成されてなる請求項1又は請求項2に記載の発光素子。
  4. 前記第二のGaP光取出層の厚さが50μm以上200μm以下であり、前記接続層の厚さが1μm以上10μm以下に設定されてなる請求項1ないし請求項3のいずれか1項に記載の発光素子。
  5. 前記発光層部の前記n型クラッド層側に前記接続層を介して前記第二のGaP光取出層がn型層として形成され、前記p型クラッド層側に前記第一のGaP光取出層がp型層として形成されてなる請求項1ないし請求項4のいずれか1項に記載の発光素子。
  6. 前記接続層は、前記第二のGaP光取出層側の端面にて前記GaAs混晶比が0.1以下に設定されてなる請求項2ないし請求項5のいずれか1項に記載の発光素子。
  7. 前記活性層のピーク発光波長が570nm以上652nm以下であり、前記接続層は、前記発光層部側の端面にて前記GaAs混晶比が0.2以上0.45以下に設定されている請求項6記載の発光素子。
  8. 前記接続層の前記GaAs混晶比Xは、前記発光層部側の端面にて、当該GaAs混晶比XにおけるGaAs1−Xのバンドギャップエネルギーが、前記活性層のバンドギャップエネルギーと等しくなるか又は大きくなるように調整されている請求項2ないし請求項7のいずれか1項に記載の発光素子。
  9. 前記第二のGaP光取出層の厚さが前記第一のGaP光取出層の0.8倍以上1.2倍以下である請求項1ないし請求項8のいずれか1項に記載の発光素子。
  10. 請求項1ないし請求項9のいずれか1項に記載の発光素子の製造方法であって、
    GaAs単結晶基板の第一主表面に前記発光層部をエピタキシャル成長する発光層部成長工程と、
    前記発光層部の第一主表面側に前記第一のGaP光取出層をエピタキシャル成長する第一のGaP光取出層成長工程と、
    前記発光層部の第二主表面側から前記GaAs単結晶基板を除去する基板除去工程と、
    前記発光層部の第二主表面側に前記接続層をエピタキシャル成長する接続層成長工程と、
    前記接続層の第二主表面に前記第二のGaP光取出層をエピタキシャル成長する第二のGaP光取出層成長工程と、をこの順で実施することを特徴とする発光素子の製造方法。
  11. 前記接続層、前記第一のGaP光取出層及び前記第二のGaP光取出層のエピタキシャル成長をHVPE法にて行なう請求項10記載の発光素子の製造方法。
JP2006023545A 2006-01-31 2006-01-31 発光素子およびその製造方法 Active JP4974043B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006023545A JP4974043B2 (ja) 2006-01-31 2006-01-31 発光素子およびその製造方法
TW096102960A TW200731585A (en) 2006-01-31 2007-01-26 Light-emitting device and method for manufacturing the same
PCT/JP2007/051464 WO2007088841A1 (ja) 2006-01-31 2007-01-30 発光素子およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006023545A JP4974043B2 (ja) 2006-01-31 2006-01-31 発光素子およびその製造方法

Publications (2)

Publication Number Publication Date
JP2007207932A true JP2007207932A (ja) 2007-08-16
JP4974043B2 JP4974043B2 (ja) 2012-07-11

Family

ID=38327413

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006023545A Active JP4974043B2 (ja) 2006-01-31 2006-01-31 発光素子およびその製造方法

Country Status (3)

Country Link
JP (1) JP4974043B2 (ja)
TW (1) TW200731585A (ja)
WO (1) WO2007088841A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010027914A (ja) * 2008-07-22 2010-02-04 Shin Etsu Handotai Co Ltd 発光素子の製造方法及び発光素子
JP2010067903A (ja) * 2008-09-12 2010-03-25 Toshiba Corp 発光素子
US8003421B2 (en) 2008-01-25 2011-08-23 Shin-Etsu Handotai Co., Ltd. Method for manufacturing compound semiconductor substrate, compound semiconductor substrate and light emitting device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5278323B2 (ja) * 2007-08-30 2013-09-04 信越半導体株式会社 高輝度発光ダイオードの製造方法
CN103594568A (zh) * 2013-10-24 2014-02-19 天津三安光电有限公司 半导体器件及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04257276A (ja) * 1991-02-08 1992-09-11 Mitsubishi Cable Ind Ltd 半導体素子
JPH0818101A (ja) * 1994-07-04 1996-01-19 Stanley Electric Co Ltd 半導体装置及びその製造方法
JP2001015803A (ja) * 1999-06-29 2001-01-19 Showa Denko Kk AlGaInP発光ダイオード
JP2005150664A (ja) * 2003-11-19 2005-06-09 Shin Etsu Handotai Co Ltd 発光素子及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04257276A (ja) * 1991-02-08 1992-09-11 Mitsubishi Cable Ind Ltd 半導体素子
JPH0818101A (ja) * 1994-07-04 1996-01-19 Stanley Electric Co Ltd 半導体装置及びその製造方法
JP2001015803A (ja) * 1999-06-29 2001-01-19 Showa Denko Kk AlGaInP発光ダイオード
JP2005150664A (ja) * 2003-11-19 2005-06-09 Shin Etsu Handotai Co Ltd 発光素子及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8003421B2 (en) 2008-01-25 2011-08-23 Shin-Etsu Handotai Co., Ltd. Method for manufacturing compound semiconductor substrate, compound semiconductor substrate and light emitting device
JP2010027914A (ja) * 2008-07-22 2010-02-04 Shin Etsu Handotai Co Ltd 発光素子の製造方法及び発光素子
JP2010067903A (ja) * 2008-09-12 2010-03-25 Toshiba Corp 発光素子

Also Published As

Publication number Publication date
JP4974043B2 (ja) 2012-07-11
TW200731585A (en) 2007-08-16
WO2007088841A1 (ja) 2007-08-09

Similar Documents

Publication Publication Date Title
JP3920315B2 (ja) 窒化物系半導体発光素子
JP5549338B2 (ja) 紫外光放射用窒素化合物半導体ledおよびその製造方法
US7629619B2 (en) Group III nitride-based compound semiconductor light-emitting device and method for producing the same
JP4899348B2 (ja) 発光素子の製造方法
JP5201563B2 (ja) Iii族窒化物半導体発光素子
JP2006114886A (ja) n型III族窒化物半導体積層構造体
JP4974043B2 (ja) 発光素子およびその製造方法
JP2007081368A (ja) 窒化物系半導体発光素子
WO2014167773A1 (ja) 半導体発光素子及びその製造方法
WO2020196411A1 (ja) 点光源型発光ダイオード及びその製造方法
JP4962840B2 (ja) 発光素子及びその製造方法
JP6486401B2 (ja) 半導体発光素子および半導体発光素子の製造方法
JP4569859B2 (ja) 発光素子の製造方法
JP6829235B2 (ja) 半導体発光素子および半導体発光素子の製造方法
JP4569858B2 (ja) 発光素子の製造方法
JP4341623B2 (ja) 発光素子及びその製造方法
JP2005340762A (ja) Iii族窒化物半導体発光素子
JP4565320B2 (ja) 発光素子の製造方法
JP4061497B2 (ja) 発光素子の製造方法
JP2005340789A (ja) Iii族窒化物半導体発光素子
JP4061498B2 (ja) 発光素子の製造方法
JP3874779B2 (ja) Geドープn型III族窒化物半導体層状物及びその製造方法、ならびにそれを用いたIII族窒化物半導体発光素子
JP2004260109A (ja) 発光素子の製造方法、複合透光性基板及び発光素子
JP4061499B2 (ja) 発光素子の製造方法
JP4061496B2 (ja) 発光素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120319

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

R150 Certificate of patent or registration of utility model

Ref document number: 4974043

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120401

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150420

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250