JP2007194669A - 半導体チップおよびその製造方法、ならびに半導体装置 - Google Patents
半導体チップおよびその製造方法、ならびに半導体装置 Download PDFInfo
- Publication number
- JP2007194669A JP2007194669A JP2007105203A JP2007105203A JP2007194669A JP 2007194669 A JP2007194669 A JP 2007194669A JP 2007105203 A JP2007105203 A JP 2007105203A JP 2007105203 A JP2007105203 A JP 2007105203A JP 2007194669 A JP2007194669 A JP 2007194669A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- electrode
- semiconductor
- protruding electrode
- side protruding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 514
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 70
- 239000000758 substrate Substances 0.000 claims abstract description 128
- 229920000642 polymer Polymers 0.000 claims abstract description 75
- 238000000034 method Methods 0.000 claims description 32
- 230000000149 penetrating effect Effects 0.000 claims description 13
- 239000004020 conductor Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 144
- 229910052751 metal Inorganic materials 0.000 description 144
- 239000002184 metal Substances 0.000 description 144
- 238000002844 melting Methods 0.000 description 87
- 230000008018 melting Effects 0.000 description 85
- 239000007769 metal material Substances 0.000 description 79
- 239000003963 antioxidant agent Substances 0.000 description 76
- 230000003078 antioxidant effect Effects 0.000 description 76
- 238000009792 diffusion process Methods 0.000 description 66
- 230000002265 prevention Effects 0.000 description 44
- 239000007787 solid Substances 0.000 description 33
- 229910045601 alloy Inorganic materials 0.000 description 32
- 239000000956 alloy Substances 0.000 description 32
- 239000010931 gold Substances 0.000 description 26
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 24
- 229910052737 gold Inorganic materials 0.000 description 24
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 21
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 18
- 239000010949 copper Substances 0.000 description 17
- 229910052802 copper Inorganic materials 0.000 description 16
- 238000005530 etching Methods 0.000 description 15
- 230000015572 biosynthetic process Effects 0.000 description 14
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 11
- 229910052721 tungsten Inorganic materials 0.000 description 11
- 239000010937 tungsten Substances 0.000 description 11
- 230000008569 process Effects 0.000 description 10
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 9
- 238000009713 electroplating Methods 0.000 description 9
- 230000004048 modification Effects 0.000 description 9
- 238000012986 modification Methods 0.000 description 9
- 229910052763 palladium Inorganic materials 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 239000012190 activator Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 239000000155 melt Substances 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 7
- 239000011347 resin Substances 0.000 description 7
- 229920005989 resin Polymers 0.000 description 7
- 239000010936 titanium Substances 0.000 description 7
- 229910052719 titanium Inorganic materials 0.000 description 7
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 7
- 230000002093 peripheral effect Effects 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 239000000843 powder Substances 0.000 description 5
- 238000007789 sealing Methods 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 4
- 229910052738 indium Inorganic materials 0.000 description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 4
- 229910000765 intermetallic Inorganic materials 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 4
- 239000011800 void material Substances 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000003064 anti-oxidating effect Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 238000007599 discharging Methods 0.000 description 3
- 238000007772 electroless plating Methods 0.000 description 3
- 230000005496 eutectics Effects 0.000 description 3
- 230000004907 flux Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000005304 joining Methods 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 230000005012 migration Effects 0.000 description 3
- 238000013508 migration Methods 0.000 description 3
- 239000003566 sealing material Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000006104 solid solution Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- KXGFMDJXCMQABM-UHFFFAOYSA-N 2-methoxy-6-methylphenol Chemical compound [CH]OC1=CC=CC([CH])=C1O KXGFMDJXCMQABM-UHFFFAOYSA-N 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910001128 Sn alloy Inorganic materials 0.000 description 2
- QCEUXSAXTBNJGO-UHFFFAOYSA-N [Ag].[Sn] Chemical compound [Ag].[Sn] QCEUXSAXTBNJGO-UHFFFAOYSA-N 0.000 description 2
- 230000003139 buffering effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- 238000010292 electrical insulation Methods 0.000 description 2
- RHZWSUVWRRXEJF-UHFFFAOYSA-N indium tin Chemical compound [In].[Sn] RHZWSUVWRRXEJF-UHFFFAOYSA-N 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000005011 phenolic resin Substances 0.000 description 2
- 229920001568 phenolic resin Polymers 0.000 description 2
- 229920001296 polysiloxane Polymers 0.000 description 2
- 230000003449 preventive effect Effects 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000009966 trimming Methods 0.000 description 2
- 229910001020 Au alloy Inorganic materials 0.000 description 1
- 229910001252 Pd alloy Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- -1 for example Polymers 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73257—Bump and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01049—Indium [In]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01073—Tantalum [Ta]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】この半導体チップ31は、機能素子3が形成された半導体基板2と、半導体基板2の一方表面に開口を有する貫通孔4の内部を埋めるように配置されたポリマー32と、ポリマー32上に形成され、機能素子3に電気接続された配線層35と、配線層34のうちポリマー32上にある部分に設けられた突起電極14とを含む。
【選択図】 図10
Description
この半導体チップ91は、シリコン(Si)からなる半導体基板90を含んでいる。半導体基板90の一方表面(以下、「表面」という。)には、複数の電極を有する機能素子(デバイス)71が形成されている。機能素子71の側方には、半導体基板90をその厚さ方向に貫通する貫通孔79が形成されている。
貫通孔79および開口72bの内壁面には、酸化シリコンからなる絶縁膜74が形成されている。絶縁膜74上、開口72a内、および開口72bと開口72aとの間のハードマスク72上を含む所定の領域には、タンタルナイトライド(TaN)やチタンナイトライド(TiN)からなる連続した拡散防止膜75が形成されている。
半導体基板90の表面において、貫通電極80上、ならびに貫通孔79および開口72b外の拡散防止膜75上には、銅からなり貫通電極80と一体の配線部材81が設けられている。開口72a内に露出した機能素子71の電極は、拡散防止膜75、配線部材81、および貫通電極80を介して、裏面側突起電極82に電気接続されている。
また、この半導体チップ91は、機能素子71に対して、表面側突起電極78を介して半導体チップ91の表面側から電気接続できるとともに、裏面側突起電極82を介して半導体チップ91の裏面側からも電気接続できる。具体的には、この半導体チップ91は、裏面側突起電極82を介して、配線基板に形成された電極パッド等に接合できる。また、半導体チップ同士を縦方向に積層し、隣接する半導体チップの表面側突起電極78と裏面側突起電極82とを接合することにより、半導体チップ91同士を電気接続できる。
表面に機能素子71が形成された半導体ウエハ(以下、単に「ウエハ」という。)Wの当該表面に、所定の部分に開口72a,72bを有するハードマスク72が形成される。開口72a内には、機能素子71の電極が露出するようにされる。また、開口72b内には、ウエハWにおいて機能素子71が形成されていない所定の領域が露出するようにされる。
これにより、開口72a,72bおよび凹所73の内部は、金属材料76でほぼ完全に埋められる。金属材料76は、拡散防止膜75を介して、ハードマスク72の開口72a内に露出した機能素子71の電極に電気接続される。金属材料76は、開口72a,72bおよび凹所73の外部にも供給され、開口72a内から開口72b内および凹所73内に渡って連続して配置するようにされる。この状態が、図24(c)に示されている。
次に、ウエハWの裏面に露出した絶縁膜74が、エッチングにより除去される。これにより、図26(g)に示すように、裏面側突起電極82を覆う拡散防止膜75が露出する。さらに、裏面側突起電極82を覆う拡散防止膜75がエッチングにより除去されて、裏面側突起電極82の先端部およびその近傍が露出する(図26(h)参照)。
これにより、半導体チップと配線基板や他の半導体チップとの接合強度および電気的な接続信頼性が低下する。
さらに、複数の半導体チップ91が厚さ方向に積層され、隣接する2つの半導体チップ91の表面側突起電極78と裏面側突起電極82とが接合された場合、これらの半導体チップ91の間に応力がかかると、この応力は接合部である低融点金属層83の付近に集中する。
この発明の他の目的は、配線基板や他の半導体チップに対する接続信頼性が高い半導体チップを提供することである。
この発明のさらに他の目的は、相互に高い信頼性で接続された複数の半導体チップを備えた半導体装置を提供することである。
この発明によれば、孔の内部に配置されたポリマー上に突起電極が形成された半導体チップを製造できる。金属材料と比べてポリマーは容易に変形できる。したがって、このような半導体チップは、突起電極を介して配線基板に形成された電極パッドや他の半導体チップ等に接合された状態で応力が与えられても、このような応力をポリマーにより緩和できる。このため、突起電極と電極パッドや他の半導体チップの突起電極との接合部が破断し難い。すなわち、この製造方法により、接続信頼性が高い半導体チップを製造できる。
ポリマーが配置される孔は、凹所であってもよく、半導体基板を厚さ方向に貫通する貫通孔であってもよい。
請求項2記載の発明は、上記配線層形成工程が、上記孔の縁部と上記配線層との間から上記ポリマーが露出するように上記配線層を形成する工程を含むことを特徴とする請求項1記載の半導体チップの製造方法である。
孔の縁部と配線層との間からのポリマーの露出面積が大きい程、自由に動きやすくなり、上述の応力緩和の効果が大きくなる。
上記薄型化工程は、上記導電膜を残した状態で、上記半導体基板を上記凹所の深さより小さな厚さに薄型化する工程を含んでいてもよい。この場合、半導体基板の他方表面から突出し、導電膜に覆われたポリマーを形成することができる。このような製造方法により得られた半導体チップは、半導体チップの他方表面から突出し導電膜に覆われたポリマーを裏面側突起電極として、配線基板に形成された電極パッドや他の半導体チップの突起電極に接合できる。
請求項4記載の発明は、機能素子(3)が形成された半導体基板(2)と、この半導体基板の一方表面に開口を有する孔の内部を埋めるように配置されたポリマー(32)と、上記孔の内部に埋められたポリマー上に形成され、上記機能素子に電気接続された配線層(35,41A,41B,41C,41D)と、上記配線層のうち上記ポリマー上にある部分に設けられた突起電極(14,40)とを含むことを特徴とする半導体チップ(31,37,38,39)である。
請求項5記載の発明は、上記ポリマーが、上記凹所の縁部と上記配線層との間から露出されていることを特徴とする請求項4記載の半導体チップである。
この半導体チップは、請求項2記載の製造方法により製造することができ、請求項2記載の製造方法と同様の効果を奏することができる。
請求項7記載の発明は、厚さ方向に積層された複数の請求項4ないし6のいずれかに記載の半導体チップ(1,21,25,31,37,38,39)を含むことを特徴とする半導体装置(45,55,65,66,68)である。
複数の半導体チップは、配線基板(インタポーザ)やリードフレームの上に積層されて接続されていてもよい。また、複数の半導体チップは、他の半導体チップなどの固体装置を介して、配線基板やリードフレームなどに積層されて接続されていてもよい。これらの場合、各半導体チップの機能素子(能動層)が形成された面は、配線基板やリードフレームに側に向けられていてもよく、配線基板やリードフレームとは反対側に向けられていてもよい。固体装置や半導体チップと配線基板やリードフレームとは、たとえば、ボンディングワイヤにより電気接続されていてもよい。
他の半導体チップ(1,21,25)の製造方法は、表面および裏面を有し上記表面に機能素子(3)が形成された半導体基板(2,W)の上記表面から、この半導体基板の厚さ方向に延びる凹所(9)を形成する工程と、上記凹所の内壁面に不活性な第1の金属材料を供給して、当該第1の金属材料からなる酸化防止膜(8)を形成する工程と、この酸化防止膜を形成する工程の後、上記凹所内に上記第1の金属材料より酸化しやすい金属を含む第2の金属材料(19,20)を供給する工程と、上記凹所内に供給された第2の金属材料と上記機能素子とを電気接続する工程と、上記酸化防止膜を残した状態で、上記半導体基板をその裏面から除去して、その厚さが上記凹所の深さより薄くなるようにし、上記凹所を上記半導体基板の厚さ方向に貫通する貫通孔(4)とし、上記凹所内に配置された上記第2の金属材料を、上記半導体基板の上記表面側と上記裏面側とを電気接続する貫通電極(10)とするとともに上記半導体基板の上記裏面側から突出した裏面側突起電極(15)とする薄型化工程とを含む。
この製造方法によれば、半導体基板を薄型化することにともなって、酸化防止膜に覆われた裏面側突起電極が形成される。半導体基板を薄型化した後、別途、裏面側突起電極および酸化防止膜の形成を行う場合、薄型化された半導体基板のハンドリングおよび裏面側突起電極形成時のアライメントが困難になる。この製造方法によれば、このような問題は生じず、容易に酸化防止膜に覆われた裏面側突起電極を形成できるので、コストを低減できる。
また、酸化膜を除去するためにフラックス等の活性剤を使用する必要がない(または、活性剤の使用量を低減できる)ので、活性剤を起源とする不純物イオンによるマイグレーションが生じて電気的な短絡が形成されたり、裏面側突起電極と電極パッド等との接合界面に非金属物質が巻き込まれて接続信頼性が低下するおそれがない(少ない)。
上記第1の金属材料は、たとえば、金およびパラジウムの1種以上であってもよい。金やパラジウムからなる酸化防止膜は、大気中で放置されていても、その露出表面に酸化膜が形成されることはない。この場合、第2の電極材料は、たとえば、銅、タングステン、アルミニウムとすることができる。凹所内に第2の金属材料を供給する工程は、凹所内に、金やパラジウムなどの第1の金属材料と同種の金属材料を供給する工程を含んでいてもよい。
この半導体チップの製造方法は、上記凹所を形成する工程の後、上記酸化防止膜を形成する工程の前に、上記凹所の内壁面に電気的絶縁性を有する材料を供給して、当該電気的絶縁性を有する材料からなる絶縁膜(5)を形成する工程をさらに含んでもよい。
薄型化工程において、絶縁膜に対するエッチング速度が半導体基板に対するエッチング速度より小さくなるような条件で、半導体基板の裏面をエッチングすることにより、絶縁膜とともに酸化防止膜を残した状態で、半導体基板の厚さを凹所の深さより小さな厚さにすることができる。
この半導体チップの製造方法は、上記凹所を形成する工程の後、上記酸化防止膜を形成する工程の前に、上記凹所の内壁面に、上記貫通孔内から上記半導体基板への金属原子の拡散を抑制する拡散防止膜(7)を形成する拡散防止膜形成工程をさらに含んでもよい。
この半導体チップ(25)の製造方法は、上記酸化防止膜を形成する工程の後、上記凹所に第2の金属材料を供給する工程の前に、上記凹所の内壁面に、上記酸化防止膜と上記第2の金属材料との間の金属原子の拡散を抑制する金属間拡散防止膜(26)を形成する工程をさらに含んでもよい。
また、貫通電極や裏面側突起電極を構成する金属原子と、酸化防止膜を構成する金属原子とが相互拡散しやすい場合において、金属間拡散防止膜を設けることにより、それぞれの金属原子の他方の金属中への拡散速度の差に起因して、一方の金属材料中にボイド(いわゆるカーケンドルボイド)が生ずることを防止できる。
この半導体チップの製造方法は、上記第2の金属材料が、固相線温度が60℃以上かつ370℃以下の温度範囲である低融点金属材料を含み、上記凹所に第2の金属材料を供給する工程が、上記凹所の底部に、当該低融点金属材料を供給して、低融点金属層(19)を形成する低融点金属層形成工程をさらに含んでもよい。
上記低融点金属層形成工程は、上記凹所の底部にのみ当該低融点金属材料を供給するものであってもよく、この場合、上記凹所に第2の金属材料を供給する工程は、上記低融点金属層形成工程の後、上記凹所に上記低融点金属より固相線温度が高い高融点金属材料を供給する工程を含むものとすることができる。これにより、貫通電極および裏面側突起電極のうち、少なくとも貫通電極の一部が高融点金属材料からなる半導体チップを得ることができる。すなわち、低融点金属材料は、貫通電極の少なくとも一部をなす高融点金属材料より、固相線温度が低いものとすることができる。
上記低融点金属材料は、たとえば、錫(Sn)、錫を含む合金(たとえば、錫−銀(Ag)−銅合金)、インジウム(In)、インジウムを含む合金(たとえば、インジウム−錫合金)からなるものとすることができる。これらの低融点金属は、大気雰囲気中に露出されていると容易に酸化するが、この製造方法によれば、低融点金属層が酸化防止膜に覆われた半導体チップを製造できるので、低融点金属層が酸化しないようにすることができる。したがって、裏面側突起電極と電極パッドや他の突起電極との接合部に、金属酸化物が介在しないようにすることができるので、接続信頼性を高くすることができる。
この半導体チップの製造方法は、上記ペースト供給工程の後、上記金属材料供給工程の前に、加熱により当該ペースト中の有機物を除去する工程を含んでいることが好ましい。これにより、低融点金属層中の有機物量を低減して、裏面側突起電極と配線基板に形成された電極パッド等との接合が、有機物により阻害されないようにすることができる。
これにより、低融点金属ペーストが凹所の底部にのみ供給されるようにすることができるので、配線基板に形成された電極パッド等に対する接合部である裏面側突起電極の先端部のみに低融点金属層が形成された半導体チップを得ることができる。
他の半導体チップ(1,21,25)は、表面および裏面を有する半導体基板(2)と、この半導体基板の上記表面に形成された機能素子(3)と、上記機能素子に電気接続され、この機能素子の側方で上記半導体基板を厚さ方向に貫通する貫通孔(4)内に配置され、上記半導体基板の上記表面側と上記裏面側とを電気接続する貫通電極(10)と、上記半導体基板の裏面から突出し、上記貫通電極の側面と連続した側面を有する裏面側突起電極(15)と、上記裏面側突起電極を覆い、上記貫通孔内で上記半導体基板と上記貫通電極との間に配置され、不活性な金属材料からなる酸化防止膜(8)とを含む。
上記酸化防止膜は、金およびパラジウムのうち1種以上の金属からなっていてもよい。
この半導体チップは、上記貫通孔内で、上記酸化防止膜と上記半導体基板との間に配置された絶縁膜(5)をさらに含んでもよい。
この半導体チップは、上記貫通孔内で、上記酸化防止膜と上記貫通電極との間に配置され、上記酸化防止膜と上記貫通電極との間の金属原子の拡散を抑制する金属間拡散防止膜(26)をさらに含んでもよい。
図1は、突起電極を有する半導体チップの構造を示す図解的な断面図である。
この半導体チップ1は、シリコン(Si)からなる半導体基板2を含んでいる。半導体基板2の一方表面(以下、「表面」という。)には、複数の電極を有する機能素子(デバイス)3が形成されている。機能素子3の側方には、半導体基板2を厚さ方向に貫通する貫通孔4が形成されている。
貫通孔4および開口6bの内壁面には、酸化シリコンからなる絶縁膜5が形成されている。絶縁膜5上、開口6a内に露出した機能素子3の電極上、および開口6bと開口6aとの間のハードマスク6上を含む所定の領域には、チタンタングステン(TiW)やタンタルナイトライド(TaN)やチタンナイトライド(TiN)からなる連続した拡散防止膜7が形成されている。
貫通孔4および開口6bの内部は、貫通電極10で埋められている。半導体基板2の表面において、貫通電極10上、ならびに貫通孔4および開口6b外の拡散防止膜7上には、貫通電極10と一体の配線部材11が設けられている。貫通電極10および配線部材11は、銅(Cu)、タングステン(W)、金、もしくはアルミニウム(Al)、またはこれらの合金からなる。
配線部材11の上には、チタンタングステン(TiW)やチタンからなるUBM(Under Bump Metal)層13を介して、金または銅からなる表面側突起電極(バンプ)14が形成されている。表面側突起電極14およびUBM層13は、貫通電極10のほぼ真上に(半導体基板2を垂直に見下ろす平面視において、貫通電極10とほぼ重なるように)に配置されている。
以上のような構成により、機能素子3対して、表面側突起電極14を介して半導体チップ1の表面側から電気接続できるとともに、裏面側突起電極15を介して半導体チップ1の裏面側からも電気接続できる。
このような半導体チップ1を、複数個厚さ方向に積層して裏面側突起電極15を介して半導体チップ1相互間を接合することにより、これらの半導体チップ1が相互に高い接合強度で接合されるとともに、電気的に良好に接続されたマルチチップ型の半導体装置を製造できる。
次に、反応性イオンエッチング(RIE)により、開口6b内に露出したウエハWがエッチングされて、凹所9が形成される。この間、開口6aは、レジストで塞がれた状態とされ、機能素子3がエッチングされないようにされる。続いて、CVD(Chemical Vapor Deposition)法により、凹所9の内表面に酸化珪素が供給されて絶縁膜5が形成される。この状態が、図2(a)に示されている。続いて、開口6a,6b内および凹所9内を含むウエハW表面側の露出表面全面に、タンタルまたはチタン、および窒素が供給されて、拡散防止膜7が形成される(図2(b)参照)。
次に、ディスペンサにより、凹所9の底部に、低融点金属の粉末および有機物を含む低融点金属ペースト18が供給される。ディスペンサは、先端に低融点金属ペースト18の吐出口が形成されたニードル17を備えており、ニードル17の先端部が凹所9内に挿入され、吐出口が凹所9の底面に近接された状態で、この吐出口から低融点金属ペースト18が吐出される(図3(d)参照)。
続いて、ウエハWが適当な温度に加熱されて、低融点金属ペースト18中の有機物が除去される。これにより、図3(e)に示すように、低融点金属の粉末の集合物である低融点金属層19が、凹所9の底部にのみ配置された状態となる。
次に、所定のパターンのマスクを用いて、金属材料20(電解めっきにより形成される場合は、シード層を含む。)、酸化防止膜8、および拡散防止膜7のうち、ウエハWを垂直に見下ろす平面視において、凹所9(開口6b)および開口6aを含む所定の領域以外の部分が、エッチングにより除去される。この状態が、図4(g)に示されている。
続いて、金属材料20上に、UBM層13および表面側突起電極14が順次形成される。UBM層13および表面側突起電極14は、ウエハWを垂直に見下ろす平面視において、凹所9とほぼ重なる領域に形成される(図4(h)参照)。また、金属材料20の上に表面保護膜が形成されている場合は、UBM層13の形成に先立って、表面側突起電極14の形成領域に表面保護膜が存在しない状態にされる。
次に、ウエハWの裏面に露出した絶縁膜5が、エッチングにより除去される。これにより、図5(j)に示すように、裏面側突起電極15を覆う拡散防止膜7が露出する。さらに、裏面側突起電極15を覆う拡散防止膜7がエッチングにより除去されて、裏面側突起電極15を覆う酸化防止膜8が露出する。
この製造方法によれば、ウエハWを薄型化することにともなって、酸化防止膜8に覆われた裏面側突起電極15が形成される。ウエハWを薄型化した後、別途、裏面側突起電極15および酸化防止膜8の形成を行う場合、薄型化されたウエハWのハンドリングおよび裏面側突起電極15形成時のアライメントが困難になる。この製造方法によれば、このような問題は生じず、容易に酸化防止膜8に覆われた裏面側突起電極15を形成できるので、コストを低減できる。
この半導体チップ21は、半導体チップ1と類似した構造を有するが、裏面側突起電極22は、低融点金属層19(図1参照)を含んでおらず、裏面側突起電極22の全体が、貫通電極10と同種の材料(銅、タングステン、もしくはアルミニウム、またはこれらの合金)からなる。貫通電極10と裏面側突起電極22とは、一体に形成されている。裏面側突起電極22は、半導体チップ1の裏面側突起電極15と同様に、酸化防止膜8で覆われている。
図7は、図6に示す半導体チップ21の製造方法を説明するための図解的な断面図である。
図8は、突起電極を有するさらに他の半導体チップの製造方法を説明するための図解的な断面図である。図6に示す半導体チップ21の各部に対応する部分には、図8に同一符号を付して説明を省略する。
酸化防止膜8を構成する金属と貫通電極10および配線部材11を構成する金属とが反応しやすい場合、たとえば、酸化防止膜8が金からなり、貫通電極10および配線部材11が銅からなる場合、金属間拡散防止膜26により、これらの間の反応を防止できる。これにより、裏面側突起電極22を覆う酸化防止膜8を構成する金属原子が、裏面側突起電極22中に拡散して、酸化防止膜8が消失することを防止でき、裏面側突起電極22の表面が酸化する事態を回避できる。
一方、酸化防止膜8が金からなり、貫通電極10等がニッケル(Ni)からなる場合や、酸化防止膜8の種類によらず貫通電極10等がタングステンからなる場合などは、酸化防止膜8を構成する金属と貫通電極10等を構成する金属とが反応し難い。このような場合は、金属間拡散防止膜26は設けなくてもよい。
酸化防止膜8の形成(図2(c)参照)までが、半導体チップ1の製造方法と同様に実施された後、低融点金属ペースト18を供給する工程(図3(d)参照)が実施されることなく、凹所9内を含むウエハW表面側の露出表面全面に、チタンおよびタングステン、またはチタンが単独で供給されて金属間拡散防止膜26が形成される(図9(a)参照)。この工程は、無電解めっき、スパッタ法、CVD法などにより実施できる。
続いて、金属材料20(電解めっきにより形成される場合は、シード層を含む。)、金属間拡散防止膜26、酸化防止膜8、および拡散防止膜7のうち、凹所9内、開口6a,6b内、およびこれらの間のハードマスク6上を含む所定の領域以外の部分が除去される。この状態が、図9(c)に示されている。その後、UMB層13および表面側突起電極14を形成する工程(図4(h)参照)以下が、半導体チップ1の製造方法と同様に実施されて、図8に示す半導体チップ25が得られる。
この半導体チップ31は、図6に示す半導体チップ21と類似した構造を有するが、貫通電極10および配線部材11は設けられておらず、貫通孔4内には、ポリイミド、エポキシ、フェノール系樹脂、シリコーン、アクリル系樹脂などからなるポリマー32が埋められている。また、酸化防止膜8の代わりに、金、パラジウム、またはそれらの合金からなる導電膜34が設けられている。
配線層35の上には、表面側突起電極14が形成されている。表面側突起電極14は、半導体基板2を垂直に見下ろす平面視において、ポリマー32より大きく、ポリマー32の形成領域は表面側突起電極14の形成領域内に完全に含まれている。表面側突起電極14は、配線層35、導電膜34、および拡散防止膜7を介して、機能素子3に電気接続されている。
図11は、図10に示す半導体チップ31の製造方法を説明するための図解的な断面図である。
次に、液状のポリマー32が凹所9内に充填された後、固化される。ポリマー32の表面とその近傍の拡散防止膜7の表面とは、ほぼ面一になるようにされる。この状態が、図11(a)に示されている。
次に、ウエハWの表面において、ポリマー32の表面およびその近傍の拡散防止膜7を覆うように、配線層35が形成され、さらに、配線層35の上に、表面側突起電極14が形成される。
図12ないし図14は、図10に示す半導体チップ31の変形例に係る半導体チップの構造を示す図解的な断面図(図12(a)ないし図14(a))および平面図(図12(b)ないし図14(b)および図14(c))である。半導体チップ31の各部に対応する部分には、図12ないし図14に同一符号を付して説明を省略する。
図12に示す半導体チップ37では、貫通孔4(導電膜34の内周部)の1辺の長さより大きな幅を有する帯状の形状を有する配線層41Aが、ポリマー32を完全に覆うように設けられている(図12(b)参照)。表面側突起電極40は、配線層41Aの上に設けられている。
一方、図14(c)に示す配線層41Dは、いわゆるティアードロップ形状を有しており、ポリマー上部の縁部と延設部の縁部とは曲線をなしている。この場合、ポリマー上部と延設部との間に亀裂は生じ難い。すなわち、断線しにくい。
配線基板46は絶縁体からなる。配線基板46には、配線基板46を厚さ方向に貫通する貫通電極47が形成されている。配線基板46の一方表面側で貫通電極47には金属ボール(たとえば、半田ボール)48が接合されている。配線基板46の金属ボール48側とは反対側の面には、所定のパターンの配線49が形成されている。配線49は貫通電極47に電気接続されており、配線49の所定の部分には金属からなるバンプ50が形成されている。
配線基板46のバンプ50は、半導体チップ1の裏面側突起電極15と接合されている。隣接する2つの半導体チップ1において、一方の半導体チップ1の表面側突起電極14と、他方の半導体チップ1の裏面側突起電極15とが接合されている。
また、低融点金属層19を覆う酸化防止膜8(図1参照)は、半導体装置45においては、低融点金属層19(裏面側突起電極15)や合金層52,53,54に取り込まれて消失している。
以上のような構成により、各半導体チップ1に備えられた機能素子3は、配線部材11、貫通電極10、裏面側突起電極15、表面側突起電極14、バンプ50、配線49、および貫通電極47を介して、所定の金属ボール48に電気接続されている。各半導体チップ1に備えられた貫通電極10はほぼ直線上にのるように配列されているので、配線基板46に隣接していない半導体チップ1の機能素子3も、短い距離で配線基板46上の配線49に接続されている。
最上段の(配線基板46から最も遠い)半導体チップ1の機能素子3が形成された面が、配線基板46側とは反対側に向けられていることにより、この半導体装置45は以下のような利点を有する。
他の(最上段以外の)半導体チップ1は、制御用チップやメモリ用チップを含んでいてもよい。
このような半導体装置45は、配線基板46上に順次半導体チップ1を積層して接合することにより形成できる。この際、裏面側突起電極15と表面側突起電極14またはバンプ50とが接触された状態で、半導体チップ1が、低融点金属層19を構成する低融点金属の固相線温度以上(好ましくは液相線温度以上)の温度に、所定時間加熱される。
図16は、図15に示す半導体装置45の変形例に係る半導体装置の製造工程における構造を示す図解的な断面図である。図15の半導体装置45の各部に対応する部分には、図16に同一符号を付して説明を省略する。
隣接する2つの半導体チップ1の接合部には、低融点金属層19は存在しておらず、一方の半導体チップ1の表面側突起電極14と他方の半導体チップ1の貫通電極10との間には、合金層52Aが形成されている。合金層52Aは、低融点金属層19を構成する金属と、表面側突起電極14を構成する金属と、貫通電極10を構成する金属と、酸化防止膜8を構成する金属とを含む。
図17は、図1に示す半導体チップ1を複数個含む第2の半導体装置の構造を示す図解的な断面図である。図15の半導体装置45の各部に対応する部分には、図17に同一符号を付して説明を省略する。
配線基板56および固体装置57を厚さ方向に見下ろす平面視において、配線基板56は固体装置57より大きく、固体装置57および半導体チップ1,60を厚さ方向に見下ろす平面視において、固体装置57は半導体チップ1,60より大きい。複数の半導体チップ1および半導体チップ60は、これらを厚さ方向に見下ろす平面視において、ほぼ同じ大きさおよび形状を有しており、ほぼ重なるように配置されている。
配線基板56の一方表面外周部で、固体装置57が対向していない領域には、電極パッド(図示せず)が設けられており、この電極パッドは、配線基板56の内部や表面で再配線されて、配線基板56の他方表面に設けられた金属ボール48に電気接続されている。
固体装置57の上記一方表面内方の領域には、半導体チップ1の表面側突起電極14に対応する位置に、電極パッド58が形成されている。固体装置57に隣接する半導体チップ1の表面側突起電極14は、電極パッド58に接合されている。また、隣接する2つの半導体チップ1において、一方の半導体チップ1の表面側突起電極14と、他方の半導体チップ1の裏面側突起電極15とは、図15に示す半導体装置45または図16に示す半導体装置と同様にして接合されている。
各半導体チップ1,60の間、および半導体チップ1と固体装置57との間の空隙は、層間封止材61で封止されている。
この半導体装置65は、図17に示す半導体装置55と類似した構造を有するが、固体装置57を含んでおらず、配線基板56の上には、半導体チップ60、複数の半導体チップ1、半導体チップ1Aが順に積層されている。最上部の(配線基板56から最も遠い)半導体チップ1Aは、半導体チップ1と類似した構造を有するが、表面側突起電極14の代わりに、電極パッド14Pが設けられている。電極パッド14Pは、ボンディングワイヤ62を介して、配線基板56の電極パッドに接続されている。
図1および図18を参照して、以上のような構成により、各半導体チップ60,1A,1に備えられた機能素子3は、配線部材11、貫通電極10、突起電極63、裏面側突起電極15、表面側突起電極14、電極パッド14P、ボンディングワイヤ62、および配線基板56を介して、所定の金属ボール48に電気接続されている。
電極パッド14Pは、その上に容易にワイヤボンディングできるように、半導体基板2を垂直に見下ろす平面視において表面側突起電極14より大きな面積を有するようにされている。電極パッド14Pの面積が充分広い場合、電極パッド14P上の任意の位置にボンディングワイヤ62を接合できる。
図20(a)に示す半導体装置65Aは、半導体チップ1Aに相当する半導体チップ1Bを備えている。この半導体チップ1Bは、配線部材11上から、半導体基板2を垂直に見下ろす平面視において、配線部材11の形成領域外(ハードマスク6上)に延設された電極パッド14Pを備えている。
配線部材11Pを厚く形成することにより、ワイヤボンディングする際の衝撃を、ある程度配線部材11Pで吸収して、配線部材11Pより下に存在する構造部に与えられる衝撃を緩和できる。配線部材11Pの厚さは、電解めっきなどによりウエハWの表面に金属材料20を供給する工程(図3(f)参照)における当該金属材料20の供給量を調整することにより容易に制御できる。
図20(c)に示す半導体装置65Cは、半導体チップ1Aに相当する半導体チップ1Dを備えている。半導体チップ1Dのハードマスク6には、半導体チップ1,1A,1B,1Cのハードマスク6に形成された開口6aより大きな開口6cが形成されている。
配線部材11は、機能素子3の当該電極(ボンディングワイヤ62が接合されている電極)には電気接続されておらず、図外の位置で機能素子3の他の電極に電気接続されている。
図21は、図1に示す半導体チップ1を複数個含む第4の半導体装置の構造を示す図解的な断面図である。図17の半導体装置55の各部に対応する部分には、図21に同一符号を付して説明を省略する。
リードフレーム67は、固体装置57を下方(半導体チップ1とは反対側)から支持する支持部67aと、支持部67aの側方で支持部67aとほぼ同一平面内に配置された複数のリード端子部67bとを備えている。
図1および図21を参照して、以上のような構成により、各半導体チップ1,60に備えられた機能素子3は、配線部材11、貫通電極10、突起電極63、裏面側突起電極15、表面側突起電極14、電極パッド58、固体装置57、電極パッド59、およびボンディングワイヤ62を介して、所定のリード端子部67bに電気接続されている。
一方、半田により、支持部67aとリード端子部67bとが電気的に短絡するおそれがない限り、支持部67aおよび固体装置57を厚さ方向に見下ろす平面視において、支持部67aが固体装置57より大きくされて、支持部67aとリード端子部67bとの間隔が狭くされていてもよい。
この半導体装置68は、図21に示す半導体装置66と類似した構造を有するが、固体装置57を含んでおらず、支持部67aの上には、半導体チップ60、および複数の半導体チップ1、半導体チップ1Aが順に積層されている。半導体チップ1,1A,60の機能素子3が形成された面は、この実施形態では、いずれも支持部67aとは反対側に向けられている。支持部67aと半導体チップ60との間には、層間封止材61は介在されておらず、支持部67aと半導体チップ60とは直接接合されている。
図1および図22を参照して、以上のような構成により、各半導体チップ60,1,1Aに備えられた機能素子3は、配線部材11、貫通電極10、突起電極63、裏面側突起電極15、表面側突起電極14、電極パッド14P、およびボンディングワイヤ62を介して、所定のリード端子部67bに電気接続されている。
図15ないし図22の半導体装置45,55,65,66,68は、いずれも複数の半導体チップ1が積層された構造を有するが、半導体チップ1の代わりに、半導体チップ21,25,31,37,38,39が積層されていてもよい。また、半導体装置45,55,65,66,68は、同種の半導体チップ1が積層されている例であるが、異なる種類の複数の半導体チップ1,21,25,31,37,38,39が積層されていてもよい。
その他、特許請求の範囲に記載された事項の範囲で種々の変更を施すことが可能である。
3 機能素子
4 貫通孔
5 絶縁膜
9 凹所
14,40 表面側突起電極
15 裏面側突起電極
31,37,38,39 半導体チップ
32 ポリマー
34 導電膜
35,41A,41B,41C,41D 配線層
45,55,65,66,68 半導体装置
W 半導体ウエハ
Claims (7)
- 機能素子が形成された半導体基板の一方表面に開口する孔を形成する工程と、
この孔の内部にポリマーを埋め込む工程と、
この孔の内部に埋め込まれた上記ポリマーの露出表面上に、上記機能素子に電気接続された配線層を形成する配線層形成工程と、
上記ポリマー上の配線層に突起電極を形成する工程とを含むことを特徴とする半導体チップの製造方法。 - 上記配線層形成工程が、上記孔の縁部と上記配線層との間から上記ポリマーが露出するように上記配線層を形成する工程を含むことを特徴とする請求項1記載の半導体チップの製造方法。
- 上記孔を形成する工程が、上記孔としての凹所を形成する工程を含み、
上記機能素子が上記半導体基板の上記一方表面に形成されており、
上記凹所を形成する工程の後、上記凹所内に上記ポリマーを供給する工程の前に、上記凹所の内壁面に導電性材料を供給して、上記機能素子に電気接続された導電膜を形成する工程と、
上記凹所内にポリマーを供給する工程の後、上記半導体基板を上記一方表面とは異なる他方表面から除去し、上記半導体基板の厚さを上記凹所の深さより小さな厚さに薄型化して上記凹所を上記半導体基板の厚さ方向に貫通する貫通孔とし、上記導電膜が、上記半導体基板の上記一方表面側と上記他方表面側とに渡って配設された状態とする薄型化工程とをさらに含むことを特徴とする請求項1または2記載の半導体チップの製造方法。 - 機能素子が形成された半導体基板と、
この半導体基板の一方表面に開口を有する孔の内部を埋めるように配置されたポリマーと、
上記孔の内部に埋められたポリマー上に形成され、上記機能素子に電気接続された配線層と、
上記配線層のうち上記ポリマー上にある部分に設けられた突起電極とを含むことを特徴とする半導体チップ。 - 上記ポリマーが、上記凹所の縁部と上記配線層との間から露出されていることを特徴とする請求項4記載の半導体チップ。
- 機能素子が形成された半導体基板と、
この半導体基板を厚さ方向に貫通する貫通孔内に配置されたポリマーと、
上記貫通孔内に配置されたポリマー上に形成され、上記機能素子に電気接続された配線層と、
この配線層のうち上記ポリマー上にある部分に設けられた突起電極と、
上記貫通孔内で、上記半導体基板の一方表面と他方表面との間に渡って配設され、上記機能素子に電気接続された導電膜とを含むことを特徴とする半導体チップ。 - 厚さ方向に積層された複数の請求項4ないし6のいずれかに記載の半導体チップを含むことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007105203A JP4534096B2 (ja) | 2007-04-12 | 2007-04-12 | 半導体チップおよびその製造方法、ならびに半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007105203A JP4534096B2 (ja) | 2007-04-12 | 2007-04-12 | 半導体チップおよびその製造方法、ならびに半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003406446A Division JP3990347B2 (ja) | 2003-12-04 | 2003-12-04 | 半導体チップおよびその製造方法、ならびに半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007194669A true JP2007194669A (ja) | 2007-08-02 |
JP4534096B2 JP4534096B2 (ja) | 2010-09-01 |
Family
ID=38450051
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007105203A Expired - Lifetime JP4534096B2 (ja) | 2007-04-12 | 2007-04-12 | 半導体チップおよびその製造方法、ならびに半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4534096B2 (ja) |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100895821B1 (ko) | 2008-01-10 | 2009-05-08 | 주식회사 하이닉스반도체 | 반도체 패키지 및 이를 갖는 적층 반도체 패키지 |
JP2009267154A (ja) * | 2008-04-25 | 2009-11-12 | Powertech Technology Inc | リードオンパドル型半導体パッケージ |
JP2011501465A (ja) * | 2007-10-23 | 2011-01-06 | ヒューレット−パッカード デベロップメント カンパニー エル.ピー. | デバイス間およびデバイス内の光相互接続を有する三次元ダイスタック |
JP2011517114A (ja) * | 2008-04-11 | 2011-05-26 | マイクロン テクノロジー, インク. | ダイ積層を介した小直径、高密度スルーウェーハのためのアラインメント/センタリングガイドの生成方法 |
JP2011129684A (ja) * | 2009-12-17 | 2011-06-30 | Elpida Memory Inc | 半導体装置及びその製造方法 |
US8026592B2 (en) | 2008-08-18 | 2011-09-27 | Samsung Electronics Co., Ltd. | Through-silicon via structures including conductive protective layers |
CN103021940A (zh) * | 2012-12-12 | 2013-04-03 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
JP2013093499A (ja) * | 2011-10-27 | 2013-05-16 | Fujitsu Ltd | 接続基板、半導体装置、接続基板の製造方法 |
JP2013538460A (ja) * | 2010-09-09 | 2013-10-10 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 冗長シリコン貫通ビアを伴う半導体チップ |
JP5621593B2 (ja) * | 2008-06-23 | 2014-11-12 | 日本電気株式会社 | 半導体素子、及びその製造方法 |
KR20140144524A (ko) * | 2013-06-11 | 2014-12-19 | 에스케이하이닉스 주식회사 | 적층 반도체 패키지 및 이의 제조방법 |
JP2015159147A (ja) * | 2014-02-21 | 2015-09-03 | ローム株式会社 | 半導体装置 |
JP2015207636A (ja) * | 2014-04-18 | 2015-11-19 | 有限会社 ナプラ | 電子デバイス、その製造方法、金属粒子及び導電性ペースト |
US9515044B1 (en) | 2015-10-14 | 2016-12-06 | Napra Co., Ltd. | Electronic device, method of manufacturing the same, metal particle, and electroconductive paste |
JP2018137479A (ja) * | 2018-05-02 | 2018-08-30 | ローム株式会社 | 電圧生成装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003203889A (ja) * | 2002-01-08 | 2003-07-18 | Fujitsu Ltd | 半導体装置の製造方法 |
WO2003079430A1 (en) * | 2002-03-19 | 2003-09-25 | Seiko Epson Corporation | Semiconductor device and its manufacturing method, circuit board and electronic apparatus |
JP2003273155A (ja) * | 2002-03-18 | 2003-09-26 | Fujitsu Ltd | 半導体装置及びその製造方法 |
-
2007
- 2007-04-12 JP JP2007105203A patent/JP4534096B2/ja not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003203889A (ja) * | 2002-01-08 | 2003-07-18 | Fujitsu Ltd | 半導体装置の製造方法 |
JP2003273155A (ja) * | 2002-03-18 | 2003-09-26 | Fujitsu Ltd | 半導体装置及びその製造方法 |
WO2003079430A1 (en) * | 2002-03-19 | 2003-09-25 | Seiko Epson Corporation | Semiconductor device and its manufacturing method, circuit board and electronic apparatus |
Cited By (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011501465A (ja) * | 2007-10-23 | 2011-01-06 | ヒューレット−パッカード デベロップメント カンパニー エル.ピー. | デバイス間およびデバイス内の光相互接続を有する三次元ダイスタック |
KR100895821B1 (ko) | 2008-01-10 | 2009-05-08 | 주식회사 하이닉스반도체 | 반도체 패키지 및 이를 갖는 적층 반도체 패키지 |
JP2011517114A (ja) * | 2008-04-11 | 2011-05-26 | マイクロン テクノロジー, インク. | ダイ積層を介した小直径、高密度スルーウェーハのためのアラインメント/センタリングガイドの生成方法 |
US9136259B2 (en) | 2008-04-11 | 2015-09-15 | Micron Technology, Inc. | Method of creating alignment/centering guides for small diameter, high density through-wafer via die stacking |
JP2009267154A (ja) * | 2008-04-25 | 2009-11-12 | Powertech Technology Inc | リードオンパドル型半導体パッケージ |
JP5621593B2 (ja) * | 2008-06-23 | 2014-11-12 | 日本電気株式会社 | 半導体素子、及びその製造方法 |
US8026592B2 (en) | 2008-08-18 | 2011-09-27 | Samsung Electronics Co., Ltd. | Through-silicon via structures including conductive protective layers |
JP2011129684A (ja) * | 2009-12-17 | 2011-06-30 | Elpida Memory Inc | 半導体装置及びその製造方法 |
JP2013538460A (ja) * | 2010-09-09 | 2013-10-10 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 冗長シリコン貫通ビアを伴う半導体チップ |
US9437561B2 (en) | 2010-09-09 | 2016-09-06 | Advanced Micro Devices, Inc. | Semiconductor chip with redundant thru-silicon-vias |
US11469212B2 (en) | 2010-09-09 | 2022-10-11 | Advanced Micro Devices, Inc. | Semiconductor chip with redundant thru-silicon-vias |
JP2013093499A (ja) * | 2011-10-27 | 2013-05-16 | Fujitsu Ltd | 接続基板、半導体装置、接続基板の製造方法 |
CN103021940A (zh) * | 2012-12-12 | 2013-04-03 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
KR20140144524A (ko) * | 2013-06-11 | 2014-12-19 | 에스케이하이닉스 주식회사 | 적층 반도체 패키지 및 이의 제조방법 |
KR101936405B1 (ko) | 2013-06-11 | 2019-04-03 | 에스케이하이닉스 주식회사 | 적층 반도체 패키지 및 이의 제조방법 |
US9984990B2 (en) | 2014-02-21 | 2018-05-29 | Rohm Co., Ltd. | Semiconductor device |
US10276533B2 (en) | 2014-02-21 | 2019-04-30 | Rohm Co., Ltd. | Semiconductor device |
US10483227B2 (en) | 2014-02-21 | 2019-11-19 | Rohm Co., Ltd. | Semiconductor device |
US10833037B2 (en) | 2014-02-21 | 2020-11-10 | Rohm Co., Ltd. | Semiconductor device |
JP2015159147A (ja) * | 2014-02-21 | 2015-09-03 | ローム株式会社 | 半導体装置 |
JP2015207636A (ja) * | 2014-04-18 | 2015-11-19 | 有限会社 ナプラ | 電子デバイス、その製造方法、金属粒子及び導電性ペースト |
US9515044B1 (en) | 2015-10-14 | 2016-12-06 | Napra Co., Ltd. | Electronic device, method of manufacturing the same, metal particle, and electroconductive paste |
JP2018137479A (ja) * | 2018-05-02 | 2018-08-30 | ローム株式会社 | 電圧生成装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4534096B2 (ja) | 2010-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3990347B2 (ja) | 半導体チップおよびその製造方法、ならびに半導体装置 | |
JP4534096B2 (ja) | 半導体チップおよびその製造方法、ならびに半導体装置 | |
US20240120211A1 (en) | Stiffener package and method of fabricating stiffener package | |
US7416963B2 (en) | Manufacturing method of semiconductor device | |
JP4307284B2 (ja) | 半導体装置の製造方法 | |
US7485967B2 (en) | Semiconductor device with via hole for electric connection | |
US7745931B2 (en) | Semiconductor device and manufacturing method thereof | |
US8618667B2 (en) | Semiconductor device and method of manufacturing the same | |
US20050006783A1 (en) | Semiconductor device and manufacturing method thereof | |
JP6547745B2 (ja) | 半導体装置およびその製造方法 | |
US9293432B2 (en) | Metal contact for chip packaging structure | |
CN108417550B (zh) | 半导体装置及其制造方法 | |
JP2007049103A (ja) | 半導体チップおよびその製造方法、ならびに半導体装置 | |
US20110198750A1 (en) | Semiconductor chip and method for manufacturing same, electrode structure of semiconductor chip and method for forming same, and semiconductor device | |
CN110943067B (zh) | 半导体装置及其制造方法 | |
JP2006287206A (ja) | 半導体装置及びその製造方法 | |
JP4544902B2 (ja) | 半導体装置及びその製造方法 | |
JP4282514B2 (ja) | 半導体装置の製造方法 | |
JP2016219749A (ja) | 半導体装置および半導体装置の製造方法 | |
KR20090056562A (ko) | 스택 패키지 | |
JP4845986B2 (ja) | 半導体装置 | |
US11935824B2 (en) | Integrated circuit package module including a bonding system | |
JP4668608B2 (ja) | 半導体チップおよびそれを用いた半導体装置、ならびに半導体チップの製造方法 | |
JP2004281980A (ja) | 半導体装置及びその製造方法 | |
JP2021174843A (ja) | 半導体素子、および半導体素子の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070501 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100204 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100405 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100506 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100531 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100601 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130625 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4534096 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |