JP2007189182A - 光検出半導体装置及びその製造方法 - Google Patents

光検出半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2007189182A
JP2007189182A JP2006061492A JP2006061492A JP2007189182A JP 2007189182 A JP2007189182 A JP 2007189182A JP 2006061492 A JP2006061492 A JP 2006061492A JP 2006061492 A JP2006061492 A JP 2006061492A JP 2007189182 A JP2007189182 A JP 2007189182A
Authority
JP
Japan
Prior art keywords
light receiving
thin film
semiconductor device
receiving surface
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006061492A
Other languages
English (en)
Other versions
JP4042993B2 (ja
Inventor
Mitsuru Koarai
満 小荒井
Tetsuo Sugita
哲郎 杉田
Tomoyuki Asami
智之 浅見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Pioneer Micro Technology Corp
Original Assignee
Pioneer Electronic Corp
Pioneer Micro Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Electronic Corp, Pioneer Micro Technology Corp filed Critical Pioneer Electronic Corp
Priority to JP2006061492A priority Critical patent/JP4042993B2/ja
Publication of JP2007189182A publication Critical patent/JP2007189182A/ja
Application granted granted Critical
Publication of JP4042993B2 publication Critical patent/JP4042993B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909Post-treatment of the connector or wire bonding area
    • H01L2224/8592Applying permanent coating, e.g. protective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape

Landscapes

  • Light Receiving Elements (AREA)

Abstract

【課題】光エネルギーの照射による封止部の変質が受光面への光透過率に影響を及ぼすことがなく、光検出性能を長期に渡って安定維持することが可能な光検出半導体装置の構造とその製造方法を提供する。
【解決手段】受光面31aを有する集積回路素子3の表面に、受光面31aを除いて、表面自由エネルギーが低い薄膜10を形成することにより、受光面31aが薄膜10の表面に対して凹となる段差dが形成されるとともに、受光面31aを避けて、表面張力が大きくかつ粘性がある封止用樹脂を塗布することにより、受光面31a上に開口部8を有した封止部9を形成する。
【選択図】図2

Description

本発明は、光検出半導体装置及びその製造方法に関するものである。
光ディスク装置の記録密度を高めるためには、光ピックアップに用いるレーザーの波長を短波長化する必要がある。波長が短いほどビームのスポット径を小さくでき、高密度に記録再生することができるからである。CD(コンパクトディスク)では780nmであった波長がDVDでは650nmとなり、最近のBD(ブルーレイディスク)では405nmと短くなっている。
ところで、光ピックアップに用いられる光検出半導体装置は、一般に、フォトダイオードなどの受光素子を含む集積回路素子と、集積回路素子を搭載するプリント基板と、それらを封止する封止用樹脂からなる封止部から構成されており、レーザーの波長を短くした場合に問題となることがある。それは光検出半導体装置の封止材料として用いる封止用樹脂の劣化である。
照射するレーザーの波長が短くなるほど光のエネルギーが大きくなり、そのため封止部の封止用樹脂が変質して透明度を保てなくなり、光透過率が悪化してしまうのである。
そして、光透過率が悪化すると再生出力信号レベルが低下し、再生信号のS/Nが悪化するため記録されているデータの再生に支障が生じることになる。
そこで、このような問題を解決するために、図1に示す光検出半導体装置が提案されている。
図1に示した光検出半導体装置100は、下記特許文献1に開示されたもので、受光部111を有する集積回路素子101と、リード片102と、これらを電気的に接続するワイヤ104と、受光部111の表面を覆う薄膜113とを、封止部103によって封止した構造である。但し、封止部103には、受光部111の上方の入光側表面に、円錐台形状の孔部106を設けている。
孔部106は、次の方法で形成される。
まず、内部に貫通孔が形成されたピンと、ピン挿入用の孔が形成された封止用樹脂の成形型とを用意しておく。そして、受光部111の上に薄膜113を形成した集積回路素子101にワイヤ104を介してリード片102を接続した素子ユニットを前記成形型内にセットして、前記素子ユニットの周囲全域に封止用樹脂を流し込む。その後、薄膜113の表面にピンの貫通孔を介して気体を吹き付けたり、ピンの貫通孔を介して封止用樹脂を吸い取ったりすることで、受光部111の表面側を覆う封止用樹脂を取り除くことで、孔部106とする。
以上の光検出半導体装置では、受光部111上方に孔部106を形成したことで、受光部111の表面上には、光エネルギーで劣化する封止部103が存在せず、封止部103を介在せずに、光を直接受光部111に到達させることができる。それによって、封止部103が受光部111への光透過率に影響を及ぼす危険を回避でき、光検出性能を長期に渡って安定維持することが可能になる。
特開2003−273371号公報
しかしながら、上述した従来の光検出半導体装置100では、封止部103の形成のために成形型に流し込まれた封止用樹脂は一旦、薄膜113の表面に付着してしまう。そのため、付着した封止用樹脂は、気体の吹き付けや、ピンの貫通孔からの吸い取りによって取り除くようにしているが、一旦受光面に付着した封止用樹脂を完全に取り除くことは困難である。その結果、どうしても封止用樹脂の一部が残ってしまい、残存する封止用樹脂が受光部111の表面を遮る汚れとなって、受光部111への光透過率を低下させる虞があった。
本発明が解決しようとする課題としては、光エネルギーの高い短波長のレーザーが受光面に照射される場合でも、光エネルギーの照射による封止部の変質が受光面への光透過率に影響を及ぼすことがなく、光検出性能を長期に渡って安定維持することが可能な光検出半導体装置の構造とその製造方法を提供することが一例として挙げられる。
上記課題を解決するために、請求項1に記載の光検出半導体装置は、受光面を有する受光素子を含む集積回路素子と、この集積回路素子を封止する封止部とを備え、前記封止部には前記受光面を露出させる開口部が形成された光検出半導体装置であって、前記集積回路素子の表面に、表面自由エネルギーが低い薄膜を前記受光面を除いて形成することにより、前記受光面が前記薄膜の表面に対して凹となる段差が形成されるとともに、表面張力が大きくかつ粘性がある封止用樹脂を前記受光面を避けて塗布することにより、前記封止部を形成したことを特徴とする。
請求項8に記載の光検出半導体装置の製造方法は、受光面を有する受光素子を含む集積回路素子と、この集積回路素子を封止する封止部とを備え、前記封止部は前記受光面を露出させる開口部を有する光検出半導体装置の製造方法であって、前記集積回路素子の表面に、表面自由エネルギーが低い薄膜を前記受光面を除いて形成することにより、前記受光面が前記薄膜の表面に対して凹となる段差が形成される薄膜形成工程と、表面張力が大きくかつ粘性がある封止用樹脂を前記受光面を避けて塗布することにより前記封止部を形成する工程と、を含むことを特徴とする。
以下、本発明に係る光検出半導体装置及びその製造方法の好適な実施の形態について、図面を参照して詳細に説明する。
図2は本発明による光検出半導体装置の一実施の形態を示すものであり、図2(a)は一実施の形態の光検出半導体装置の平面図であり、図2(b)はA−A線断面図である。
図2に示した光検出半導体装置15の場合、プリント配線板6の表面には銅箔からなる配線パターン2が形成され、プリント配線板6の表面には集積回路素子3及びチップコンデンサ4が装着されている。
集積回路素子3は、プリント配線板6上の配線パターン2に導電性接着剤で接着されている。また、チップコンデンサ4は配線パターン2に導電性接着剤にて接着される。一方、集積回路素子3の表面にはボンディングパッド5が形成され、ボンディングパッド5と配線パターン2とはボンディングワイヤー1で接続されている。
ボンディングワイヤー1の材料としては一般に金線が用いられ、ボンディングパッド5及び配線パターン2とは熱圧着にてボンディングされる。配線パターンの表面が銅箔のままではボンディングの接合強度を確保できないため、配線パターン2の表面は金メッキ処理されている。
受光素子(受光部)31を含んだ集積回路素子3の表面には、受光素子31の表面である受光面31aの上を除く領域に所定の厚さで薄膜10が形成されている。これにより、薄膜10は、受光面31aを露出させる円形または楕円形状の開口部10aを中央部に有した構造となっている。そして、薄膜10は、開口部10aにより受光面31aの周囲に形成される段差が、少なくとも1μm以上となるように、膜厚が設定されている。
即ち、受光面31aの表面の位置は、薄膜10の表面よりも1μm以上低い位置になっている。
そして、プリント配線板6に搭載された集積回路素子3、ボンディングワイヤー1、チップコンデンサ4を覆うように封止用樹脂が塗布されて封止部9が形成されている。
封止用樹脂を集積回路素子3の受光面31aを除いた部分に塗布・充填することで、封止部9には、受光面31aを露出させる開口部9aが形成される。
図2(b)に示すように、薄膜10の上に塗布された封止用樹脂は、開口部10aを形成している薄膜10の段差の部分では表面張力により、受光面31a側には流れ込まない。従って、封止部9も、受光面31aを露出させる封止用樹脂の塗布膜厚以上の開口部寸法を有する開口部9aを有した構造になり、受光面31aの上には、開口部10a及び開口部9aにより、封止用樹脂が入り込まない開口部8が形成される。
この薄膜10の表面と受光面31aの間に形成される段差dの様子を図3に示す。
段差dは、薄膜10の膜厚で、受光面31aの表面から薄膜10の表面までの距離である。この段差dが少なくとも1μm以上となるように、薄膜10は形成されている。
このように段差dを設定することで、薄膜10上に塗布された封止用樹脂が開口部8側に流れることを防止でき、封止用樹脂の付着による受光面31aの汚れを防止して、製造上の歩留まりを大きく改善できる。
つまり、製造工程において封止用樹脂を流し込む際、この薄膜10の段差部分で生じる表面張力により、封止用樹脂が開口部8へ入り込むのを防いでいるのである。
次に、集積回路素子3上に薄膜10を形成する方法について図4(a)〜(c)に示す。
図4(a)において、符合17は、受光素子31を含んだ集積回路素子3が多数個集まったシリコンウエハーである。使用するウエハー17のプロセスはアルミ配線工程の前まで終了している。つまり回路素子の形成工程まで完了しているとする。
図4(b)において集積回路素子3のチップ表面全域にプラズマCVD法により、P−SiN(プラズマ窒化膜)を堆積させて薄膜10を形成する。プラズマCVD法はシランガス(SiH4)、アンモニアガス(NH3)を高周波電界によりプラズマ化して低温(200℃〜400℃)で堆積させ、P−SiN膜をウエハー全面に形成するものである。この時、P−SiN膜厚が1μm以上になるようにしている。
次にフォトレジストをコーターでP−SiN膜上に塗布し、ウエハー上に開口部とボンディングパッド部のパターンをステッパで焼き付ける。そして現像して開口部とボンディングパッド部のレジストを取り除き、エッチングにてP−SiN(プラズマ窒化膜)をパターンニングする。このようにして、図4(c)に示すように、集積回路素子3上に少なくとも1μmの段差がある開口部10aが形成される。
図5(a)〜(c)は、上記光検出半導体装置15を製造する際の封止用樹脂の充填工程について示している。
図5(a)において、側縁を密着させて隣接する2枚のプリント配線板6上には集積回路素子3が搭載され、プリント配線板6と集積回路素子3との間はボンディングワイヤー1で接続されている。2枚のプリント配線板6の境界位置の上方に配置されたノズル11は、これらのプリント配線板6に向けて所定の噴射速度で封止用樹脂を吐出する。
図5(b)に示すように、封止用樹脂はボンディングワイヤー1を伝わって集積回路素子3上の薄膜10の上部まで塗布される。このボンディングワイヤー1の存在が樹脂の成形に役立っている。
そして、図5(c)に示すように、薄膜10の段差部分で生じる表面張力で、封止用樹脂が開口部10aの内側へ入り込むことが防止されて、開口部8を形成する封止部9が形成される。
封止用樹脂は、図5に示したように、集積回路素子3の上に直接塗布せずに、プリント配線板6の端縁側から集積回路素子の表面側に徐々に這い上がるように充填させると効率よく製造することができる。
封止用樹脂の充填処理後、封止用樹脂が光硬化性樹脂である場合は光により硬化し、熱硬化性樹脂である場合は加熱により硬化する。
光検出半導体装置15は、封止部9の形成により、集積回路素子3の受光面31a以外の部分とボンディングワイヤー1およびその接続部分が覆われて、外部からの機械的衝撃等から保護される。
一方、受光面31aは封止用樹脂では保護されないが、その表面に薄くプラズマ窒化膜を付着することにより耐湿性を改善する事ができる。また反射防止膜を付けても良い。
以上のような集積回路素子3の表面に形成される薄膜10の材料としては、SiN(窒化珪素)、Ti(チタン)、TiN(窒化チタン)等を用いることができるが、一般的な表面保護膜であるP-SiN(プラズマシリコン窒化膜)がプロセス的にも適している。
または、薄膜10の材料として、ポリイミド樹脂も好適である(例えば、日立化成工業株式会社製:非感光性ポリイミドPIQシリーズなど)。
薄膜10をポリイミド樹脂にて形成する方法は以下のようにする。
図4(b)において集積回路素子3のチップ表面にポリイミド樹脂をスピンコートする。
次に、ウエハー上に受光素子31周辺の開口部10a、ボンディングパッド部、スクライブエリアなどのパターンをステッパ等で露光後、現像してこれらの部分の膜を取り除く。
そして、約300℃の温度で1時間程度ベークしてこのポリイミド膜を焼き固めて、薄膜10として完成させる。
さらに、この薄膜10の材料を選択する際に重要な要素としては、塗布する封止用樹脂と薄膜10とのぬれ性がある。
ぬれ性は薄膜10の表面自由エネルギー、薄膜10の表面の粗さ、封止用樹脂の表面張力などで決まる。
本願発明者は試作実験の結果から、集積回路素子3の表面を被覆する薄膜10の開口部10aにおいて、薄膜10と封止用樹脂の接触角θ(図3参照)を30°以上にすることが望ましいことを見出した。
接触角θが30°以上になるように薄膜の材料と封止用樹脂の材料を選定するのである。接触角を30°以上にするには、表面自由エネルギーが低い薄膜材料と表面張力が大きい封止用樹脂材料の組み合わせを選択すればよい。
接触角θは、図3に示すように、固体と液体の界面(水平線)と液滴端での接線とがなす角のことであり、固体と液体とのぬれ性を計量的に示す尺度である。接触角θが大きいほどぬれにくくなり、接触角θが小さいほどぬれ易くなる。
さらに、封止用樹脂材料に要求される特性としては、粘性がある程度大きいことである。
本願発明者は試作実験の結果から、塗布時点での封止用樹脂の粘度は10Pa・s(パスカル・秒)以上が望ましいことを知見した。
封止用樹脂の粘度が小さいと樹脂が硬化するまでの間に、外部からのわずかな機械的衝撃によって封止用樹脂が開口部10a内に流れ込んでしまい、受光面31aへの封止用樹脂の付着汚れにより、歩留まりを極端に悪化させてしまう。
このように表面張力が大きく、粘度がある程度高い封止用樹脂が必要となるが、シリコーン系の樹脂を用いればこの要求を満たすことができる。シリコーン系の樹脂はSiO4(珪酸)の主鎖に有機物が付加された構造物どうしが架橋をつくって繋がることでレジンを構成しているもので、付加する有機物の分子量により粘度の調整が可能である。
付加する有機物の分子量を大きくすると粘度は増加し、分子量を小さくすると粘度は減少する。
今回の試作実験にはシリコーン系の樹脂を用いた。
また、市販されている紫外線硬化樹脂であるスリーボンド3130Bなどのエポキシ系樹脂を用いても良い。
さらに、上記シリコーン系の樹脂は、SiO微細粒子を含むように微小なSiO(例えば、0.3μm〜0.5μm径の微小球形SiO粉末、極小SiO(ヒュームドシリカ)など)を少量添加してもよい。このようにSiO微細粒子を含むことにより、樹脂の表面張力をより高め、成型時の形状安定性(チキソ性)も高めることができる。よって、封止用樹脂が受光面31aに流れ込むのを防ぐことができるので、光検出半導体装置15の生産性と歩留まりを向上させることができる。
図6は、封止用樹脂としてSiO微細粒子を含むシリコーン系樹脂を用いて試作した光検出半導体装置の一例を示す写真である。図6に示すように、封止用樹脂が受光面8に流れ込んでいないことがわかる。
以上のように、上記実施の形態の光検出半導体装置15は、受光面31a以外の集積回路素子(半導体チップ)3の表面に薄膜10としてのプラズマ窒化膜を膜厚が1μm以上となるように堆積させ、受光面31aと薄膜10の表面との間にその膜厚による段差dの開口部10aを形成しておき、封止用樹脂を塗布する際には、受光素子31から離れたプリント配線板6の端部側から封止用樹脂の塗布処理を行って、プリント配線板6と集積回路素子3との間に接続されたボンディングワイヤー1や薄膜10により封止用樹脂の塗布域を制御する。薄膜10上に流入した封止用樹脂は、薄膜10の開口部10aの段差dのところに生じる表面張力により、封止用樹脂が受光面31側に垂れるのを簡単且つ確実に防止することができる。
従って、製造時に受光面31aが封止用樹脂の付着によって汚れることがなく、封止用樹脂の付着汚れに起因した製品歩留まりの低下を防止して、生産性を向上させることができる。
特に、封止用樹脂には、プラズマ窒化膜による薄膜10との間の接触角θが30°以上となるようなぬれ性を有すると共に、10Pa・s(パスカル・秒)以上の粘度を有する樹脂材料を選定しておけば、薄膜10の開口部10aによる段差部に発生する表面張力が有効に活用でき、受光面31aの領域だけを除いた形の封止部9を簡単に且つ高精度に形成することができる。
また、上記光検出半導体装置15によれば、受光面31aの上には、光エネルギーの影響による変質で透明度が悪化する封止部9が存在していないため、光エネルギーの高い短波長のレーザーが受光面31aに照射される場合でも、封止部9の変質が受光面31aへの光透過率に影響を及ぼすことがなく、光検出性能を長期に渡って安定維持することが可能になる。
なお、以上の光検出半導体装置15に使用する受光素子31としては、波長500nm以下の光に対して感度を有するものを採用すると良い。
上記光検出半導体装置15の場合、受光素子31の受光面31aの上には光エネルギーの影響による変質で透明度が悪化する封止部9が存在していない。そのため、波長500nm以下の短波長の光に対して感度を有する受光素子31を採用することで、高密度の記録再生に適したものになり、例えば波長が405nmのレーザーを使用するBD(ブルーレイディスク)等に使用可能な光検出半導体装置に仕上げることができ、光ディスク装置の記録密度の記録密度向上を図ることができる。
以上、詳述したように、本発明の実施の形態に係る光検出半導体装置15は、受光面31aを有する受光素子31を含む集積回路素子3と、この集積回路素子3を封止する封止部9とを備え、封止部9には受光面31aを露出させる開口部10aが形成された光検出半導体装置であって、集積回路素子3の表面に、受光面31aを除いて表面自由エネルギーが低い薄膜10を形成することにより、受光面31aが薄膜10の表面に対して凹となる段差dが形成されるとともに、受光面31aを避けて、表面張力が大きくかつ粘性がある封止用樹脂を塗布することにより封止部9を形成したものである。
このため、光エネルギーの高い短波長のレーザーが受光面に照射される場合でも、封止部9の変質が受光面31aへの光透過率に影響を及ぼすことがなく、光検出性能を長期に渡って安定維持することが可能になり、光ピックアップに用いるレーザーの短波長化も図り易くなる。
また、封止部9を形成するために集積回路素子3の表面に封止用樹脂を塗布するが、集積回路素子3の表面には予め受光面31aを除く範囲に薄膜10が形成されており、封止用樹脂は受光面31aを除く範囲、即ち、薄膜上に塗布されることになる。薄膜上に塗布された封止用樹脂は、受光面31aを露出するために薄膜10に形成された開口部10aにおける段差に到達すると、そこで作用する表面張力のために、開口部10aの内側、即ち受光面31a側には流れない。従って、薄膜10上に封止用樹脂を塗布する作業は、それほど正確に行わなくとも、封止用樹脂が受光面31a側に流れることがなく、封止部9に受光面31aを露出させる開口部8を形成することが容易にできる。
また、薄膜の開口部10aの段差によって封止用樹脂が受光面31aに流れることを防止できるため、製造時に受光面31aが封止用樹脂の付着によって汚れることがなく、封止用樹脂の付着汚れに起因した製品歩留まりの低下を防止して、生産性を向上させることもできる。
また、窒化膜の形成にプラズマCVD法を使うことで、膜厚等のプロセス制御が容易にでき、封止部の開口部9aの形成に適した膜厚の薄膜を、高精度に効率よく製造することができ、結果的に、光検出半導体装置の歩留まりの向上、品質向上を図ることが可能になる。
また、薄膜の開口部10aの段差が低すぎると、薄膜10の上に塗布された封止用樹脂が開口部10aに到達した時に、開口部10aの段差で発生する表面張力が流れを抑止する前に、封止用樹脂が段差の下の受光面31aに伝い流れてしまう虞があるが、段差を1μm以上に設定しておけば、表面張力による流れの抑止作用が十分に発揮でき、封止用樹脂が受光面側に流れることを確実に防止でき、封止部9における開口部8を容易且つ確実に形成することができる。
また、封止部9における開口部9aは、薄膜10の開口部10aの形状に相似形となるもので、薄膜10の開口部10aの形状を変えることで、任意形状にすることができるが、封止部9における開口部9aの形成は、薄膜10の開口部10aにおける段差で発生する表面張力を利用するため、表面張力が開口部全周で均等に得られるように、開口部9aの形状を配慮することが必要で、開口部9aを円形又は楕円形に設定することは、表面張力の均等化を図る上で好ましい。
また、接触角θは、固体と液体の界面と液滴端での接線とがなす角のことであり、固体と液体とのぬれ性を計量的に示す尺度である。薄膜10の上に塗布した封止用樹脂が薄膜の開口部10aの段差に働く表面張力で開口部内に流れることを防止するには、表面張力による封止用樹脂の表面の膨らみが一定以下に抑えられるように、接触角θにより、指標を定めておく必要がある。
上記接触角θを30°以上に設定して、その条件を満足する範囲内で、表面自由エネルギーが低い薄膜材料と表面張力が大きい封止用樹脂材料の組み合わせを選択すれば、薄膜の開口部10aの段差に働く表面張力で封止用樹脂が開口部内に流れることを確実に防止することができ、封止部9の製造時におけるプロセス管理を容易にすると同時に、製品歩留まりの向上を図ることが可能になる。
また、封止部9の形成に使用する封止用樹脂は、薄膜の開口部10aの段差で発生する表面張力により流れを規制するもので、粘度が小さい封止用樹脂を使用した場合は、表面張力が小さく、表面張力による流れの規制が十分にできないが、塗布時点での封止用樹脂の粘度を10Pa・s(パスカル・秒)以上に設定しておけば、薄膜上に塗布した樹脂が硬化するまでの間に、外部から機械的衝撃が通常の範囲であれば、表面張力による液面の緊張状態(抑止状態)が壊れることがなく、封止用樹脂が受光面側に流れることを確実に防止でき、封止用樹脂の付着による受光面31aの汚れを確実に防止して、歩留まりの向上を図ることができる。
本発明の実施の形態に係る光検出半導体装置15の製造方法は、受光面31aを有する受光素子31を含む集積回路素子3と、この集積回路素子3を封止する封止部9とを備え、封止部9は受光面31aを露出させる開口部8を有する光検出半導体装置の製造方法であって、集積回路素子3の表面に、受光面31aを除いて、表面自由エネルギーが低い薄膜10を形成することにより、受光面31aが薄膜10の表面に対して凹となる段差dが形成される薄膜形成工程と、受光面31aを避けて表面張力が大きくかつ粘性がある封止用樹脂を塗布することにより封止部9を形成する工程とを含む。
これにより、薄膜形成工程で形成した薄膜10の上に封止用樹脂を塗布するという簡単な処理で、受光面31aに封止用樹脂が付着することを防止して、受光面31aを露出させる開口部8を有した封止部9を安定形成することができ、光検出半導体装置15を歩留まり良く製造することが可能になる。
従来の光検出半導体装置の構造を示す側面断面図である。 本発明に係る光検出半導体装置の一実施の形態の説明図で、(a)は平面図、(b)はA−A線断面図である。 図2(b)の要部の拡大図である。 図2に示した集積回路素子上に薄膜を形成する方法の説明図で、(a)は複数の集積回路素子が連続するウエハーの斜視図、(b)は(a)に示したウエハーの表面全域にプラズマCVD法により薄膜を形成した状態の斜視図、(c)は薄膜に受光面を露出させる開口部を形成した状態の斜視図である。 集積回路素子及びプリント配線板の上に封止用樹脂を充填する工程の説明図で、(a)は封止用樹脂の充填開始初期の状態を示す側面断面図、(b)は封止用樹脂の充填がボンディングワイヤーを伝って成長していく状態を示す側面断面図、(c)は封止部が略完成した形態に成長した時の側面断面図である。 図6は、封止用樹脂としてSiO微細粒子を含むシリコーン系樹脂を用いて試作した光検出半導体装置の一例を示す写真である。
符号の説明
1 ボンディングワイヤー
2 配線パターン
3 集積回路素子
4 チップコンデンサ
5 ボンディングパッド
6 プリント配線板
8 開口部
9 封止部
9a 開口部
10 薄膜
10a 開口部
31 受光素子(受光部)
31a 受光面

Claims (12)

  1. 受光面を有する受光素子を含む集積回路素子と、この集積回路素子を封止する封止部とを備え、前記封止部には前記受光面を露出させる開口部が形成された光検出半導体装置であって、
    前記集積回路素子の表面に、表面自由エネルギーが低い薄膜を前記受光面を除いて形成することにより、前記受光面が前記薄膜の表面に対して凹となる段差が形成されるとともに、表面張力が大きくかつ粘性がある封止用樹脂を前記受光面を避けて塗布することにより、前記封止部を形成したことを特徴とする光検出半導体装置。
  2. 前記薄膜は、窒化膜からなることを特徴とする請求項1記載の光検出半導体装置。
  3. 前記薄膜は、ポリイミド膜であることを特徴とする請求項1に記載の光検出半導体装置の製造方法。
  4. 前記段差が1μm以上であることを特徴とする請求項1乃至3のいずれか一項に記載の光検出半導体装置。
  5. 前記開口部は円形もしくは楕円形に形成されていることを特徴とする請求項1乃至4のいずれか一項に記載の光検出半導体装置。
  6. 前記封止用樹脂と前記薄膜とは接触角が30度以上であることを特徴とする請求項1乃至5のいずれか一項に記載の光検出半導体装置。
  7. 前記封止用樹脂の硬化前の粘度は10パスカル・秒以上であることを特徴とする請求項1乃至6のいずれか一項に記載の光検出半導体装置。
  8. 前記受光素子は、波長500nm以下の光に対して感度を有することを特徴とする請求項1乃至7のいずれか一項に記載の光検出半導体装置。
  9. 前記封止用樹脂は、SiO微細粒子を含むシリコーン系の樹脂であることを特徴とする請求項1乃至8のいずれか一項に記載の光検出半導体装置。
  10. 受光面を有する受光素子を含む集積回路素子と、この集積回路素子を封止する封止部とを備え、前記封止部は前記受光面を露出させる開口部を有する光検出半導体装置の製造方法であって、
    前記集積回路素子の表面に、表面自由エネルギーが低い薄膜を前記受光面を除いて形成することにより、前記受光面が前記薄膜の表面に対して凹となる段差が形成される薄膜形成工程と、
    表面張力が大きくかつ粘性がある封止用樹脂を前記受光面を避けて塗布することにより前記封止部を形成する工程と、を含むことを特徴とする光検出半導体装置の製造方法。
  11. 前記薄膜形成工程は、前記集積回路素子の表面に窒化膜を形成する工程からなることを特徴とする請求項10記載の光検出半導体装置の製造方法。
  12. 薄膜形成工程は、前記段差が1μm以上となるように、前記薄膜の膜厚を設定することを特徴とする請求項10又は11に記載の光検出半導体装置の製造方法。
JP2006061492A 2005-03-09 2006-03-07 光検出半導体装置の製造方法 Active JP4042993B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006061492A JP4042993B2 (ja) 2005-03-09 2006-03-07 光検出半導体装置の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005064814 2005-03-09
JP2005362103 2005-12-15
JP2006061492A JP4042993B2 (ja) 2005-03-09 2006-03-07 光検出半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007189182A true JP2007189182A (ja) 2007-07-26
JP4042993B2 JP4042993B2 (ja) 2008-02-06

Family

ID=38344114

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006061492A Active JP4042993B2 (ja) 2005-03-09 2006-03-07 光検出半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4042993B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007027559A (ja) * 2005-07-20 2007-02-01 Sharp Corp 表面実装型電子部品、その製造方法および光学電子機器
JP2008053546A (ja) * 2006-08-25 2008-03-06 Tdk Corp 受光素子
JP2009099680A (ja) * 2007-10-15 2009-05-07 Panasonic Corp 光学デバイスおよびその製造方法
WO2009113262A1 (ja) * 2008-03-11 2009-09-17 パナソニック株式会社 半導体デバイスおよび半導体デバイスの製造方法
JP2010199275A (ja) * 2009-02-25 2010-09-09 Pioneer Electronic Corp 光検出半導体装置、光ピックアップ及び光記録再生装置
JP2016100385A (ja) * 2014-11-19 2016-05-30 パイオニア株式会社 光半導体デバイスおよび光半導体デバイスの製造方法
JP2019087763A (ja) * 2019-03-01 2019-06-06 パイオニア株式会社 光半導体デバイスおよび光半導体デバイスの製造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58132955A (ja) * 1982-02-03 1983-08-08 Nec Corp 半導体装置及びその製造方法
JPH0480989A (ja) * 1990-07-23 1992-03-13 Nec Home Electron Ltd 封止樹脂の塞止め構造
JPH09331050A (ja) * 1996-06-07 1997-12-22 Nec Corp 半導体装置及びその製造方法
JPH10163381A (ja) * 1996-11-28 1998-06-19 Fujitsu Ten Ltd 半導体チップの封止構造
JPH1131761A (ja) * 1997-07-11 1999-02-02 Denso Corp 半導体部品及びその製造方法
JP2001250889A (ja) * 2000-03-06 2001-09-14 Matsushita Electric Ind Co Ltd 光素子の実装構造体およびその製造方法
JP2003017715A (ja) * 2001-06-28 2003-01-17 Sony Corp 光検出半導体装置
JP2003253122A (ja) * 2002-02-28 2003-09-10 Dow Corning Toray Silicone Co Ltd シリコーンレジン組成物、硬化性樹脂組成物、および硬化樹脂
JP2003273371A (ja) * 2002-03-19 2003-09-26 Matsushita Electric Ind Co Ltd 集積回路素子の実装構造および実装方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58132955A (ja) * 1982-02-03 1983-08-08 Nec Corp 半導体装置及びその製造方法
JPH0480989A (ja) * 1990-07-23 1992-03-13 Nec Home Electron Ltd 封止樹脂の塞止め構造
JPH09331050A (ja) * 1996-06-07 1997-12-22 Nec Corp 半導体装置及びその製造方法
JPH10163381A (ja) * 1996-11-28 1998-06-19 Fujitsu Ten Ltd 半導体チップの封止構造
JPH1131761A (ja) * 1997-07-11 1999-02-02 Denso Corp 半導体部品及びその製造方法
JP2001250889A (ja) * 2000-03-06 2001-09-14 Matsushita Electric Ind Co Ltd 光素子の実装構造体およびその製造方法
JP2003017715A (ja) * 2001-06-28 2003-01-17 Sony Corp 光検出半導体装置
JP2003253122A (ja) * 2002-02-28 2003-09-10 Dow Corning Toray Silicone Co Ltd シリコーンレジン組成物、硬化性樹脂組成物、および硬化樹脂
JP2003273371A (ja) * 2002-03-19 2003-09-26 Matsushita Electric Ind Co Ltd 集積回路素子の実装構造および実装方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007027559A (ja) * 2005-07-20 2007-02-01 Sharp Corp 表面実装型電子部品、その製造方法および光学電子機器
JP2008053546A (ja) * 2006-08-25 2008-03-06 Tdk Corp 受光素子
JP2009099680A (ja) * 2007-10-15 2009-05-07 Panasonic Corp 光学デバイスおよびその製造方法
WO2009113262A1 (ja) * 2008-03-11 2009-09-17 パナソニック株式会社 半導体デバイスおよび半導体デバイスの製造方法
JPWO2009113262A1 (ja) * 2008-03-11 2011-07-21 パナソニック株式会社 半導体デバイスおよび半導体デバイスの製造方法
US8274125B2 (en) 2008-03-11 2012-09-25 Panasonic Corporation Semiconductor device and semiconductor device manufacturing method
JP2010199275A (ja) * 2009-02-25 2010-09-09 Pioneer Electronic Corp 光検出半導体装置、光ピックアップ及び光記録再生装置
JP2016100385A (ja) * 2014-11-19 2016-05-30 パイオニア株式会社 光半導体デバイスおよび光半導体デバイスの製造方法
JP2019087763A (ja) * 2019-03-01 2019-06-06 パイオニア株式会社 光半導体デバイスおよび光半導体デバイスの製造方法

Also Published As

Publication number Publication date
JP4042993B2 (ja) 2008-02-06

Similar Documents

Publication Publication Date Title
JP4042993B2 (ja) 光検出半導体装置の製造方法
US8153467B2 (en) Semiconductor device with groove structure to prevent molding resin overflow over a light receiving region of a photodiode during manufacture and method for manufacturing same
US8643198B2 (en) Electronic device package and method for forming the same
US20090086449A1 (en) Optical device and manufacturing method thereof
US5622873A (en) Process for manufacturing a resin molded image pick-up semiconductor chip having a window
JP4755486B2 (ja) 半導体装置およびその製造方法
US7727819B2 (en) Process for producing a functional device-mounted module
CN105355569A (zh) 封装方法
JP2007142207A (ja) 固体撮像装置及びその製造方法
US7279792B2 (en) Semiconductor device and method of manufacturing same
CN105225974A (zh) 封装方法
CN105374731A (zh) 封装方法
CN103811360A (zh) 半导体封装件的制法
CN111524924B (zh) 芯片封装方法及芯片封装结构
CN105225973A (zh) 封装方法
JP2008053546A (ja) 受光素子
CN109860065A (zh) 一种扇出型封装方法
JP4947256B2 (ja) 固体撮像装置およびその製造方法
TW201824528A (zh) 影像感測晶片封裝結構及其封裝方法
TWI564975B (zh) 晶片封裝體及其製造方法
CN113053938A (zh) 封装结构和封装方法
CN109524479B (zh) 一种半导体芯片封装方法
CN109545809B (zh) 一种半导体封装器件
CN109920765A (zh) 一种扇出型封装器件
CN214672618U (zh) 封装结构

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070425

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070425

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20070425

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20070521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070530

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070822

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071015

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071109

R150 Certificate of patent or registration of utility model

Ref document number: 4042993

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111122

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111122

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121122

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131122

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250