JP2007173513A - 面発光型半導体レーザ装置およびその製造方法 - Google Patents

Abstract

【課題】 高温高湿環境下において故障の発生を抑制し寿命の長い面発光型半導体レーザ装置を提供する。
【解決手段】 ＶＣＳＥＬ１００は、基板１０２上に、ｎ型のバッファ層１０４、ｎ型の下部ＤＢＲ１０６、活性領域１０８、電流狭窄層１１０、ｐ型の上部ＤＢＲ１１２、ｐ型のＧａＡｓコンタクト層１１４を含む半導体層が積層され、レーザ光を出射するポストＰとパッド形成領域１１８とが半導体層に形成された溝１１６によって分離されている。そして、パッド形成領域１１８の外縁に、半導体槽をエッチングし基板に至る深さを有する外周溝１４０が形成され、外周溝１４０によって露出されたパッド形成領域の側面および表面（コンタクト層１１４）が層間絶縁膜１２０によって覆われている。
【選択図】 図３

Description

本発明は、光情報処理あるいは高速光通信の光源として利用される面発光型半導体レーザ装置およびその製造方法に関する。

近年、光通信や光記録等の技術分野において、面発光型半導体レーザ（Vertical-Cavity Surface-Emitting Laser diode：以下ＶＣＳＥＬと呼ぶ）への関心が高まっている。ＶＣＳＥＬは、しきい値電流が低く消費電力が小さい、円形の光スポットが容易に得られる、ウエハ状態での評価や光源の二次元アレイ化が可能であるといった、端面発光型半導体レーザにはない優れた特長を有する。これらの特長を生かし、通信分野における光源としての需要がとりわけ期待されている。

ＶＣＳＥＬの信頼性を向上させ、かつ動作寿命を改善させるため、ＶＣＳＥＬを外部の水分や湿気から保護する技術が幾つか開示されている。例えば、特許文献１は、図１７に示すように、基板上にメサエッチングを行い、２つのＬＥＤ（４３、４３’）をつながったままの状態にし、エッチングにより露出されたＡｌ含有量の多い閉じ込め層（３０、３４）を、６００℃で５分間酸化させ、自然酸化膜パッシベーション膜（４６、４６Ａ）を形成した後、面（４５、４５’）でシンギュレーションを行っている。

特許文献２は、ＶＣＳＥＬの表面から酸化された領域まで延びるエッチング加工された穴を、湿気浸透防護壁により覆うことで、穴に対する湿気の侵入を阻止している。この防護壁は、好ましくは３００ｎｍ以上の厚さを有する窒化珪素層を用いている。

特許文献３は、メサを形成するときに窒素と塩素系の混合ガスプラズマを用いたドライエッチングを行い、エッチングと同時に半導体表面層に窒化物を主成分とする層を形成し、窒化膜パッシベーション処理を行っている。これにより、窒化膜の下地に自然酸化膜が形成されないため、窒化膜の密着性や耐湿性を向上させることができる。

特開２０００−２０８８１１号 特開２００３−２０４１１７号 特開２００４−２２６１８号

図１８は、従来のポスト構造を有するＶＣＳＥＬの断面を示す図である。ｎ型のＧａＡｓ基板１上に、ｎ型のＡｌＧａＡｓ半導体層を含む下部ＤＢＲ２、活性領域３、ｐ型の電流狭窄層（ＡｌＡｓ酸化層）４、ｐ型のＡｌＧａＡｓ半導体層を含む上部ＤＢＲ５、ｐ型のＧａＡｓコンタクト層６が形成されている。コンタクト層６から下部ＤＢＲ２の一部にまで到達する環状のトレンチまたは溝７が形成され、円筒状のポストＰが形成されている。溝７を含む基板表面には層間絶縁膜８が形成されている。ポスト頂部において層間絶縁膜８にはコンタクトホールが形成され、ｐ側の上部電極９がコンタクトホールを介してコンタクト層６にオーミック接続されている。上部電極９には、レーザ光を出射する開口９ａが形成されている。また基板裏面には、ｎ側の下部電極１０が形成されている。

このようなＶＣＳＥＬを、ベアチップ状態で高温高湿下(８５℃、８５％など)で駆動すると、室温低湿度下で駆動した場合よりも寿命が短くなる傾向がある。その一因として、ｐ型のＧａＡｓコンタクト層６の変成による上部電極の断線に至る故障モードがある。個々のＶＣＳＥＬチップまたはＶＣＳＥＬアレイチップを分割する場合、層間絶縁膜８は、ダイシングする領域１１を露出させるようにパターニングされている。このため、半導体層の最上層であるＧａＡｓコンタクト層６が露出されている。ダイシングの前後を問わず、層間絶縁膜８によって露出されたＧａＡｓコンタクト層６の表面の一部は外部に晒されるため、湿気や水分を吸いやすい。特に、高温高湿下でＶＣＳＥＬが通電されると、ＧａＡｓコンタクト層６が変成し、層間絶縁膜８の下部が侵食され、これにより層間絶縁膜８が浮き上がり、上部電極９が断線することがある。これは、高い湿度により上部電極９から下部電極１０へチップ側面（ダイシング面）を通る電流経路が形成されることが影響していると考えられる。

ベアチップ状態でＶＣＳＥＬを使用するためには、このような故障が起こらない構造を取る必要がある。特許文献１は、Ａｌ含有量の高い層を６００℃の高温により酸化させるものであり、表面のＧａＡｓコンタクト層６を効果的に保護するものではない。さらに、特許文献２および３のいずれもＧａＡｓコンタクト層を外部から保護しコンタクト層の変成に防止するための構成および作用を示唆するものではない。

本発明は、上記従来の課題を解決するために成されたものであり、高温高湿環境下において故障の発生を抑制し寿命の長い面発光型半導体レーザ装置およびその製造方法を提供することを目的とする。

本発明に係る面発光型半導体レーザ装置は、基板上に少なくとも第１導電型の第１の半導体多層膜、活性領域、第1の半導体多層膜とともに共振器を構成する第２導電型の第２の半導体多層膜、及びコンタクト層を含む半導体層が積層され、レーザ光を出射する発光部とパッド形成領域とが前記半導体層に形成された溝によって分離されている。そして、パッド形成領域の外縁に、半導体層をエッチングし基板に至る深さを有する外周溝が形成され、外周溝によって露出されたパッド形成領域の側面およびパッド形成領域の表面が絶縁膜によって覆われている。

パッド形成領域の半導体層の表面のコンタクト層が絶縁膜で覆われるようにしたので、コンタクト層が外部の水分や湿気等に晒されることがなくなる。これにより、コンタクト層が変成したり、変成に伴い腐食するのを防止することができる。さらに、外周溝によって露出されたパッド形成領域の側面も外部の水分や湿気から保護される。

好ましくは、絶縁膜は、パッド形成領域と同時に溝および発光部を覆うように形成される。発光部の絶縁膜には、コンタクト層を露出させるためのコンタクトホールが形成される。さらに、外周溝において基板を露出させるように絶縁膜がパターンニングされる。発光部には、コンタクトホールを介してコンタクト層とオーミック接続される金属層が形成され、当該金属層にはレーザ光を出射するための開口が形成されている。絶縁膜は、例えばシリコン酸化膜やシリコンナイトライド膜などが用いられる。

外周溝は、基板を切断するときのダイシング領域を規定する。基板は、外周溝に沿ってダイサーにより切断され、個々のチップに分離される。外周溝は、基板の表面に当接する深さ、または基板の表面を一部エッチングした深さを有する。基板は、積層される半導体層と比較して非常に厚いため、半導体層を多少オーバーエッチングしても影響がない。また、基板は、基板上に積層された半導体層と比べると耐湿性を有しているため、ダイシングにより切断された基板側面を必ずしも絶縁膜により保護する必要はない。

好ましくは、第１および第２の半導体多層膜は、Ａｌを含むＩＩＩ−Ｖ族半導体層から構成され、コンタクト層は、ＧａＡｓ層から構成される。さらに、発光部は、第１および第２の半導体多層膜の間に、Ａｌを含む半導体層の一部が選択的に酸化された電流狭窄層を含む。

発光部に形成された金属層は、配線金属を介してパッド形成領域上に形成された電極パッドに接続される。金属層は、金または金とチタンの積層からなる。金属層の開口は、電流狭窄層の酸化領域によって囲まれた導電領域の開口と整合される。金属層および電流狭窄層の開口の大きさは、出射されるレーザ光のモードを決定する。

本発明に係る面発光型半導体レーザ装置の製造方法は、基板上に、少なくとも第１導電型の第１の半導体多層膜、活性領域、第1の半導体多層膜とともに共振器を構成する第２導電型の第２の半導体多層膜、及びコンタクト層を含む半導体層を積層するステップと、前記半導体層上に第１のマスクパターンを形成し、第１のマスクパターンを用いて前記半導体層をエッチングし、発光部を規定する第１の溝を形成するステップと、前記半導体層上に第２のマスクパターンを形成し、第２のマスクパターンを用いて前記半導体をエッチングし、ダイシング領域を規定する第２の溝を形成するステップと、少なくとも第１の溝および第２の溝を含む前記半導体層上に絶縁膜を形成するステップと、前記絶縁膜をパターニングし、前記発光部の前記絶縁膜にコンタクトホールを形成するステップと、前記コンタクトホールを介して前記コンタクト層に接続される上部電極パターンを形成するステップと、第２の溝に沿って前記基板を切断するステップとを有している。

好ましくは第２の溝は、コンタクト層から基板に至る深さを有している。また、絶縁膜をパターニングするとき、第２の溝内の絶縁膜の一部を除去し基板の一部を露出させるようにしてもよい。この場合、絶縁膜によって露出された基板の領域を切断する。

本発明によれば、外周溝によって露出されたパッド形成領域の側面および表面のすべての領域が絶縁膜によって覆われているため、パッド形成領域表面のコンタクト層が外部からの水分や湿気の影響を受けることがなくなる。これにより、コンタクト層が変性または腐食し、それに伴いコンタクト層上の絶縁層が剥離したり、電極配線が断線することが防止される。本発明に係る面発光型半導体レーザ装置を高温高湿の環境下で使用する場合、必ずしも樹脂やキャンで封止する必要はないため、面発光型半導体レーザ装置を小型化し、かつコストを低減することが可能である。

以下、本発明を実施するための最良の形態について図面を参照して説明する。

図１は、複数のＶＣＳＥＬが形成されたウエハの平面図を示し、図２は本発明の第１の実施例に係るＶＣＳＥＬの平面図、図３は図２のＡ−Ａ線断面図である。ウエハＷには、図１に示すように、複数のＶＣＳＥＬ１００が形成され、各ＶＣＳＥＬ１００は、スクライブライン（またはダイシング面）Ｓに沿ってスクライブ装置またはダイシング装置より矩形状に切断される。

ＶＣＳＥＬ１００は、図２および図３に示すように、ｎ型のＧａＡｓ基板１０２の裏面にｎ側電極１５０を含み、さらに基板１０２上に、ｎ型のＧａＡｓバッファ層１０４、ｎ型のＡｌＧａＡｓの半導体多層膜からなる下部ＤＢＲ（Distributed Bragg Reflector:分布ブラッグ型反射鏡）１０６、活性領域１０８、ｐ型のＡｌＡｓからなる電流狭窄層１１０、ｐ型のＡｌＧａＡｓの半導体多層膜からなる上部ＤＢＲ１１２、ｐ型のＧａＡｓコンタクト層１１４を含む半導体層が積層されている。

基板１０２には、半導体層をエッチングして形成されたリング状の溝１１６が形成されている。溝１１６は、コンタクト層１１４から下部ＤＢＲ１０６の一部に到達する深さを有し、溝１１６により、レーザ光の発光部である円筒状のポストＰが規定されている。ポストＰは、下部ＤＢＲ１０６と上部ＤＢＲ１１２により共振器構造を形成し、これらの間に、活性領域１０８および電流狭窄層１１０を介在させている。電流狭窄層１１０は、ポストＰの側面において露出されたＡｌＡｓを選択的に酸化させた酸化領域と酸化領域によって包囲された導電性領域を含み、導電性領域内に電流および光の閉じ込めを行う。

基板上にはさらに、溝１１６によってポストＰと隔てられたパッド形成領域１１８が形成されている。パッド形成領域１１８は、ポストＰと同一の半導体層を含むものであり、パッド形成領域１１８の外縁には、ダイシング領域に対応する外周溝１４０が形成されている。外周溝１４０は、コンタクト層１１４から基板１０２の表面または基板１０２の一部にまで到達する深さを有している。外周溝１４０は、一定の幅を有し、この幅はダイシング装置のカーフ幅よりも大きく、基板１０２はダイシングＳで切断される。

溝１１６および外周溝１４０を覆う基板全面に層間絶縁膜１２０が形成されている。すなわち、層間絶縁膜１２０は、ポストＰの表面、溝１１６により露出されたポストＰの側面、溝１１６、溝１１６によって露出されたパッド形成領域１１８の側面、パッド形成領域１１８の表面、さらに外周溝１４０によって露出されたパッド形成領域１１８の側面を覆っている。層間絶縁膜１２０は、所定のマスクを用いてパターニングされ、ポストＰ頂部の層間絶縁膜１２０にはリング状のコンタクトホールが形成され、コンタクト層１１４を露出させている。さらに、層間絶縁膜１２０は、外周溝１４０の底部において基板１０２を露出するようにパターニングされている。基板の露出された領域は、ダイシングされる領域１０２ａとなる。

ポストＰの頂部には、層間絶縁膜１２０を介してｐ側の上部電極１３０が形成され、上部電極１３０は、コンタクトホールを介してコンタクト層１１４にオーミック接続されている。上部電極１３０の中央には、レーザ光の出射領域を規定する円形状の開口１３２が形成されている。開口１３２は、レーザ光の出射窓を規定し、出射窓は層間絶縁膜１２０によって塞がれ、ＧａＡｓコンタクト層１１４が外部に露出されないように保護されている。また、パッド形成領域１１８には、層間絶縁膜１２０を介して円形状の電極パッド１３４が形成されている。電極パッド１３４は、溝１１６を延在する電極配線１３６を介してｐ側の上部電極１３０に接続されている。

ＶＣＳＥＬ１００を駆動する場合、ｐ側の上部電極１３０およびｎ側の下部電極１５０に順方向バイアス電圧が印加され、活性領域１０８で発生されたレーザ光が開口１３２から基板１０２とほぼ垂直方向に出射される。

本実施例のＶＣＳＥＬ１００では、外周溝１４０によって露出されたパッド形成領域１１８の側面およびその表面を層間絶縁膜１２０により覆い、エピタキシャル成長されたＧａＡｓおよびＡｌＧａＡｓを露出させないことにより、高信頼性の動作を実現することができる。特に、高温高湿の環境下で駆動する場合、コンタクト層１１４が外部の水分や湿気から遮蔽され、かつパッド形成領域１１８の側面に電流通路が形成されないため、コンタクト層１１４が湿気や水分により変成し、または腐食することが防止され、層間絶縁膜１２０の密着性の低下や、層間絶縁膜１２０の剥離が防止され、また電極配線１３６が断線することが防止される。なお、基板１０２は、ダイシング面Ｓにより露出されるが、基板１０２は、エピタキシャル成長された半導体層と比較して耐湿性が高いため、必ずしも保護膜により覆う必要はない。但し、本発明は、ダイシング面Ｓを保護膜により覆うことを妨げるものではない。

次に、本発明の第２の実施例について図４を参照して説明する。第２の実施例に係るＶＣＳＥＬは、１×４のマルチスポットタイプのＶＣＳＥＬアレイである。ＶＣＳＥＬ１００ａは、同図に示すように、基板１０２上は、４つのポストＰを直線状に配置している。各ポストＰは、溝１１６によって取り囲まれている。溝１１６より隔てられたパッド形成領域１１８には、ポストＰの上部電極１３０に接続された配線電極１３６と電極パッド１３４が形成されている。パッド形成領域１１８の外縁には、４つのポストＰ、配線電極１３６、および電極パッド１３４を取り囲むように矩形状の外周溝１４０が形成されている。第２の実施例においても、外周溝１４０によって露出されたパッド形成領域１１８の側面および表面を層間絶縁膜１２０で覆うことで、コンタクト層１１４の露出を完全に防ぎ、かつチップ側面の電流経路の生成を防いでいる。なお、アレイ上に形成されるポストの数は、４つに限るものではなく、さらにはポストが２次状に配列されたアレイであってもよい。

次に、第１の実施例に係るＶＣＳＥＬの製造方法について図５ないし図７を参照して説明する。先ず、図５（ａ）に示すように、有機金属気相成長(ＭＯＣＶＤ)法により、ｎ型がＧａＡｓ基板１０２上に、キャリア濃度１×１０¹⁸ｃｍ^-3、膜厚０．２μｍ程度のｎ型ＧａＡｓバッファ層１０４を積層し、その上に、Ａｌ_0.9Ｇａ_0.1ＡｓとＡｌ_0.3Ｇａ_0.7Ａｓとをそれぞれの膜厚が媒質内波長の１／４となるように交互に４０．５周期積層したキャリア濃度１×１０¹⁸ｃｍ^-3で総膜厚が約４μｍとなる下部ｎ型ＤＢＲ１０６、アンドープ下部Ａｌ_0.5Ｇａ_0.5Ａｓスぺーサー層とアンドープ量子井戸活性層(膜厚９０ｎｍ、Ａｌ_0.11Ｇａ_0.89Ａｓ量子井戸層３層と膜厚５０ｎｍ、Ａｌ_0.3Ｇａ_0.7Ａｓ障壁層４層とで構成されている)とアンドープ上部Ａｌ_0.5Ｇａ_0.5Ａｓスぺーサー層とで構成された膜厚が媒質内波長となる活性領域１０８、ｐ型のＡｌＡｓ層１１０、その上にＡｌ_0.9Ｇａ_0.1ＡｓとＡｌ_0.3Ｇａ_0.7Ａｓとをそれぞれの膜厚が媒質内波長の１／４となるように交互に３０周期積層したキャリア濃度１×１０¹⁸ｃｍ^-3、総膜厚が約２μｍとなる上部ｐ型ＤＢＲ１１２、キャリア濃度１×１０¹⁹ｃｍ^-3となる膜厚１０ｎｍ程のｐ型のＧａＡｓコンタクト層１１４を順次積層する。原料ガスとしては、トリメチルガリウム、トリメチルアルミニウム、アルシン、ドーパント材料としてはｐ型用にシクロペンタジニウムマグネシウム、ｎ型用にシランを用い、成長時の基板温度は７５０℃とし、真空を破ることなく、原料ガスを順次変化し、連続して成膜を行った。また、詳しくは述べないが、ＤＢＲの電気的抵抗を下げるために、Ａｌ_0.9Ｇａ_0.1ＡｓとＡｌ_0.3Ｇａ_0.7Ａｓの界面にＡｌ組成を９０％から３０％に段階的に変化させた膜厚が９ｎｍ程度の領域を設けることも可能である。

次に、図５（ｂ）に示すように、フォトリソ工程により結晶成長層上にレジストマスクＲを形成し、塩素あるいは塩素および三塩化ホウ素をエッチングガスとして用いた反応性イオンエッチングにより下部ＤＢＲ１０６の途中までエッチングし、図５（ｃ）に示すように、環状の溝１１６を形成する。これにより、１０〜３０μｍ程度の径の円柱もしくは角柱の半導体柱（ポスト）Ｐと、その周囲にパッド形成領域１１８を形成する。

レジストＲを除去した後、図６（ｄ）に示すように、フォトリソ工程によりレジストマスクＲ１を形成し、塩素あるいは塩素および三塩化ホウ素をエッチングガスとして用いた反応性イオンエッチング、あるいは硫酸および過酸化水素水をエッチャントとして、パッド形成領域１１８の外縁に外周溝１４０を形成する。外周溝１４０は、基板１０２にまで達し、基板１０２の一部がダイシング領域１０２ａとして露出される。

次に、図６（ｅ）に示すように、レジストマスクＲ１を除去した後、例えば３４０℃の水蒸気雰囲気に基板を一定時間晒し、酸化処理を行う。電流狭窄層１１０を構成するＡｌＡｓ層は、同じくその一部を構成するＡｌ_0.9Ｇａ_0.1Ａｓ層やＡｌ_0.3Ｇａ_0.7Ａｓ層と比べ著しく酸化速度が速いため、ポストＰの側面からポスト形状を反映した酸化領域１１０ａが形成され、酸化されずに残った非酸化領域が電流注入領域あるいは導電領域となる。

次に、図６（ｆ）に示すように、プラズマＣＶＤ装置を用いて、溝１１６および外周溝１４０を含む基板全面にＳｉＮからなる層間絶縁膜１２０を蒸着する。その後、図７（ｇ）に示すように、通常のフォトリソ工程と六フッ化硫黄をエッチングガスを用いて層間絶縁膜をエッチングし、ポストＰの頂部の層間絶縁膜１２０にリング状のコンタクトホール１２０ａを形成し、コンタクト層１１４を露出させ、同時に、外周溝１４０内において基板１０２を覆う層間絶縁膜１２０を除去し、ダイシング領域１０２ａを露出させる。

次に、フォトリソ工程を用いてポストＰの頂部およびパッド形成領域１１８にレジストパターンを形成し、その上方からＥＢ蒸着機を用いて、ｐ側電極材料としてＡｕを基板全面に１００〜１０００ｎｍ、望ましくは６００ｎｍ蒸着する。次に、レジストパターンを剥離し、この時、レジストパターン上のＡｕが取り除かれ、上部電極１３０、電極パッド１３４および配線電極１３６が完成する。上部電極１３０の中央には、電流狭窄層１１０の開口と整合する開口１３２が形成される。ｐ側電極のない部分、すなわちポスト中央部からレーザ光が出射されるが、この出射口径は３〜２０μｍぐらいが好ましい。基板裏面には、ｎ側電極としてＡｕ／Ｇｅが蒸着される。

その後、アニール温度２５０℃〜５００℃、望ましくは３００℃〜４００℃で１０分間アニールを行う。尚、アニール時間は１０分に限定されるわけではなく、０〜３０分の間であればよい。また、蒸着方法としてＥＢ蒸着機に限定されるものではなく、抵抗加熱法、スパッタリング法、マグネトロンスパッタリング法、ＣＶＤ法を用いてもよい。また、アニール方法として通常の電気炉を用いた熱アニールに限定されるものではなく、赤外線によるフラッシュアニールやレーザアニール、高周波加熱、電子ビームによるアニール、ランプ加熱によるアニールにより、同等の効果を得ることも可能である。

最後に、基板のダイシング面Ｓすなわち露出領域１０２ａに沿って基板が切断され、個々のＶＣＳＥＬチップ１００を得ることができる。

なお、上記製造方法は、好ましい一例であって、必ずしもこれに限定されるものではない。電流狭窄層の酸化工程は、外周溝１４０の形成後に行うようにしたが、これに限らず、溝１１６の形成後であって外周溝１４０の形成前に行うようにしてもよい。

図８は、ＶＣＳＥＬアレイのチップが実装された半導体レーザ装置のパッケージ（モジュール）例を示す概略断面を示す図である。パッケージ３００では、金属ステム３３０上のサブマウント３２０上に、ＶＣＳＥＬアレイが形成されたチップ３１０が固定されている。導電性のリード３４０、３４２は、ステム３３０の貫通孔（図示省略）内に挿入され、一方のリード３４０は、チップ３１０の裏面に形成されたｎ側の下部電極１５０に電気的に接続され、他方のリード３４２は、チップ３１０の上面に形成された電極パッド１３４にボンディングワイヤ等を介して電気的に接続される。

キャップ３５０の出射窓３５２内にボールレンズ３６０が固定されている。ボールレンズ３６０の光軸は、上部電極１３０の開口１３２のほぼ中心と一致するように位置決めされる。また、チップ３１０とボールレンズ３６０との距離は、チップ３１０からのレーザ光の放射角度θ内にボールレンズ３６０が含まれるように調整される。リード３４０、３４２間に順方向の電圧が印加されると、チップ３１０からレーザ光が出射され、ボールレンズ３６０を介して外部へ出力される。なお、キャップ内に、ＶＣＳＥＬの発光状態をモニターするための受光素子を含ませるようにしてもよい。

図９は、さらに他のパッケージの構成を示す図であり、好ましくは、後述する空間伝送システムに使用される。同図に示すパッケージ３０２は、ボールレンズ３６０を用いる代わりに、キャップ３５０の中央の出射窓３５２内に平板ガラス３６２を固定している。平板ガラス３６２の中心は、チップ３１０のほぼ中心と一致するように位置決めされる。チップ３１０と平板ガラス３６２との距離は、平板ガラス３６２の開口径がチップ３１０からのレーザ光の放射角度θ以上になるように調整されている。

図１０は、図８に示すパッケージまたはモジュールを光送信装置に適用したときの構成を示す断面図である。光送信装置４００は、ステム３３０に固定された円筒状の筐体４１０と、筐体４１０の端面に一体に形成されたスリーブ４２０と、スリーブ４２０の開口４２２内に保持されるフェルール４３０と、フェルール４３０によって保持される光ファイバ４４０とを含んで構成される。

ステム３３０の円周方向に形成されたフランジ３３２には、筐体４１０の端部が固定される。フェルール４３０は、スリーブ４２０の開口４２２に正確に位置決めされ、光ファイバ４４０の光軸がボールレンズ３６０の光軸に整合される。フェルール４３０の貫通孔４３２内に光ファイバ４４０の芯線が保持されている。

チップ３１０の表面から出射されたレーザ光は、ボールレンズ３６０によって集光され、集光された光は、光ファイバ４４０の芯線に入射され、送信される。上記例ではボールレンズ３６０を用いているが、これ以外にも両凸レンズや平凸レンズ等の他のレンズを用いることができる。さらに、光送信装置４００は、リード３４０、３４２に電気信号を印加するための駆動回路を含むものであってもよい。さらに、光送信装置４００は、光ファイバ４４０を介して光信号を受信するための受信機能を含むものであってもよい。

図１１は、図９に示すパッケージを空間伝送システムに用いたときの構成を示す図である。空間伝送システム５００は、パッケージ３００と、集光レンズ５１０と、拡散板５２０と、反射ミラー５３０とを含んでいる。空間伝送システム５００では、パッケージ３００に用いられたボールレンズ３６０を用いる代わりに、集光レンズ５１０を用いている。集光レンズ５１０によって集光された光は、反射ミラー５３０の開口５３２を介して拡散板５２０で反射され、その反射光が反射ミラー５３０へ向けて反射される。反射ミラー５３０は、その反射光を所定の方向へ向けて反射させ、光伝送を行う。空間伝送の光源の場合には、マルチスポット型のＶＣＳＥＬを用い、高出力を得るようにしてもよい。

図１２は、ＶＣＳＥＬを光源に利用した光伝送システムの一構成例を示す図である。光伝送システム６００は、ＶＣＳＥＬが形成されたチップ３１０を含む光源６１０と、光源６１０から放出されたレーザ光の集光などを行う光学系６２０と、光学系６２０から出力されたレーザ光を受光する受光部６３０と、光源６１０の駆動を制御する制御部６４０とを有する。制御部６４０は、ＶＣＳＥＬを駆動するための駆動パルス信号を光源６１０に供給する。光源６１０から放出された光は、光学系６２０を介し、光ファイバや空間伝送用の反射ミラーなどにより受光部６３０へ伝送される。受光部６３０は、受光した光をフォトディテクターなどによって検出する。受光部６３０は、制御信号６５０により制御部６４０の動作（例えば光伝送の開始タイミング）を制御することができる。

次に、光伝送システムに利用される光伝送装置の構成について説明する。図１３は、光伝送装置の外観構成を示し、図１４はその内部構成を模式的に示している。光伝送装置７００は、ケース７１０、光信号送信／受信コネクタ接合部７２０、発光／受光素子７３０、電気信号ケーブル接合部７４０、電源入力部７５０、動作中を示すＬＥＤ７６０、異常発生を示すＬＥＤ７７０、ＤＶＩコネクタ７８０、送信回路基板／受信回路基板７９０を有している。

光伝送装置７００を用いた映像伝送システムを図１５および図１６に示す。これらの図において、映像伝送システム８００は、映像信号発生装置８１０で発生された映像信号を、液晶ディスプレイなどの画像表示装置８２０に伝送するため、図１５に示す光伝送装置を利用している。すなわち、映像伝送システム８００は、映像信号発生装置８１０、画像表示装置８２０、ＤＶＩ用電気ケーブル８３０、送信モジュール８４０、受信モジュール８５０、映像信号伝送光信号用コネクタ８６０、光ファイバ８７０、制御信号用ケーブルコネクタ８８０、電源アダプタ８９０、ＤＶＩ用電気ケーブル９００を含んでいる。

上記映像伝送システムでは、映像信号発生装置８１０と送信モジュール８４０、および受信モジュール８５０と画像表示装置８２０の間を電気ケーブル８３０、９００による電気信号の伝送としたが、これらの間の伝送を光信号により行うことも可能である。例えば、電気−光変換回路および光−電気変換回路をコネクタに含む信号送信用ケーブルを電気ケーブル８３０、９００の代わりに用いるようにしてもよい。

本発明に係る面発光型半導体レーザ装置は、光情報処理や光高速データ通信の分野で利用することができる。

ＶＣＳＥＬが形成されたウエハを示す図である。 本発明の第１の実施例に係るＶＣＳＥＬの平面図である。 図２のＡ−Ａ線線断面図である。 本発明の第２の実施例に係るＶＣＳＥＬを示す図である。 本発明の第１の実施例に係るＶＣＳＥＬの製造方法を説明する工程断面図である。 本発明の第１の実施例に係るＶＣＳＥＬの製造方法を説明する工程断面図である。 本発明の第１の実施例に係るＶＣＳＥＬの製造方法を説明する工程断面図である。 ＶＣＳＥＬが形成された半導体チップを実装したパッケージの構成を示す概略断面図である。 他のパッケージの構成を示す概略断面図である。 図８に示すパッケージを用いた光送信装置の構成を示す概略断面図である。 図９に示すパッケージを空間伝送システムに用いたときの構成を示す図である。 光伝送システムの構成を示すブロック図である。 光伝送装置の外観構成を示す図である。 光伝送装置の内部構成を示し、図１４Ａは上面を切り取ったときの内部構造を示し、図１４Ｂは側面を切り取ったときの内部構造を示している。 図１３の光伝送装置を利用した映像伝送システムを示す図である。 図１５の映像伝送システムを裏側から示した図である。 従来のＶＣＳＥＬを示す断面図である。 従来のＶＣＳＥＬを示す断面図である。

符号の説明

１００：ＶＣＳＥＬ １０２：基板
１０４：バッファ層 １０６：下部ＤＢＲ
１０８：活性領域 １１０：電流狭窄層
１１２：上部ＤＢＲ １１４：コンタクト層
１１６：溝 １１８：パッド形成流域
１２０：層間絶縁膜 １３０：ｐ側上部電極
１３２：開口 １３４：電極パッド
１３６：配線電極 １４０：外周溝
１５０：ｎ側下部電極 Ｐ：ポスト
Ｓ：ダイシング面

Claims (18)

1. 基板上に、少なくとも第１導電型の第１の半導体多層膜、活性領域、第1の半導体多層膜とともに共振器を構成する第２導電型の第２の半導体多層膜、及びコンタクト層を含む半導体層が積層され、レーザ光を出射する発光部とパッド形成領域とが前記半導体層に形成された溝によって分離された面発光型半導体レーザ装置であって、
   前記パッド形成領域の外縁に、前記半導体層をエッチングし基板に至る深さを有する外周溝が形成され、前記外周溝によって露出されたパッド形成領域の側面およびパッド形成領域の表面が絶縁膜によって覆われている、面発光型半導体レーザ装置。
2. 前記外周溝は、基板を切断するときのダイシング領域である、請求項１に記載の面発光型半導体レーザ装置。
3. 前記絶縁膜は、前記外周溝において基板を露出させるようにパターニングされている、請求項１に記載の面発光型半導体レーザ装置。
4. 前記絶縁膜は、前記パッド形成領域と同時に、前記発光部および前記溝を覆い、前記発光部の絶縁膜にはコンタクトホールが形成されている、請求項１ないし３いずれか１つに記載の面発光型半導体レーザ装置。
5. 前記発光部には、レーザ光を出射する開口が形成された金属層が形成され、前記金属層は、前記コンタクトホールを介してコンタクト層に接続されている、請求項４に記載の面発光型半導体レーザ装置。
6. 前記第１および第２の半導体多層膜は、Ａｌを含むＩＩＩ−Ｖ族半導体層から構成され、前記コンタクト層はＧａＡｓ層から構成される、請求項１ないし５いずれか１つに記載の面発光型半導体レーザ装置。
7. 前記発光部は、Ａｌを含む半導体層の一部が選択的に酸化された電流狭窄層を含む、請求項６に記載の面発光型半導体レーザ装置。
8. 前記パッド形成領域には、前記絶縁膜を介して電極パッドが形成され、電極パッドは、金属配線により発光部の金属層に接続されている、請求項１ないし７いずれか１つに記載の面発光型半導体レーザ装置。
9. 請求項１ないし８いずれか１つに記載の面発光型半導体レーザ装置と光学部材を実装したモジュール。
10. 請求項９に記載されたモジュールと、モジュールから発せられたレーザ光を光媒体を介して送信する送信手段とを備えた、光送信装置。
11. 請求項９に記載されたモジュールと、モジュールから発せられた光を空間伝送する伝送手段とを備えた、光空間伝送装置。
12. 請求項９に記載されたモジュールと、モジュールから発せられたレーザ光を送信する送信手段とを備えた、光送信システム。
13. 請求項９に記載されたモジュールと、モジュールから発せられた光を空間伝送する伝送手段とを備えた、光空間伝送システム。
14. 基板上に、少なくとも第１導電型の第１の半導体多層膜、活性領域、第1の半導体多層膜とともに共振器を構成する第２導電型の第２の半導体多層膜、及びコンタクト層を含む半導体層を積層するステップと、
    前記半導体層上に第１のマスクパターンを形成し、第１のマスクパターンを用いて前記半導体層をエッチングし、発光部を規定する第１の溝を形成するステップと、
    前記半導体層上に第２のマスクパターンを形成し、第２のマスクパターンを用いて前記半導体をエッチングし、ダイシング領域を規定する第２の溝を形成するステップと、
    少なくとも第１の溝および第２の溝を含む前記半導体層上に絶縁膜を形成するステップと、
    前記絶縁膜をパターニングし、前記発光部の前記絶縁膜にコンタクトホールを形成するステップと、
    前記コンタクトホールを介して前記コンタクト層に接続される上部電極パターンを形成するステップと、
    第２の溝に沿って前記基板を切断するステップと、
    を有する面発光型半導体レーザ装置の製造方法。
15. 前記第２の溝は、コンタクト層から基板に至る深さを有する、請求項１４に記載の製造方法。
16. 前記絶縁膜をパターニングするとき、第２の溝内の絶縁膜の一部を除去し基板の一部を露出させる、請求項１４に記載の製造方法。
17. 前記切断するステップは、前記絶縁膜によって露出された基板領域を切断する、請求項１４に記載の製造方法。
18. 前記半導体層は、第１および第２の半導体多層膜の間に電流狭窄層を含み、前記製造方法は、第１の溝を形成後に電流狭窄層を酸化するステップを含む、請求項１４に記載の製造方法。

Images