JP2007165755A - Wiring board and method for manufacturing the same - Google Patents
Wiring board and method for manufacturing the same Download PDFInfo
- Publication number
- JP2007165755A JP2007165755A JP2005363014A JP2005363014A JP2007165755A JP 2007165755 A JP2007165755 A JP 2007165755A JP 2005363014 A JP2005363014 A JP 2005363014A JP 2005363014 A JP2005363014 A JP 2005363014A JP 2007165755 A JP2007165755 A JP 2007165755A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric layer
- wiring
- signal wiring
- wiring board
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
Description
本発明は、ランドや信号配線等の導体パターンと誘電体層と導体層で構成される層構造を持つ配線基板において、良好な信号配線の伝送品質を得ることができる配線基板およびその製造方法に関する。 The present invention relates to a wiring board capable of obtaining good signal wiring transmission quality in a wiring board having a layer structure composed of a conductor pattern such as a land or a signal wiring, a dielectric layer, and a conductor layer, and a method of manufacturing the same. .
マイクロ波帯やミリ波帯のような高周波帯を使用した回路では、回路素子自身の入出力インピーダンスと信号配線の特性インピーダンスを整合することが伝送損失を少なくするために重要である。近年、高速無線LAN(Local Area Network)のように通信帯域が広くチャネル数を多く取りたい通信の研究開発が盛んに行われている。このような高周波帯を使用する回路では、マイクロ波帯に対応した高周波用配線基板や、伝送線路用基板が用いられる。これらの回路には、回路素子の高周波特性が求められるとともに、回路素子とそのランド間や、ひとつの回路素子のランドから他の回路素子のランドとの間の信号配線での高周波特性が求められることが多くなってきている。 In a circuit using a high frequency band such as a microwave band or a millimeter wave band, it is important to match the input / output impedance of the circuit element itself and the characteristic impedance of the signal wiring in order to reduce transmission loss. 2. Description of the Related Art In recent years, research and development for communications that have a wide communication band and a large number of channels, such as a high-speed wireless LAN (Local Area Network), have been actively conducted. In a circuit using such a high frequency band, a high frequency wiring board corresponding to the microwave band or a transmission line substrate is used. These circuits require high-frequency characteristics of circuit elements, and high-frequency characteristics of signal wiring between circuit elements and their lands, or between one circuit element land and another circuit element land. A lot is happening.
無線回路と、コントローラとしてのデジタル回路を搭載する高速無線LANのような通信規格では、たとえば図19に示すような多層基板が用いられることがある。図19は従来の配線基板の一例を示す平面図である。この多層の回路基板32上には概略であるが、回路素子33、34、36、39、アンテナ38、ランド40、信号配線35、37、41、42が書かれている。また図20は図19におけるH方向から見た図である。これは導体層43〜46が4層、誘電体層47〜49が3層の多層基板である。図20に示すように基板表面に回路素子等が載っていて導体層44、45はGND(接地)層や電源層になっている。基板表面の信号配線35、37、41、42と導体層45は誘電体層47を挟んでいわゆるマイクロストリップラインの構成になっている。ランドや信号配線の特性インピーダンスは、ある誘電率と誘電損失を持った誘電体層の厚みに対して、面積や線幅を調整することでコントロールできる。
In a communication standard such as a high-speed wireless LAN equipped with a wireless circuit and a digital circuit as a controller, for example, a multilayer substrate as shown in FIG. 19 may be used. FIG. 19 is a plan view showing an example of a conventional wiring board. Although schematically shown on the multilayer circuit board 32, circuit elements 33, 34, 36 and 39, an
回路素子の入出力インピーダンスはたとえば50Ωというようにあらかじめ決められている。回路素子はその端子に専用のランド(適正ランド)が決められていて、このランドから信号配線を引き出し他の回路素子等に接続している。適正ランドは大部分が、回路素子を適正に半田実装できるという観点からその大きさが決められており、基板構成によっては誘電体層の厚みがいろいろであるため、回路素子の入出力インピーダンスとは不整合を起こすことがある。また、ランドから信号配線が引き出され他の回路素子と接続されるのであるが、信号配線幅は直下の誘電体層の材料特性や厚みに対して所望の特性インピーダンスを取るように決める場合がほとんどであり、ランド幅と信号配線幅は異なることがある。またデジタル回路と無線回路(アナログ回路)が混在するような配線基板においては、なるべく高密度化をはかりつつ信号品質を安定に保とうとするため、デジタル回路の配線幅と無線回路の配線幅が異なり、デジタル回路の配線幅の方が細くなっていることが多い。またベアチップ実装されたLSI(Large Scale Integration)等の回路素子の端子(BGA(Ball Grid Array)など)から信号配線を引き出す際には、端子間ピッチが狭いため信号配線幅も狭くならざるを得ないので、他の回路素子と接続する際に信号配線幅が異なることが多い。このように同じ誘電体層上にあるランドや信号配線の幅が変わるポイントがあるとそこで特性インピーダンスが変化して不整合が発生し、信号の伝送品質の劣化につながることがある。 The input / output impedance of the circuit element is predetermined such as 50Ω. A dedicated land (appropriate land) is determined at the terminal of the circuit element, and signal wiring is drawn from this land and connected to other circuit elements and the like. Most of the appropriate lands are sized from the viewpoint that the circuit elements can be properly soldered, and depending on the board configuration, the thickness of the dielectric layer varies, so what is the input / output impedance of the circuit elements? May cause inconsistencies. In addition, the signal wiring is drawn out from the land and connected to other circuit elements, but the signal wiring width is almost always determined to have a desired characteristic impedance with respect to the material characteristics and thickness of the dielectric layer immediately below. The land width and the signal wiring width may be different. Also, in a wiring board where digital circuits and wireless circuits (analog circuits) are mixed, the wiring width of the digital circuit and the wiring width of the wireless circuit are different in order to keep the signal quality stable while increasing the density as much as possible. In many cases, the wiring width of a digital circuit is narrower. Also, when the signal wiring is drawn out from a terminal (BGA (Ball Grid Array), etc.) of a circuit element such as an LSI (Large Scale Integration) mounted on a bare chip, the signal wiring width must be narrow because the pitch between the terminals is narrow. Therefore, the signal wiring width often differs when connecting to other circuit elements. Thus, if there is a point where the width of the land or the signal wiring on the same dielectric layer changes, the characteristic impedance changes at that point and mismatch may occur, leading to deterioration in signal transmission quality.
図19において、信号配線37で決められている配線幅は、回路素子39のランド40に接続されるが、ランド40では幅が変わっている。また回路素子34の端子間が狭いため、回路素子39から回路素子34に接続する信号配線41と信号配線42は配線幅が異なっている。また回路素子33、34、39がマルチポートデバイスであるような場合、ポート(端子)幅が狭くなることがあり、回路素子の入出力端子がそのランドに対してインピーダンス不整合を起こしたりする。
In FIG. 19, the wiring width determined by the signal wiring 37 is connected to the
これらインピーダンス不整合を生じることがあると、その箇所で信号の反射が大きくなって伝送品質が低下するという問題がある。 If these impedance mismatches occur, there is a problem in that signal reflection increases at that location and transmission quality deteriorates.
(特許文献1)の従来の技術では、LSIの端子から引き出された信号配線の配線幅を細くし、かつ特性インピーダンスを整合させる内容が開示されている。これによればLSIの端子間の細い信号配線下部の対向する地導体層に、めっき法により凸部を設けて誘電体層の厚みを薄くして細い信号配線の特性インピーダンスを50Ωに調整する内容が開示されている。この方法によれば、配線幅の異なる信号配線ごとに最適な誘電体層の厚みを設定でき、低コストで容易に伝送品質を保つことができる。 In the conventional technique of (Patent Document 1), the contents of narrowing the wiring width of the signal wiring drawn from the terminal of the LSI and matching the characteristic impedance are disclosed. According to this, a projecting portion is formed by plating on the opposing ground conductor layer below the thin signal wiring between the terminals of the LSI to reduce the thickness of the dielectric layer and adjust the characteristic impedance of the thin signal wiring to 50Ω. Is disclosed. According to this method, the optimum dielectric layer thickness can be set for each signal wiring having a different wiring width, and transmission quality can be easily maintained at low cost.
地導体層に凸部を設けることにより、凸部直上の誘電体層の厚みを薄くして、信号配線の特性インピーダンスをコントロールする方法であり、信号配線幅が細く特性インピーダンスが高いところを下げる場合に対応できるものである。
一般的に基板を作成するときは、基板構成の制約条件がまずあって、それから誘電体層の厚みが決まる場合がほとんどである。中にはなるべく配線幅を広くして、配線ばらつきに対して信号品質を安定させたい箇所と、配線幅が細くていい箇所とが同一層上に混在している場合がある。このように信号品質を確保するために配線幅を広くしたいが、基板構成の制約があり限界があるときには、誘電体層の誘電率が小さい材料を選ぶしかない。そうすると細い配線の特性インピーダンスが大きくなってしまったり材料コストがアップしたりする。このような場合に配線幅が細い配線と広い配線のどちらの特性インピーダンスとも略一致させるには、誘電体層の材料特性が単一であるため限界がある。 In general, when a substrate is produced, there are restrictions on the substrate configuration first, and the thickness of the dielectric layer is determined in most cases. In some cases, a portion where the wiring width is made as wide as possible to stabilize the signal quality against wiring variations and a portion where the wiring width is thin are mixed on the same layer. In this way, in order to ensure signal quality, it is desired to widen the wiring width. However, if there is a limit due to restrictions on the substrate configuration, a material having a low dielectric constant of the dielectric layer can only be selected. This increases the characteristic impedance of the thin wiring and increases the material cost. In such a case, there is a limit to making the characteristic impedances of both the thin wiring and the wide wiring approximately equal to each other because the material characteristics of the dielectric layer are single.
本発明は、基板構成に制約があっても、誘電体層上に形成されるランドや信号配線によって、また、信号配線の線幅が異なることによって生じる特性インピーダンスの不整合を解消し、配線基板全体にわたって特性インピーダンスを略一致させることができる配線基板およびその製造方法を提供することを目的とする。 The present invention eliminates the mismatch of characteristic impedance caused by the land and signal wiring formed on the dielectric layer and the line width of the signal wiring, even if the board configuration is limited. It is an object of the present invention to provide a wiring board and a method for manufacturing the same that can substantially match the characteristic impedance throughout.
本発明は、配線基板の基体である第一の誘電体層と、第一の誘電体層の表面に形成される導体パターンと、第一の誘電体層の裏面に形成されるGNDパターンとを有する配線基板であって、導体パターンとGNDパターンとの間の第一の誘電体層中に、第一の誘電体層とは誘電率の異なる第二の誘電体層を設けるか、または、導体パターンと第一の誘電体層との間に少なくとも一つの第二の誘電体層を設けたことを主要な特徴とする。 The present invention includes a first dielectric layer as a substrate of a wiring board, a conductor pattern formed on the surface of the first dielectric layer, and a GND pattern formed on the back surface of the first dielectric layer. A wiring board having a second dielectric layer having a dielectric constant different from that of the first dielectric layer in the first dielectric layer between the conductor pattern and the GND pattern, or a conductor The main feature is that at least one second dielectric layer is provided between the pattern and the first dielectric layer.
本発明の配線基板は、第一の誘電体層上に形成されるランドや信号配線によって、また、信号配線の線幅が異なることによって生じる特性インピーダンスの不整合を、第二の誘電体層を設けることによって解消し、配線基板全体にわたって特性インピーダンスを略一致させることができるという利点がある。 The wiring board according to the present invention eliminates the characteristic impedance mismatch caused by the land or signal wiring formed on the first dielectric layer and the line width of the signal wiring is different. There is an advantage that the characteristic impedance can be substantially matched over the entire wiring board by eliminating the provision.
本発明は、誘電体層上に形成されるランドや信号配線によって、また、信号配線の線幅が異なることによって生じる特性インピーダンスの不整合を解消し、配線基板全体にわたって特性インピーダンスを略一致させるという目的を、配線基板の基体である第一の誘電体層と、第一の誘電体層の表面に形成される導体パターンと、第一の誘電体層の裏面に形成されるGNDパターンとを有する配線基板であって、導体パターンとGNDパターンとの間の第一の誘電体層中に、第一の誘電体層とは誘電率の異なる第二の誘電体層を設けるか、または、導体パターンと第一の誘電体層との間に少なくとも一つの第二の誘電体層を設けることにより実現した。 The present invention eliminates the mismatch of characteristic impedance caused by the land and signal wiring formed on the dielectric layer and by the difference in the line width of the signal wiring, and substantially matches the characteristic impedance over the entire wiring board. The purpose is to have a first dielectric layer which is a substrate of the wiring board, a conductor pattern formed on the surface of the first dielectric layer, and a GND pattern formed on the back surface of the first dielectric layer. A wiring board, wherein a second dielectric layer having a dielectric constant different from that of the first dielectric layer is provided in the first dielectric layer between the conductor pattern and the GND pattern, or the conductor pattern This is realized by providing at least one second dielectric layer between the first dielectric layer and the first dielectric layer.
上記課題を解決するためになされた第1の発明は、配線基板の基体である第一の誘電体層と、第一の誘電体層の表面に形成される導体パターンと、第一の誘電体層の裏面に形成されるGNDパターンとを有する配線基板であって、導体パターンとGNDパターンとの間の第一の誘電体層中に、第一の誘電体層とは誘電率の異なる第二の誘電体層を設けたことを特徴とする。 A first invention made to solve the above problems includes a first dielectric layer as a substrate of a wiring board, a conductor pattern formed on the surface of the first dielectric layer, and a first dielectric. A wiring board having a GND pattern formed on the back surface of the layer, wherein the second dielectric layer has a dielectric constant different from that of the first dielectric layer in the first dielectric layer between the conductor pattern and the GND pattern. The dielectric layer is provided.
この第1の発明においては、たとえば特性インピーダンスが高い箇所とそれに比べて相対的に低い箇所があるとき、特性インピーダンスが低い箇所の導体パターンと導体パターン下のGNDパターンとの間に、第一の誘電体層よりも誘電率の小さな第二の誘電体層を配置することによって、特性インピーダンスを高くすることができる。または、特性インピーダンスが高い箇所の導体パターンと導体パターン下のGNDパターンとの間に、第一の誘電体層よりも誘電率の大きな第二の誘電体層を配置することによって、特性インピーダンスを高くすることができる。 In the first aspect of the present invention, for example, when there is a part having a high characteristic impedance and a part having a relatively low characteristic impedance, the first pattern between the conductor pattern at a part having a low characteristic impedance and the GND pattern below the conductor pattern By disposing the second dielectric layer having a dielectric constant smaller than that of the dielectric layer, the characteristic impedance can be increased. Alternatively, by disposing a second dielectric layer having a dielectric constant larger than that of the first dielectric layer between the conductor pattern at a location where the characteristic impedance is high and the GND pattern under the conductor pattern, the characteristic impedance is increased. can do.
上記課題を解決するためになされた第2の発明は、配線基板の基体である第一の誘電体層と、第一の誘電体層の表面に形成される導体パターンと、第一の誘電体層の裏面に形成されるGNDパターンとを有する配線基板であって、導体パターンと第一の誘電体層との間に少なくとも一つの第二の誘電体層を設けたことを特徴とする。 A second invention made to solve the above-described problems includes a first dielectric layer which is a substrate of a wiring board, a conductor pattern formed on the surface of the first dielectric layer, and a first dielectric A wiring board having a GND pattern formed on the back surface of the layer, wherein at least one second dielectric layer is provided between the conductor pattern and the first dielectric layer.
この第2の発明においては、たとえば特性インピーダンスが高い箇所とそれに比べて相対的に低い箇所があるとき、特性インピーダンスが低い箇所の導体パターンと導体パターン直下の第一の誘電体層との間に、別の第二の誘電体層を配置することによって、特性インピーダンスを高くすることができる。このとき新たに配置する第二の誘電体層の誘電率が、第一の誘電体層の誘電率よりも小さければより薄い層厚みで、特性インピーダンスを高くすることができるので効率的である。 In the second aspect of the invention, for example, when there is a part having a high characteristic impedance and a part having a relatively low characteristic impedance, there is a gap between the conductor pattern of the part having a low characteristic impedance and the first dielectric layer immediately below the conductor pattern. The characteristic impedance can be increased by disposing another second dielectric layer. At this time, if the dielectric constant of the second dielectric layer newly disposed is smaller than the dielectric constant of the first dielectric layer, the characteristic impedance can be increased with a thinner layer thickness, which is efficient.
上記課題を解決するためになされた第3の発明は、第1または第2の発明の配線基板であって、導体パターンが部品のランドであることを特徴とする。 A third invention made to solve the above problems is the wiring board according to the first or second invention, wherein the conductor pattern is a land of a component.
この第3の発明においては、たとえば部品の出力インピーダンスに対して部品ランドの特性インピーダンスが低い場合は、部品ランド直下の第一の誘電体層の誘電率に対して低い値を持つ別の第二の誘電体層を、部品ランドと部品ランド下の導体層との間に配置することによって、部品の出力インピーダンスに合わせることができる。または、部品ランドとランド直下の第一の誘電体層との間に、別の第二の誘電体層を配置することによって、部品の出力インピーダンスに合わせることができる。このとき新たに配置する第二の誘電体層の誘電率が、第一の誘電体層の誘電率よりも小さければより少ない層厚みで、特性インピーダンスを高くすることができるので効率的である。 In the third aspect of the invention, for example, when the characteristic impedance of the component land is low with respect to the output impedance of the component, another second having a low value with respect to the dielectric constant of the first dielectric layer immediately below the component land. By arranging the dielectric layer between the component land and the conductor layer under the component land, it is possible to match the output impedance of the component. Alternatively, by arranging another second dielectric layer between the component land and the first dielectric layer immediately below the land, the output impedance of the component can be adjusted. At this time, if the dielectric constant of the second dielectric layer newly disposed is smaller than the dielectric constant of the first dielectric layer, the characteristic impedance can be increased with a smaller layer thickness, which is efficient.
また部品の出力インピーダンスに対して部品ランドの特性インピーダンスが高い場合は、部品ランド直下の第一の誘電体層の誘電率に対して高い値を持つ別の第二の誘電体層を、部品ランドと部品ランド下の導体層との間に配置することによって、部品の出力インピーダンスに合わせることができる。 If the characteristic impedance of the component land is higher than the output impedance of the component, another second dielectric layer having a high value relative to the dielectric constant of the first dielectric layer immediately below the component land is connected to the component land. And the conductor layer under the component land can be adjusted to the output impedance of the component.
上記課題を解決するためになされた第4の発明は、第1または第2の発明の配線基板であって、導体パターンが、線幅の異なる箇所がある信号配線であることを特徴とする。 A fourth invention made to solve the above-mentioned problems is the wiring board according to the first or second invention, wherein the conductor pattern is a signal wiring having portions having different line widths.
この第4の発明においては、たとえば線幅が広い信号配線とそれに比べて相対的に線幅が狭い信号配線が連続している場合、線幅が広い信号配線直下の第一の誘電体層の誘電率に対して低い値を持つ別の第二の誘電体層を、信号配線と信号配線下の導体層との間に配置することによって、線幅の狭い信号配線の特性インピーダンスに合わせることができる。または、線幅が広い信号配線と信号配線直下の第一の誘電体層との間に、別の第二の誘電体層を配置することによって、線幅が狭い信号配線の特性インピーダンスに合わせることができる。このとき新たに配置する第二の誘電体層の誘電率が、第一の誘電体層の誘電率よりも小さければより少ない層厚みで、特性インピーダンスを高くすることができるので効率的である。 In the fourth aspect of the invention, for example, when a signal wiring having a wide line width and a signal wiring having a relatively narrow line width are continuous, the first dielectric layer directly below the signal wiring having a large line width is provided. By arranging another second dielectric layer having a low dielectric constant between the signal wiring and the conductor layer under the signal wiring, it is possible to match the characteristic impedance of the signal wiring with a narrow line width. it can. Alternatively, by arranging another second dielectric layer between the signal wiring with a wide line width and the first dielectric layer immediately below the signal wiring, it can be matched to the characteristic impedance of the signal wiring with a narrow line width. Can do. At this time, if the dielectric constant of the second dielectric layer newly disposed is smaller than the dielectric constant of the first dielectric layer, the characteristic impedance can be increased with a smaller layer thickness, which is efficient.
または線幅が狭い信号配線直下の第一の誘電体層の誘電率に対して高い値を持つ別の第二の誘電体層を、信号配線と信号配線下の導体層との間に配置することによって、線幅の広い信号配線の特性インピーダンスに合わせることができる。 Alternatively, another second dielectric layer having a high value relative to the dielectric constant of the first dielectric layer immediately below the signal wiring having a narrow line width is disposed between the signal wiring and the conductor layer under the signal wiring. Thus, it is possible to match the characteristic impedance of the signal wiring having a wide line width.
上記課題を解決するためになされた第5の発明は、第1または第2の発明の配線基板であって、導体パターンが部品のランドと信号配線を含むことを特徴とする。 A fifth invention made to solve the above problems is the wiring board of the first or second invention, wherein the conductor pattern includes a land of a component and a signal wiring.
この第5の発明においては、たとえば部品ランドより引き出される信号配線に対して、信号配線幅が広くて特性インピーダンスが低い場合は、信号配線直下の第一の誘電体層の誘電率に対して同程度かまたは低い値を持つ別の第二の誘電体層を、信号配線と信号配線下の導体層との間に配置することで信号配線の特性インピーダンスをより高く調整できる。または線幅が広い信号配線と信号配線直下の第一の誘電体層との間に、別の第二の誘電体層を配置することによって、部品ランドの特性インピーダンスに合わせることができる。このとき新たに配置する第二の誘電体層の誘電率が、第一の誘電体層の誘電率よりも小さければより少ない層厚みで、特性インピーダンスを高くすることができるので効率的である。 In the fifth aspect of the invention, for example, when the signal wiring width is wide and the characteristic impedance is low with respect to the signal wiring drawn from the component land, the same as the dielectric constant of the first dielectric layer immediately below the signal wiring. By disposing another second dielectric layer having a moderate or low value between the signal wiring and the conductor layer under the signal wiring, the characteristic impedance of the signal wiring can be adjusted higher. Alternatively, by disposing another second dielectric layer between the signal line having a wide line width and the first dielectric layer immediately below the signal line, the characteristic impedance of the component land can be matched. At this time, if the dielectric constant of the second dielectric layer newly disposed is smaller than the dielectric constant of the first dielectric layer, the characteristic impedance can be increased with a smaller layer thickness, which is efficient.
また部品ランドに対して、信号配線幅が狭くて特性インピーダンスが高い場合は、部品ランド直下の第一の誘電体層の誘電率に対して同程度かまたは低い値を持つ別の第二の誘電体層を、部品ランドと部品ランド下の導体層との間に配置することで部品ランドの特性インピーダンスをより高く調整できる。 In addition, when the signal wiring width is narrow and the characteristic impedance is high with respect to the component land, another second dielectric having the same or lower value than the dielectric constant of the first dielectric layer immediately below the component land. By disposing the body layer between the component land and the conductor layer below the component land, the characteristic impedance of the component land can be adjusted higher.
または部品ランドと部品ランド直下の第一の誘電体層との間に、別の第二の誘電体層を配置することによって、信号配線の特性インピーダンスに合わせることができる。このとき新たに配置する第二の誘電体層の誘電率が、第一の誘電体層の誘電率よりも小さければより少ない層厚みで、特性インピーダンスを高くすることができるので効率的である。 Alternatively, by arranging another second dielectric layer between the component land and the first dielectric layer immediately below the component land, the characteristic impedance of the signal wiring can be adjusted. At this time, if the dielectric constant of the second dielectric layer newly disposed is smaller than the dielectric constant of the first dielectric layer, the characteristic impedance can be increased with a smaller layer thickness, which is efficient.
上記課題を解決するためになされた第6の発明は、第1または第2の発明の配線基板であって、導体パターンが部品のランドや線幅の異なる信号配線を含み、部品のランドや線幅の異なる信号配線の特性インピーダンスを略一致させたことを特徴とする。 A sixth invention made to solve the above-mentioned problems is the wiring board according to the first or second invention, wherein the conductor pattern includes signal wires having different lands and line widths of the components, It is characterized in that the characteristic impedances of the signal wirings having different widths are substantially matched.
この第6の発明においては、部品ランド幅とこれから引き出される信号配線の線幅が異なる場合や、信号配線の線幅が途中で変わったりする場合を含んだ配線基板に対して、ランドや信号配線の導体パターンと導体パターン下のGNDパターンとの間に第一の誘電体層とは誘電率の異なる複数の第二の誘電体層を設けることにより、選択的にインピーダンスの調整が可能になる。またはランドや信号配線の導体パターンと、第一の誘電体層との間に少なくとも一つの第二の誘電体層を設けることにより、選択的にインピーダンスの調整が可能になる。したがって、部品のランドや線幅の異なる信号配線を含んでいる導体パターンと導体パターン直下の第一の誘電体層と、誘電体層直下のGNDパターンでなる配線基板において、インピーダンスが異なる箇所に対して選択的にインピーダンスを調整することにより、特性インピーダンスを略一致させることができる。 In the sixth aspect of the invention, the land or signal wiring is used for a wiring board including a case where the component land width is different from the line width of the signal wiring to be drawn out or the signal wiring changes in the middle. Impedance can be selectively adjusted by providing a plurality of second dielectric layers having a dielectric constant different from that of the first dielectric layer between the conductor pattern and the GND pattern under the conductor pattern. Alternatively, the impedance can be selectively adjusted by providing at least one second dielectric layer between the land and the conductor pattern of the signal wiring and the first dielectric layer. Therefore, in a wiring board composed of a conductor pattern including signal wirings with different parts lands and line widths, a first dielectric layer immediately below the conductor pattern, and a GND pattern immediately below the dielectric layer, with respect to locations having different impedances By selectively adjusting the impedance, the characteristic impedance can be substantially matched.
上記課題を解決するためになされた第7の発明は、第1または第2の発明の配線基板であって、導体パターンが部品のランドや線幅の異なる信号配線を含んでいて、部品のランドや線幅の異なる信号配線のうち、特性インピーダンスが低い側に対して、導体パターン直下の第一の誘電体層よりも低誘電率特性を持つ第二の誘電体層を設けて、ランドや線幅の異なる信号配線の特性インピーダンスを略一致させることを特徴とする。 A seventh invention made to solve the above problems is the wiring board according to the first or second invention, wherein the conductor pattern includes signal lands having different lands and line widths. For signal wirings with different line widths, a second dielectric layer having a lower dielectric constant than the first dielectric layer directly below the conductor pattern is provided on the side with lower characteristic impedance to The characteristic impedances of the signal wirings having different widths are substantially matched.
この第7の発明においては、部品ランド幅とこれから引き出される信号配線の線幅が異なる場合や、信号配線の線幅が途中で変わったりする場合を含んだ配線基板に対して、たとえば部品ランドより引き出される信号配線に対して、信号配線幅が広くて特性インピーダンスが低い場合は、信号配線直下の第一の誘電体層の誘電率に対して低い値を持つ別の第二の誘電体層を、信号配線と信号配線下の導体層との間に配置することで信号配線の特性インピーダンスを部品ランドの特性インピーダンスに合わせることができる。または線幅が広い信号配線と信号配線直下の第一の誘電体層との間に、第一の誘電体層の誘電率よりも誘電率が小さい別の第二の誘電体層を配置することによって、部品ランドの特性インピーダンスに合わせることができる。 In the seventh aspect of the present invention, for example, from a component land, for a wiring board including a case where the component land width differs from the line width of the signal wiring drawn out from this, or the line width of the signal wiring changes midway. If the signal wiring width is wide and the characteristic impedance is low with respect to the drawn signal wiring, another second dielectric layer having a low value relative to the dielectric constant of the first dielectric layer immediately below the signal wiring is used. By arranging between the signal wiring and the conductor layer under the signal wiring, the characteristic impedance of the signal wiring can be matched with the characteristic impedance of the component land. Alternatively, another second dielectric layer having a dielectric constant smaller than that of the first dielectric layer is disposed between the signal wiring having a wide line width and the first dielectric layer immediately below the signal wiring. Thus, the characteristic impedance of the component land can be matched.
また部品ランドに対して、信号配線幅が狭くて特性インピーダンスが高い場合は、部品ランド直下の第一の誘電体層の誘電率に対して低い値を持つ別の第二の誘電体層を、部品ランドと部品ランド下の導体層との間に配置することで信号配線の特性インピーダンスに合わせることができる。 When the signal wiring width is narrow and the characteristic impedance is high with respect to the component land, another second dielectric layer having a low value relative to the dielectric constant of the first dielectric layer immediately below the component land is provided. By arranging between the component land and the conductor layer below the component land, it is possible to match the characteristic impedance of the signal wiring.
または部品ランドと部品ランド直下の第一の誘電体層との間に、第一の誘電体層の誘電率よりも誘電率が小さい別の第二の誘電体層を配置することによって、信号配線の特性インピーダンスに合わせることができる。 Alternatively, by arranging another second dielectric layer having a dielectric constant smaller than that of the first dielectric layer between the component land and the first dielectric layer immediately below the component land, the signal wiring Can be matched to the characteristic impedance.
このようにして部品のランドや線幅の異なる信号配線のうち、特性インピーダンスが低い側に対して、導体パターン直下の第一の誘電体層よりも低誘電率特性を持つ第二の誘電体層を設けることにより、ランドや線幅の異なる信号配線の特性インピーダンスを略一致させることが可能になる。 In this way, the second dielectric layer having a lower dielectric constant characteristic than the first dielectric layer immediately below the conductor pattern, on the low characteristic impedance side of the signal wiring having different component lands and line widths It is possible to substantially match the characteristic impedance of signal wirings having different lands and line widths.
上記課題を解決するためになされた第8の発明は、第1の発明における配線基板であって、テープ状の基板材料を、第二の誘電体層として用いたことを特徴とする。 An eighth invention made to solve the above problems is the wiring board according to the first invention, wherein a tape-like substrate material is used as the second dielectric layer.
この第8の発明においては、導体パターンと導体パターン下のGNDパターンとの間に第一の誘電体層とは誘電率の異なる複数のテープ状の基板材料を設けることにより、選択的にかつ容易に誘電率の異なる第二の誘電体層を配置することができ、特性インピーダンスを調整することができる。 In the eighth invention, a plurality of tape-like substrate materials having different dielectric constants from the first dielectric layer are provided between the conductor pattern and the GND pattern under the conductor pattern, thereby selectively and easily. A second dielectric layer having a different dielectric constant can be disposed on the substrate, and the characteristic impedance can be adjusted.
上記課題を解決するためになされた第9の発明は、第2の発明の配線基板であって、テープ状の基板材料を、少なくとも一つの第二の誘電体層として用いたことを特徴とする。 A ninth invention made to solve the above problem is the wiring board according to the second invention, wherein a tape-like substrate material is used as at least one second dielectric layer. .
この第9の発明においては、導体パターンと導体パターン直下の第一の誘電体層との間にテープ状の基板材料からなる少なくとも一つの第二の誘電体層を設けることにより、選択的にかつ容易に誘電率の異なる第二の誘電体層を配置することができ、特性インピーダンスを調整することができる。 In the ninth aspect of the invention, by providing at least one second dielectric layer made of a tape-like substrate material between the conductor pattern and the first dielectric layer immediately below the conductor pattern, The second dielectric layer having a different dielectric constant can be easily arranged, and the characteristic impedance can be adjusted.
上記課題を解決するためになされた第10の発明は、片側銅箔付き基板の導体層上に、片側に接着剤の付いたテープ状基板材料を貼り付け、その上に他の片側銅箔付き基板の誘電体層が貼り合わせ面になるように配置し、熱処理して接着することを特徴とする配線基板の製造方法である。 The tenth invention made to solve the above-mentioned problem is that a tape-like substrate material with an adhesive on one side is pasted on the conductor layer of the substrate with one-side copper foil, and another one-side copper foil is on it. The wiring board manufacturing method is characterized in that the dielectric layers of the substrates are arranged so as to be bonded surfaces, and are bonded by heat treatment.
この第10の発明においては、片側に接着剤の付いたテープ状基板材料を用いることにより、片側銅箔付き基板の導体層上の所望エリアに容易に貼り付けることができ、その後片側銅箔付き基板の第二の誘電体層が貼り合わせ面になるように配置し、熱処理して接着することにより、異なる誘電体層を部分的に含むことが可能な配線基板を製造することができる。 In the tenth aspect of the invention, by using a tape-like substrate material with an adhesive on one side, it can be easily attached to a desired area on the conductor layer of a substrate with a copper foil on one side, and then with a copper foil on one side By disposing the second dielectric layer of the substrate to be a bonding surface, and performing heat treatment and bonding, a wiring substrate that can partially include a different dielectric layer can be manufactured.
上記課題を解決するためになされた第11の発明は、片側銅箔付き基板の第一の誘電体層上に、片側に接着剤の付いたテープ状基板材料を貼り付け、その上に他の片側銅箔付き基板の第二の誘電体層が貼り合わせ面になるように配置し、熱処理して接着することを特徴とする。 In an eleventh aspect of the invention made to solve the above problems, a tape-like substrate material with an adhesive on one side is pasted on the first dielectric layer of the substrate with a copper foil on one side, and the other It arrange | positions so that the 2nd dielectric material layer of a board | substrate with a one side copper foil may become a bonding surface, It heat-processes and adheres, It is characterized by the above-mentioned.
この第11の発明においては、片側に接着剤の付いたテープ状基板材料を用いることにより、片側銅箔付き基板の第一の誘電体層上の所望エリアに容易に貼り付けることができ、その後片側銅箔付き基板の第二の誘電体層が貼り合わせ面になるように配置し、熱処理して接着することにより、異なる誘電体層を部分的に含むことが可能な配線基板を製造することができる。 In this eleventh invention, by using a tape-like substrate material with an adhesive on one side, it can be easily attached to a desired area on the first dielectric layer of the substrate with copper foil on one side, A wiring board capable of partially including different dielectric layers is manufactured by arranging the second dielectric layer of the substrate with copper foil on one side to be a bonding surface, and performing heat treatment and bonding. Can do.
上記課題を解決するためになされた第12の発明は、両側銅箔付き基板の片側銅箔面にフォトリソグラフィー処理を行って信号配線を形成し、パンチングまたはレーザまたは超音波により形状加工または穴あけした片側接着剤付きのテープ状基板を、信号配線にかかるように貼り付け、テープ状基板上にめっき等で信号配線を形成することを特徴とする。 In a twelfth aspect of the invention made to solve the above problems, a signal wiring is formed on a copper foil surface of one side of a substrate with copper foil on both sides by forming a signal wiring, and shape processing or drilling is performed by punching, laser, or ultrasonic waves. A tape-like substrate with a one-side adhesive is attached so as to cover the signal wiring, and the signal wiring is formed on the tape-like substrate by plating or the like.
この第12の発明においては、片側接着剤付きのテープ状基板は、パンチングまたはレーザまたは超音波による形状加工または穴あけ加工が容易であり、また信号配線上の所望エリアに容易に貼り付けることができる。この片側接着剤付きのテープ状基板を信号配線にかかるように貼り付け、さらにめっき等を用いてスルーホールや信号配線を形成する。以上により部分的に誘電体層の厚みが異なる配線基板を製造することができる。 In the twelfth invention, the tape-like substrate with the adhesive on one side can be easily punched, shaped or drilled by laser or ultrasonic waves, and can be easily attached to a desired area on the signal wiring. . The tape substrate with the adhesive on one side is attached so as to cover the signal wiring, and through holes and signal wiring are formed using plating or the like. As described above, it is possible to manufacture a wiring board having partially different dielectric layer thicknesses.
上記課題を解決するためになされた第13に記載の本発明の配線基板製造方法は、両側銅箔付き基板の片側銅箔面にフォトリソグラフィー処理を行って信号配線を形成し、パンチングまたはレーザまたは超音波により形状加工または穴あけして、フォトリソグラフィー処理、めっき等を行ってスルーホール、信号配線を形成した、片側接着剤付きのテープ状基板を、両側銅箔付き基板の信号配線と片側接着剤付きのテープ状基板のスルーホールとが接合するように両基板を貼り付けることを特徴とする。 The wiring board manufacturing method according to the thirteenth aspect of the present invention, which has been made to solve the above problems, forms a signal wiring by performing a photolithography process on one side of the copper foil surface of the board with both side copper foils, and performs punching or laser or Formed or drilled with ultrasonic waves, photolithography processing, plating, etc. to form through holes and signal wiring, tape-shaped substrate with one side adhesive, signal wiring and one side adhesive on substrate with copper foil on both sides Both substrates are bonded so that the through holes of the attached tape-shaped substrate are joined.
この第13の発明においては、片側接着剤付きのテープ状基板は、パンチングまたはレーザまたは超音波による形状加工または穴あけ加工が容易であり、またフォトリソグラフィー処理を施し、めっき等によりスルーホールや信号配線を形成した後に、貼り付ける配線基板の所望エリアに容易に貼り付けることができる。この片側接着剤付きのテープ状基板を信号配線にかかるように貼り付ける。以上により部分的に誘電体層の厚みが異なる配線基板を製造することができる。 In the thirteenth invention, the tape-like substrate with the adhesive on one side can be easily punched, shaped or drilled by laser or ultrasonic waves, and subjected to photolithography treatment, through-holes or signal wiring by plating or the like. Can be easily attached to a desired area of the wiring substrate to be attached. The tape-like substrate with the adhesive on one side is attached so as to cover the signal wiring. As described above, it is possible to manufacture a wiring board having partially different dielectric layer thicknesses.
(実施の形態1)
本発明の実施の形態1について、図1および図2に基づいて説明する。
(Embodiment 1)
Embodiment 1 of the present invention will be described with reference to FIG. 1 and FIG.
図1は本発明の実施の形態1に係る部品ランド部分の配線基板の平面図、図2は図1におけるA−A断面図である。 1 is a plan view of a wiring board of a component land portion according to Embodiment 1 of the present invention, and FIG. 2 is a cross-sectional view taken along line AA in FIG.
図1及び図2に示すように、本実施の形態1の配線基板は、基板を構成する主体である誘電体層5Aと、その上に形成されるランド2と、誘電体層5Aの裏面に電源パターンやGNDパターンとして形成される導体層6と、導体層6を覆う誘電体層5Bとを備えている。ランド2上には、回路素子1が、その電極3と半田接合等により誘電体層5A上に実装されている。また、ランド2およびその周辺エリアと導体層6の間の誘電体層5A中に、誘電体層5A,5Bよりも誘電率の小さな誘電体層4が配置されている。
As shown in FIGS. 1 and 2, the wiring board of the first embodiment has a dielectric layer 5A that is a main component of the board, lands 2 formed thereon, and a back surface of the dielectric layer 5A. A conductor layer 6 formed as a power supply pattern or a GND pattern and a dielectric layer 5B covering the conductor layer 6 are provided. On the
本実施の形態1は、回路素子1の出力インピーダンスが、例えば50Ωであり、ランド2の特性インピーダンスが50Ωよりも小さな場合に、インピーダンスを調整する配線基板の例である。このインピーダンス調整のため、図1,図2に示すように、ランド2と導体層6の間の誘電体層5A中には、誘電体層5A,5Bよりも誘電率の小さな誘電体層4を配置する。
The first embodiment is an example of a wiring board that adjusts the impedance when the output impedance of the circuit element 1 is 50Ω, for example, and the characteristic impedance of the
こうすることによって、ランド2の特性インピーダンスを大きくすることができる。たとえば、特性インピーダンス値を50Ωに合わせるのに、誘電体層5(5A,5B)の材質として一般的な、FR−4のガラスエポキシよりも誘電率が小さな、例えばテフロン(登録商標)(登録商標)を選び、ランド2の特性インピーダンスが50Ωになるように誘電体層4の厚みを設定する。
By doing so, the characteristic impedance of the
(実施の形態2)
本発明の実施の形態2について、図3および図4に基づいて説明する。
(Embodiment 2)
A second embodiment of the present invention will be described with reference to FIGS.
図3は本実施の形態2に係る信号配線部分の配線基板の平面図、図4は図3におけるB−B断面図である。 3 is a plan view of the wiring board of the signal wiring portion according to the second embodiment, and FIG. 4 is a cross-sectional view taken along the line BB in FIG.
図3および図4に示すように、本実施の形態2の配線基板は、基板を構成する主体である誘電体層5Aと、その上に形成される信号配線7および信号配線9と、誘電体層5Aの裏面に電源パターンやGNDパターンとして形成される導体層6と、導体層6を覆う誘電体層5Bとを備えている。また、信号配線7およびその周辺エリアと導体層6の間の誘電体層5A中に、誘電体層5A,5Bよりも誘電率の小さな誘電体層8が配置されている。 As shown in FIGS. 3 and 4, the wiring board of the second embodiment includes a dielectric layer 5A that is a main component of the board, signal wiring 7 and signal wiring 9 formed thereon, and a dielectric. A conductor layer 6 formed as a power supply pattern or a GND pattern on the back surface of the layer 5A, and a dielectric layer 5B covering the conductor layer 6 are provided. A dielectric layer 8 having a dielectric constant smaller than that of the dielectric layers 5A and 5B is disposed in the dielectric layer 5A between the signal wiring 7 and its peripheral area and the conductor layer 6.
本実施の形態2は、基板構成が決まっていて信号配線9の特性インピーダンスが、例えば50Ω位であるが、信号配線7の特性インピーダンスが50Ωよりも小さい場合に、インピーダンスを調整する配線基板の例である。このインピーダンス調整のため、図3,図4に示すように、信号配線7およびその周辺エリアの、信号配線7と導体層6の間に誘電体層5よりも誘電率の小さな誘電体層8を配置する。
The second embodiment is an example of a wiring board that adjusts the impedance when the board configuration is determined and the characteristic impedance of the signal wiring 9 is about 50Ω, for example, but the characteristic impedance of the signal wiring 7 is smaller than 50Ω. It is. For this impedance adjustment, as shown in FIGS. 3 and 4, a dielectric layer 8 having a dielectric constant smaller than that of the
こうすることによって、信号配線9の特性インピーダンスを大きくすることができる。たとえば、特性インピーダンス値を50Ωに合わせるのに、誘電体層5(5A,5B)の材質として一般的なFR−4のガラスエポキシよりも誘電率の小さな、例えばテフロン(登録商標)とし、信号配線7の特性インピーダンスが50Ωになるように誘電体層8の厚みを設定する。 By doing so, the characteristic impedance of the signal wiring 9 can be increased. For example, in order to match the characteristic impedance value to 50Ω, the dielectric layer 5 (5A, 5B) is made of a material having a dielectric constant smaller than that of a general FR-4 glass epoxy, for example, Teflon (registered trademark), and signal wiring. The thickness of the dielectric layer 8 is set so that the characteristic impedance of 7 is 50Ω.
(実施の形態3)
本発明の実施の形態3について、図5および図6に基づいて説明する。
(Embodiment 3)
A third embodiment of the present invention will be described with reference to FIGS.
図5は本実施の形態3に係る信号配線部分の配線基板の平面図、図6は図5におけるC−C断面図である。 FIG. 5 is a plan view of the wiring board of the signal wiring portion according to the third embodiment, and FIG. 6 is a cross-sectional view taken along the line CC in FIG.
図5および図6に示すように、本実施の形態3の配線基板は、基板を構成する主体である誘電体層5Aと、その上に形成される信号配線7および信号配線9と、誘電体層5Aの裏面に電源パターンやGNDパターンとして形成される導体層6と、導体層6を覆う誘電体層5Bとを備えている。また、信号配線9およびその周辺エリアと導体層6の間の誘電体層5A中に、誘電体層5A,5Bよりも誘電率の大きな誘電体層50が配置されている。 As shown in FIGS. 5 and 6, the wiring board of the third embodiment includes a dielectric layer 5A that is a main component of the board, signal wiring 7 and signal wiring 9 formed thereon, and a dielectric. A conductor layer 6 formed as a power supply pattern or a GND pattern on the back surface of the layer 5A, and a dielectric layer 5B covering the conductor layer 6 are provided. A dielectric layer 50 having a dielectric constant larger than that of the dielectric layers 5A and 5B is disposed in the dielectric layer 5A between the signal wiring 9 and its peripheral area and the conductor layer 6.
本実施の形態3は、基板構成が決まっていて、信号配線7の特性インピーダンスは例えば50Ω位であるが、信号配線9の特性インピーダンスが50Ωよりも大きい場合に、インピーダンスを調整する配線基板の例である。このインピーダンス調整のため、図5,図6に示すように、信号配線9およびその周辺エリアの、信号配線9と導体層6の間に誘電体層5よりも誘電率の大きな誘電体層50を配置する。
In the third embodiment, the substrate configuration is determined, and the characteristic impedance of the signal wiring 7 is about 50Ω, for example. However, when the characteristic impedance of the signal wiring 9 is larger than 50Ω, an example of a wiring substrate for adjusting the impedance It is. For this impedance adjustment, as shown in FIGS. 5 and 6, a dielectric layer 50 having a dielectric constant larger than that of the
こうすることによって信号配線9の特性インピーダンスを小さくすることができる。たとえば特性インピーダンス値を50Ωにあわせるのに、誘電体層5の材質として一般的なガラスエポキシ基板よりも誘電率の大きな材料の中でセラミック材料の中からたとえばアルミナを選び、信号配線9の特性インピーダンスが50Ωになるように、アルミナの厚みを設定すればよい。また、たとえばこのアルミナ材料をシート状に形状加工したものを用いることにより、容易に所望のエリアに配置できる。
By doing so, the characteristic impedance of the signal wiring 9 can be reduced. For example, in order to adjust the characteristic impedance value to 50Ω, for example, alumina is selected from ceramic materials among materials having a dielectric constant larger than that of a general glass epoxy substrate as the material of the
(実施の形態4)
本発明の実施の形態4について、図7および図8に基づいて説明する。
(Embodiment 4)
A fourth embodiment of the present invention will be described with reference to FIGS.
図7は本実施の形態4に係る信号配線部分の配線基板の平面図、図8は図7におけるD−D断面図である。 FIG. 7 is a plan view of the wiring board of the signal wiring portion according to the fourth embodiment, and FIG. 8 is a sectional view taken along the line DD in FIG.
図7および図8に示すように、本実施の形態4の配線基板は、基板を構成する主体である誘電体層5と、その上に局所的に形成される信号配線16と、誘電体層5の上の所要部に、一部信号配線16と重なるように形成される誘電体層13と、この誘電体層13上に形成されるランド11および信号配線14と、誘電体層5の裏面に電源パターンやGNDパターンとして形成される導体層6とを備えている。ランド11上には、回路素子10が、その電極12と半田接合等により実装されている。また、誘電体層5上の信号配線16と誘電体層13上の信号配線14とは、スルーホール15を介して電気的に接続されている。
As shown in FIGS. 7 and 8, the wiring board of the fourth embodiment includes a
本実施の形態4は、基板構成が決まっていて信号配線16の特性インピーダンスは例えば50Ω位であるが、回路素子10のランド11やそのランドから引き出した信号配線14の特性インピーダンスが50Ωよりも小さい場合に、インピーダンスを調整する配線基板の例である。このインピーダンス調整のため、図7,図8に示すように、回路素子10、ランド11、信号配線14およびその周辺エリアの、信号配線14と誘電体層5の間に誘電体層13を配置する。
In the fourth embodiment, the substrate configuration is determined and the characteristic impedance of the signal wiring 16 is about 50Ω, for example, but the characteristic impedance of the land 11 of the circuit element 10 and the signal wiring 14 drawn from the land is smaller than 50Ω. This is an example of a wiring board that adjusts the impedance. In order to adjust the impedance, as shown in FIGS. 7 and 8, the dielectric layer 13 is disposed between the signal wiring 14 and the
こうすることによってランド11と信号配線14の特性インピーダンスを大きくすることができる。誘電体層13が誘電体層5と材料特性が同一であれば、その厚みを調整することにより特性インピーダンスを50Ωにすることができる。また誘電体層13の誘電率が誘電体層5の誘電率よりも小さい材料を用いる場合、たとえば誘電体層5の材質として一般的なガラスエポキシよりも誘電率の小さな材料の中でテフロン(登録商標)を選んだ場合は、誘電体層5と同一な材料特性をもつ場合の誘電体層13よりも小さな厚みで50Ωになるように調整できる。
By doing so, the characteristic impedance of the land 11 and the signal wiring 14 can be increased. If the dielectric layer 13 has the same material characteristics as the
(実施の形態5)
本発明の実施の形態5について、図9および図10に基づいて説明する。
(Embodiment 5)
A fifth embodiment of the present invention will be described with reference to FIG. 9 and FIG.
図9は本実施の形態5に係る信号配線部分の配線基板の平面図、図10は図9におけるE−E断面図である。 FIG. 9 is a plan view of the wiring board of the signal wiring portion according to the fifth embodiment, and FIG. 10 is a cross-sectional view taken along line EE in FIG.
図9および図10に示すように、本実施の形態5の配線基板は、基板を構成する主体である誘電体層5と、その上に局所的に形成される信号配線19と、誘電体層5の上の所要部に、一部信号配線19と重なるように形成される誘電体層18と、この誘電体層18上に形成される信号配線17と、誘電体層5の裏面に電源パターンやGNDパターンとして形成される導体層6とを備えている。誘電体層5上の信号配線19と誘電体層18上の信号配線17とは、スルーホール20を介して電気的に接続されている。
As shown in FIGS. 9 and 10, the wiring board of the fifth embodiment includes a
本実施の形態5は、基板構成が決まっていて信号配線19の特性インピーダンスはたとえば50Ω位であるが、信号配線17の特性インピーダンスが50Ωよりも大きい場合に、インピーダンスを調整する配線基板の例である。このインピーダンス調整のため、図9、10に示すように、信号配線17およびその周辺エリアの、信号配線17と誘電体層5の間に誘電体層18を配置する。
The fifth embodiment is an example of a wiring board for adjusting the impedance when the board configuration is determined and the characteristic impedance of the signal wiring 19 is about 50Ω, for example, but the characteristic impedance of the signal wiring 17 is larger than 50Ω. is there. In order to adjust the impedance, a dielectric layer 18 is disposed between the signal wiring 17 and the
こうすることによって信号配線17の特性インピーダンスを小さくすることができる。誘電体層18が誘電体層5と材料特性が同一であれば、その厚みを調整することにより特性インピーダンスを50Ωにすることができる。また誘電体層18の誘電率が誘電体層5の誘電率よりも小さい材料を用いる場合、たとえばガラスエポキシよりも誘電率の大きな材料の中でテフロン(登録商標)を選んだ場合は、誘電体層5と同一な材料特性をもつ場合の誘電体層18よりも小さな厚みで50Ωになるように調整できる。
By doing so, the characteristic impedance of the signal wiring 17 can be reduced. If the dielectric layer 18 has the same material characteristics as the
(実施の形態6)
本発明の実施の形態6について、図11および図12に基づいて説明する。
(Embodiment 6)
A sixth embodiment of the present invention will be described with reference to FIG. 11 and FIG.
図11は本実施の形態6に係る信号配線部分の配線基板の平面図、図12は図11におけるF−F断面図である。 FIG. 11 is a plan view of the wiring board of the signal wiring portion according to the sixth embodiment, and FIG. 12 is a sectional view taken along line FF in FIG.
図11および図12に示すように、本実施の形態6の配線基板は、基板を構成する主体である誘電体層5と、その上に局所的に形成される信号配線17と、誘電体層5の上の所要部に、一部信号配線17と重なるように形成される誘電体層51と、この誘電体層51上に形成される信号配線19と、誘電体層5の裏面に電源パターンやGNDパターンとして形成される導体層6とを備えている。誘電体層5上の信号配線17と誘電体層51上の信号配線19とは、スルーホール20を介して電気的に接続されている。
As shown in FIGS. 11 and 12, the wiring board of the sixth embodiment includes a
本実施の形態6は、基板構成が決まっていて信号配線17の特性インピーダンスは50Ω位であるが、信号配線19の特性インピーダンスが50Ωよりも小さい場合に、インピーダンスを調整する配線基板の例である。このインピーダンス調整のため、図11、12に示すように、信号配線19およびその周辺エリアの、信号配線19と誘電体層5の間に誘電体層5よりも誘電率の大きな材料特性を持つ誘電体層51を配置する。
The sixth embodiment is an example of a wiring board that adjusts the impedance when the board configuration is determined and the characteristic impedance of the signal wiring 17 is about 50Ω, but the characteristic impedance of the signal wiring 19 is smaller than 50Ω. . In order to adjust the impedance, as shown in FIGS. 11 and 12, the dielectric having a material characteristic having a dielectric constant greater than that of the
こうすることによって信号配線19の特性インピーダンスを大きくすることができる。たとえば特性インピーダンス値を50Ωにあわせるのにガラスエポキシよりも誘電率の大きな材料の中でセラミック材料の中からたとえばアルミナを選び、信号配線17の特性インピーダンスが50Ωになるようにアルミナの厚みを設定すればよい。また、たとえばこのアルミナ材料をシート状に形状加工したものを用いることにより、容易に所望のエリアに配置できる。 By doing so, the characteristic impedance of the signal wiring 19 can be increased. For example, in order to adjust the characteristic impedance value to 50Ω, for example, alumina is selected from ceramic materials among materials having a larger dielectric constant than glass epoxy, and the thickness of the alumina is set so that the characteristic impedance of the signal wiring 17 is 50Ω. That's fine. Further, for example, by using a material obtained by processing this alumina material into a sheet shape, it can be easily arranged in a desired area.
(実施の形態7)
本発明の実施の形態7について、図13および図14に基づいて説明する。
(Embodiment 7)
A seventh embodiment of the present invention will be described with reference to FIG. 13 and FIG.
図13は本実施の形態7に係る信号配線部分の配線基板の平面図、図14は図13におけるG−G断面図である。 13 is a plan view of the wiring board of the signal wiring portion according to the seventh embodiment, and FIG. 14 is a cross-sectional view taken along the line GG in FIG.
図13および図14に示すように、本実施の形態7の配線基板は、基板を構成する主体である誘電体層5と、その上に局所的に形成される信号配線19と、誘電体層5および信号配線19の上に形成される誘電体層18と、この誘電体層18上の所定部に形成される信号配線17と、誘電体層5の裏面に電源パターンやGNDパターンとして形成される導体層6とを備えている。誘電体層5上の信号配線19と誘電体層18上の信号配線17とは、スルーホール20を介して電気的に接続されている。本実施の形態では、誘電体層18は基板を構成している誘電体層5と材料特性が同一であり、誘電率εが4.25(2.4GHzのとき)である。
As shown in FIGS. 13 and 14, the wiring board of the seventh embodiment includes a
本実施の形態7は、基板構成が決まっていて信号配線19の特性インピーダンスは50Ω位であるが、信号配線17の特性インピーダンスが50Ωよりも小さい場合に、インピーダンスを調整する配線基板の例である。このインピーダンス調整のため、図13、14に示すように、信号配線17およびその周辺エリアの、信号配線17と誘電体層5の間に誘電体層18を配置する。
The seventh embodiment is an example of a wiring board that adjusts the impedance when the board configuration is determined and the characteristic impedance of the signal wiring 19 is about 50Ω, but the characteristic impedance of the signal wiring 17 is smaller than 50Ω. . In order to adjust the impedance, a dielectric layer 18 is disposed between the signal wiring 17 and the
こうすることによって信号配線17の特性インピーダンスを大きくすることができる。各部寸法および材料特性はアジレントテクノロジー株式会社の回路シミュレータ(システム名称「ADS(Advanced Design System)」)を用いてシミュレーションを行い入出力端からみた信号配線の特性インピーダンスが50Ωである結果が得られている。 By doing so, the characteristic impedance of the signal wiring 17 can be increased. The dimensions and material characteristics of each part were simulated using a circuit simulator (system name “ADS (Advanced Design System)”) of Agilent Technologies, and the result was that the characteristic impedance of the signal wiring as viewed from the input / output terminals was 50Ω. Yes.
(実施の形態8)
本発明の実施の形態8として、前記の実施の形態2および実施の形態3における本発明の実施の形態8に係る配線基板の製造方法を示す工程図を図15に示す。図15において、工程10は一般的なFR−4のガラスエポキシ基板で片側銅箔つきの基板を示す。工程20でこの基板の導体層6上にテープ状基板28を形成する。この基板28はテープ状であり所望の箇所に容易に貼り付けることができる。工程30においてテープ状基板28の上に片側銅箔付きの基板を導体層6と誘電体層22が接着対向面になるように配置し熱処理して接着する。さらに工程40において最上層の銅箔にフォトリソグラフィー処理を行い、信号配線21を形成して、本発明の配線基板を形成する。
(Embodiment 8)
As an eighth embodiment of the present invention, FIG. 15 is a process diagram showing a method of manufacturing a wiring board according to the eighth embodiment of the present invention in the second and third embodiments. In FIG. 15, step 10 shows a general FR-4 glass epoxy substrate with a copper foil on one side. In
(実施の形態9)
本発明の実施の形態9に係る配線基板の製造方法を示す工程図を図16に示す。図16において、工程10は一般的なFR−4のガラスエポキシ基板で片側銅箔つきの基板を示す。工程20でこの基板の誘電体層5上にテープ状基板28を形成する。この基板はテープ状であり所望の箇所に容易に貼り付けることができる。工程30においてテープ状基板の上に片側銅箔付きの基板を誘電体層5と誘電体層22が対向接着面になるように配置し熱処理して接着する。さらに工程40において最上層の銅箔にフォトリソグラフィー処理を行い、信号配線21を形成して、本発明の配線基板を形成できる。
(Embodiment 9)
FIG. 16 is a process diagram showing a method for manufacturing a wiring board according to Embodiment 9 of the present invention. In FIG. 16, step 10 is a general FR-4 glass epoxy substrate with a copper foil on one side. In
(実施の形態10)
本発明の実施の形態10として、前記の実施の形態5における本発明の実施の形態10に係る配線基板の製造方法を示す工程図を図17に示す。図17において、工程10は、一般的なFR−4のガラスエポキシ基板で両側銅箔つきの基板を示す。工程20で、この基板の導体層6にフォトリソグラフィー処理を行って、信号配線23を形成する。工程30で、信号配線23にかかるようにテープ状基板28を貼り付ける。この基板はテープ状であり所望の箇所に容易に貼り付けることができる。テープ状基板28は誘電体層24、接着剤25、スルーホール26からなる。工程40において、テープ状基板28上に信号配線27を形成して、実施の形態5(図10参照)の配線基板を得る。
(Embodiment 10)
As a tenth embodiment of the present invention, FIG. 17 shows a process diagram showing a method for manufacturing a wiring board according to the tenth embodiment of the present invention in the fifth embodiment. In FIG. 17, Step 10 is a general FR-4 glass epoxy substrate with a copper foil on both sides. In
図18は、テープ状基板28の製造方法の工程図を示すものである。図18において、テープ状基板28は、工程10のように誘電体層29とその裏面に付着された接着剤30とからなっている。このままでも容易に所望の箇所に貼り付けることができる。工程20において、カッター等を用いて外形をカットし、パンチング、レーザ、超音波、等を用いてスルーホール31をあける。この基板はテープ状なので工程20のような加工が容易に可能である。工程20までの状態で、図17の工程30に示すように用いることができるが、それ以外にもたとえば図18の工程30に示すように、フォトリソグラフィー処理等によりスルーホールめっき形成、信号配線形成まで行ってから図17の最終工程40に用いることも可能である。
FIG. 18 is a process chart of the method for manufacturing the tape-shaped substrate 28. In FIG. 18, a tape-like substrate 28 is composed of a dielectric layer 29 and an adhesive 30 attached to the back surface thereof as in step 10. Even in this state, it can be easily attached to a desired location. In
本発明は、基板構成に制約があっても、またいろいろな線幅があっても、ランドや信号配線の特性インピーダンスを容易に略一致させることができ、インピーダンス不整合をおこさないので、信号反射がなく伝送品質が低下せずに良好な伝送が可能となる配線基板およびその製造方法として、マイクロ波帯やミリ波帯のような高周波帯を使用した回路等に、好適に利用することができる。 The present invention can easily match the characteristic impedances of lands and signal wirings regardless of the board configuration and various line widths, and does not cause impedance mismatch. As a wiring board and a method for manufacturing the wiring board that can be satisfactorily transmitted without deteriorating transmission quality, it can be suitably used for a circuit using a high frequency band such as a microwave band or a millimeter wave band. .
1,10 回路素子
2,11 ランド
3,12 電極
5(5A,5B) 誘電体層(第一の誘電体層)
4,8,13,18,22,24,29,50,51 誘電体層
6 導体層
7,9,14,16,17,19,21,23,27 信号配線
15,20,26,31 スルーホール
25,30 接着剤
28 テープ状基板
ε 誘電率
1,10
4, 8, 13, 18, 22, 24, 29, 50, 51 Dielectric layer 6 Conductor layer 7, 9, 14, 16, 17, 19, 21, 23, 27
Claims (13)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005363014A JP2007165755A (en) | 2005-12-16 | 2005-12-16 | Wiring board and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005363014A JP2007165755A (en) | 2005-12-16 | 2005-12-16 | Wiring board and method for manufacturing the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007165755A true JP2007165755A (en) | 2007-06-28 |
JP2007165755A5 JP2007165755A5 (en) | 2009-02-05 |
Family
ID=38248282
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005363014A Pending JP2007165755A (en) | 2005-12-16 | 2005-12-16 | Wiring board and method for manufacturing the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007165755A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014141656A1 (en) * | 2013-03-15 | 2014-09-18 | パナソニック株式会社 | Electric motor and electrical device equipped with electric motor |
CN114364142A (en) * | 2021-12-17 | 2022-04-15 | 苏州浪潮智能科技有限公司 | PCB design method and device for increasing surface impedance and PCB |
CN114679854A (en) * | 2022-05-27 | 2022-06-28 | 广东科翔电子科技股份有限公司 | Mini-LED PCB ultra-high density blind hole filling plating method |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6249275U (en) * | 1985-09-12 | 1987-03-26 | ||
JPH01218094A (en) * | 1988-02-26 | 1989-08-31 | Nippon Telegr & Teleph Corp <Ntt> | Wiring board |
JPH02244786A (en) * | 1989-03-17 | 1990-09-28 | Toshiba Chem Corp | Composite board for printed circuit |
JPH05283824A (en) * | 1992-04-06 | 1993-10-29 | Hitachi Ltd | Circuit board |
JPH07147521A (en) * | 1993-11-24 | 1995-06-06 | Hitachi Ltd | Board for mounting high frequency element |
JPH11205013A (en) * | 1998-01-20 | 1999-07-30 | Fujitsu General Ltd | Impedance matching device |
JPH11330808A (en) * | 1998-05-20 | 1999-11-30 | Fujitsu Ltd | Matching circuit |
JP2003298204A (en) * | 2002-03-29 | 2003-10-17 | Fujitsu Ltd | Mounting structure of component |
-
2005
- 2005-12-16 JP JP2005363014A patent/JP2007165755A/en active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6249275U (en) * | 1985-09-12 | 1987-03-26 | ||
JPH01218094A (en) * | 1988-02-26 | 1989-08-31 | Nippon Telegr & Teleph Corp <Ntt> | Wiring board |
JPH02244786A (en) * | 1989-03-17 | 1990-09-28 | Toshiba Chem Corp | Composite board for printed circuit |
JPH05283824A (en) * | 1992-04-06 | 1993-10-29 | Hitachi Ltd | Circuit board |
JPH07147521A (en) * | 1993-11-24 | 1995-06-06 | Hitachi Ltd | Board for mounting high frequency element |
JPH11205013A (en) * | 1998-01-20 | 1999-07-30 | Fujitsu General Ltd | Impedance matching device |
JPH11330808A (en) * | 1998-05-20 | 1999-11-30 | Fujitsu Ltd | Matching circuit |
JP2003298204A (en) * | 2002-03-29 | 2003-10-17 | Fujitsu Ltd | Mounting structure of component |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014141656A1 (en) * | 2013-03-15 | 2014-09-18 | パナソニック株式会社 | Electric motor and electrical device equipped with electric motor |
CN105103416A (en) * | 2013-03-15 | 2015-11-25 | 松下知识产权经营株式会社 | Electric motor and electrical device equipped with electric motor |
EP2975743A4 (en) * | 2013-03-15 | 2016-05-04 | Panasonic Ip Man Co Ltd | Electric motor and electrical device equipped with electric motor |
JPWO2014141656A1 (en) * | 2013-03-15 | 2017-02-16 | パナソニックIpマネジメント株式会社 | Electric motor and electric device equipped with the electric motor |
US9929617B2 (en) | 2013-03-15 | 2018-03-27 | Panasonic Intellectual Property Management Co., Ltd. | Electric motor and electrical device equipped with electric motor |
CN114364142A (en) * | 2021-12-17 | 2022-04-15 | 苏州浪潮智能科技有限公司 | PCB design method and device for increasing surface impedance and PCB |
CN114364142B (en) * | 2021-12-17 | 2023-08-11 | 苏州浪潮智能科技有限公司 | PCB design method and device for increasing surface impedance and PCB |
CN114679854A (en) * | 2022-05-27 | 2022-06-28 | 广东科翔电子科技股份有限公司 | Mini-LED PCB ultra-high density blind hole filling plating method |
CN114679854B (en) * | 2022-05-27 | 2022-08-12 | 广东科翔电子科技股份有限公司 | Mini-LED PCB ultra-high density blind hole filling plating method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20180205155A1 (en) | Antenna-integrated type communication module and manufacturing method for the same | |
JP3455498B2 (en) | Printed circuit board and information processing device | |
CN110402615B (en) | Printed circuit board for high-frequency transmission | |
JP2005197720A (en) | Multilayer substrate having impedance matching hole | |
JP2006074014A (en) | Multilayer printed board, and method for controlling impedance of microstrip line | |
JPH1154921A (en) | Multilayered wiring board | |
US9301386B2 (en) | Printed circuit board and method of manufacturing the same | |
US6643924B2 (en) | Method of manufacturing a distributed constant filter circuit module | |
US20040150487A1 (en) | Semi-suspended coplanar waveguide on a printed circuit board | |
JP2004140308A (en) | Printed wiring board for high-speed signal using slit method | |
JP2008263263A (en) | Antenna element and semiconductor device | |
JP2007165755A (en) | Wiring board and method for manufacturing the same | |
JP3347607B2 (en) | Laminated waveguide line | |
JP2006049645A (en) | Wiring board | |
JP2001203300A (en) | Board for wiring, semiconductor device and producing method for board for wiring | |
JP2006211620A (en) | Filter and duplexer | |
JP3008939B1 (en) | High frequency circuit board | |
US20200083594A1 (en) | Antenna assembly | |
JP2008270363A (en) | High-frequency package | |
JP4018999B2 (en) | Wiring board | |
JP2001102747A (en) | Multilayer board, and manufacturing method thereof and mounting structure of coaxial connector on the multilayer board | |
JP2000068716A (en) | Multilayer transmission line | |
JP2004265970A (en) | Wiring board | |
TW202207522A (en) | Planar antenna board | |
WO2016149269A1 (en) | Comprehensive layout strategy for flip chipping integrated circuits |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081211 |
|
A621 | Written request for application examination |
Effective date: 20081211 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091127 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110222 |
|
A131 | Notification of reasons for refusal |
Effective date: 20110301 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Effective date: 20110628 Free format text: JAPANESE INTERMEDIATE CODE: A02 |