JP2000068716A - Multilayer transmission line - Google Patents
Multilayer transmission lineInfo
- Publication number
- JP2000068716A JP2000068716A JP10239724A JP23972498A JP2000068716A JP 2000068716 A JP2000068716 A JP 2000068716A JP 10239724 A JP10239724 A JP 10239724A JP 23972498 A JP23972498 A JP 23972498A JP 2000068716 A JP2000068716 A JP 2000068716A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- line
- conductor layer
- layers
- transmission line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Waveguides (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、マイクロ波を伝
送する多層伝送線路に関するものであり、特にその中で
マイクロストリップ線路とトリプレート線路の多層化に
関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multi-layer transmission line for transmitting microwaves, and more particularly to a multi-layer structure of a microstrip line and a triplate line.
【０００２】[0002]
【従来の技術】近年、アンテナ給電系の多層化、プリン
ト基板の高周波化等、マイクロストリップ線路とトリプ
レート線路との層間接続する多層伝送線路の要求が多く
なっている。従来、多層伝送線路としては、類似するも
のとして１９９７年の電子通信学会総合大会、Ｂ−１−
１１２、平面アンテナＳＮＧ用薄形サブアレーの放射特
性の中で示されているように、金属ピンを用いているも
のもある。図４（ａ）、（ｂ）は従来の多層伝送線路の
構成図を示すもので、図４（ａ）は平面図、図４（ｂ）
はＡ−Ａ断面図を示す。図４（ａ）、（ｂ）において、
１ａ、１ｂ、１ｃはそれぞれ第１、第２及び第３の誘電
体層、２ａ、２ｂはそれぞれ第１及び第２の内部導体
層、３ａ、３ｂ、３ｃは第１、第２及び第３の外部導体
層、４ａ、４ｂは第１及び第２のスルーホールメッキ導
体、５ａ、５ｂは第１及び第２のメッキ層である。2. Description of the Related Art In recent years, there has been an increasing demand for a multilayer transmission line for interlayer connection between a microstrip line and a triplate line due to, for example, increasing the number of layers in an antenna feed system and increasing the frequency of a printed circuit board. Conventionally, as a multilayer transmission line, as a similar one, 1997 IEICE General Conference, B-1-
112, as shown in the radiation characteristics of the thin sub-array for the planar antenna SNG, some use metal pins. 4 (a) and 4 (b) show a configuration diagram of a conventional multilayer transmission line. FIG. 4 (a) is a plan view and FIG. 4 (b).
Shows an AA cross-sectional view. In FIGS. 4A and 4B,
1a, 1b and 1c are first, second and third dielectric layers, respectively. 2a and 2b are first and second inner conductor layers, respectively. 3a, 3b and 3c are first, second and third dielectric layers. The outer conductor layers, 4a and 4b, are first and second through-hole plated conductors, and 5a, 5b are first and second plated layers.
【０００３】次に従来の多層伝送線路について説明す
る。図４（ａ）、（ｂ）において、第１の誘電体層１ａ
に、第１の内部導体層２ａ、第１の外部導体層３ａ、第
１、第２のスルホールメッキ導体４ａ、４ｂ及び第１、
第２のメッキ層５ａ、５ｂを、第２の誘電体層１ｂに、
第２の内部導体層２ｂ、第２の外部導体層３ｂ、第１、
第２のスルホールメッキ導体４ａ、４ｂ、及び第１、第
２のメッキ層５ａ、５ｂを、第３の誘電体層１ｃに、第
３の外部導体層３ｃ、第２のスルホールメッキ導体４ｂ
及び第２のメッキ層５ｂを各々メッキ処理で形成し、そ
れらを単に第１、第２のメッキ層５ａ、５ｂ相互、及
び、第１、第２の外部導体層３ａ、３ｂ相互が向かい合
うように第１、第２及び第３の誘電体層１ａ、１ｂ及び
１ｃを重ね合せている。上記第１の誘電体層１ａでは上
記第１の内部導体層２ａと上記第１の外部導体層３ａに
よるマイクロストリップ線路が形成され、上記第２、第
３の誘電体層１ｂ、１ｃでは上記第２の内部導体層２ｂ
と上記第２、第３の外部導体層３ｂ、３ｃによるトリプ
レート線路が形成され、マイクロストリップ線路とトリ
プレート線路の多層構造をなす。マイクロストリップ線
路とトリプレート線路を形成する第１及び第２の内部導
体層２ａ、２ｂは、第１及び第２のスルーホールメッキ
導体４ａ、４ｂ、第１及び第２のメッキ層５ａ、５ｂに
よる伝送線路で多層構造の電気的接続が実現出来てい
る。Next, a conventional multilayer transmission line will be described. 4A and 4B, the first dielectric layer 1a
The first inner conductor layer 2a, the first outer conductor layer 3a, the first and second through-hole plated conductors 4a and 4b, and the first
The second plating layers 5a and 5b are applied to the second dielectric layer 1b.
The second inner conductor layer 2b, the second outer conductor layer 3b, the first,
The second through-hole plated conductors 4a and 4b, and the first and second plated layers 5a and 5b are provided on the third dielectric layer 1c by the third external conductor layer 3c and the second through-hole plated conductor 4b.
And the second plating layer 5b are formed by plating, respectively, so that the first and second plating layers 5a and 5b and the first and second outer conductor layers 3a and 3b face each other. The first, second and third dielectric layers 1a, 1b and 1c are overlaid. On the first dielectric layer 1a, a microstrip line is formed by the first inner conductor layer 2a and the first outer conductor layer 3a, and on the second and third dielectric layers 1b, 1c, the microstrip line is formed. 2 inner conductor layer 2b
And the second and third outer conductor layers 3b and 3c form a triplate line, forming a multilayer structure of a microstrip line and a triplate line. The first and second inner conductor layers 2a and 2b forming the microstrip line and the triplate line are formed by the first and second through-hole plated conductors 4a and 4b and the first and second plated layers 5a and 5b. The electrical connection of the multilayer structure can be realized by the transmission line.
【０００４】[0004]
【発明が解決しようとする課題】上記の多層伝送線路
は、メッキ処理での電気的接続が第１、第２、第３の誘
電体層１ａ、１ｂ、１ｃ内で行なわれているだけで、全
体の電気的接続が第１、第２、第３の誘電体層１ａ、１
ｂ、１ｃの第１、第２のメッキ層５ａ、５ｂ相互、及
び、第１、第２の外部導体層３ａ、３ｂ相互の接触だけ
で実現されているため、信頼性面でも、また多層基板の
製造方法からも逸脱しているため、製造性も悪く、課題
があった。これらの課題を改善する方法として、例え
ば、特公６２−５４８２号公報のトリープレートストリ
ップラインの多層一体化方法にあるように、内部導体部
への予備ハンダを行ない、誘電体層間を接着シートで張
り付け、全体に熱と圧力を加え一体化する方法もある
が、予備ハンダ等、製造工程が多くなるという課題を残
していた。The above-described multilayer transmission line has an electrical connection in the plating process only in the first, second, and third dielectric layers 1a, 1b, and 1c. The entire electrical connection is made of the first, second and third dielectric layers 1a, 1
b, 1c, the first and second plating layers 5a, 5b and the first and second outer conductor layers 3a, 3b are realized only by contact with each other. Therefore, there is a problem in that the productivity is poor because the method is also deviated from the above-mentioned manufacturing method. As a method of solving these problems, for example, as in the multi-layer integration method of a tree plate strip line disclosed in Japanese Patent Publication No. 62-5482, preliminary soldering to the internal conductor is performed and an adhesive sheet is used between the dielectric layers. There is also a method of bonding and applying heat and pressure to the whole to integrate them, but there is a problem that the number of manufacturing steps such as preliminary soldering increases.
【０００５】この発明はかかる課題を解決するためにな
されたものであり、製造の簡略化と信頼性の向上を目的
とする。The present invention has been made to solve such a problem, and has as its object to simplify manufacturing and improve reliability.
【０００６】[0006]
【課題を解決するための手段】第１の発明による多層伝
送線路は、外部導体層、内部導体層を誘電体層に被着形
成し、外部導体層間及び誘電体層間を接着シートで一体
化してマイクロストリップ線路とトリプレート線路の多
層構造とし、その後にメッキ処理で各層間を貫通するス
ルホールメッキ導体を形成し、複数本のスルーホールメ
ッキ導体からなる内部導体層間の伝送線路をマイクロス
トリップ線路及びトリプレート線路より高いインピーダ
ンスで構成したものである。According to a first aspect of the present invention, there is provided a multilayer transmission line in which an outer conductor layer and an inner conductor layer are formed on a dielectric layer, and the outer conductor layer and the dielectric layer are integrated with an adhesive sheet. A multi-layer structure consisting of a microstrip line and a triplate line is formed, and then a through-hole plated conductor is formed through each layer by plating. This is configured with a higher impedance than the plate line.
【０００７】また、第２の発明による多層伝送線路は、
外部導体層、内部導体層を誘電体層に被着形成し、外部
導体層間を接着シートで一体化してマイクロストリップ
線路とトリプレート線路の多層構造とし、その後にメッ
キ処理で各層間を貫通するスルホールメッキ導体を形成
し、スルホールメッキ導体に接続されたマイクロストリ
ップ線路及びトリプレート線路の一部を高インピーダン
スで構成したものである。[0007] The multilayer transmission line according to the second invention comprises
An outer conductor layer and an inner conductor layer are formed on a dielectric layer, and the outer conductor layers are integrated with an adhesive sheet to form a multi-layer structure of microstrip lines and triplate lines. A plated conductor is formed, and a part of the microstrip line and the triplate line connected to the through-hole plated conductor is configured with high impedance.
【０００８】また、第３の発明による多層伝送線路は、
外部導体層、内部導体層を誘電体層に被着形成し、外部
導体層間を接着シートで一体化してマイクロストリップ
線路とトリプレート線路の多層構造とし、その後にメッ
キ処理で各層間を貫通するスルホールメッキ導体を形成
し、スルホールメッキ導体に接続されたマイクロストリ
ップ線路及びトリプレート線路の内部導体層に容量性素
子を設けて構成したものである。[0008] Further, a multilayer transmission line according to a third aspect of the present invention comprises:
An outer conductor layer and an inner conductor layer are formed on a dielectric layer, and the outer conductor layers are integrated with an adhesive sheet to form a multi-layer structure of microstrip lines and triplate lines. A plated conductor is formed, and a capacitive element is provided on an inner conductor layer of a microstrip line and a triplate line connected to a through-hole plated conductor.
【０００９】[0009]
【発明の実施の形態】実施の形態１．図１（ａ）、
（ｂ）は、この発明の実施の形態１を示す構成図であ
り、図１（ａ）は平面図、図１（ｂ）はＡ−Ａ断面図を
示す。図１（ａ）、（ｂ）において、１ａ、１ｂ、１ｃ
はそれぞれ第１、第２及び第３の誘電体層、２ａ、２ｂ
はそれぞれ第１及び第２の内部導体層、３ａ、３ｂ、３
ｃは第１、第２及び第３の外部導体層、４ｃ、４ｄは第
３及び第４のスルーホールメッキ導体、５ｃ、５ｄは第
３及び第４のメッキ層、６ａ、６ｂは第１、第２の接着
シートである。DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiment 1 FIG. 1 (a),
1B is a configuration diagram showing Embodiment 1 of the present invention, FIG. 1A is a plan view, and FIG. 1B is a cross-sectional view along AA. 1 (a) and 1 (b), 1a, 1b, 1c
Denote first, second and third dielectric layers, 2a and 2b, respectively.
Are the first and second inner conductor layers, 3a, 3b, 3
c is the first, second and third outer conductor layers, 4c and 4d are third and fourth through-hole plated conductors, 5c and 5d are third and fourth plated layers, 6a and 6b are first, It is a second adhesive sheet.
【００１０】次に動作について説明する。図１（ａ）、
１（ｂ）において、第１の誘電体層１ａに第１の内部導
体層２ａ、第１の外部導体層３ａ、及び第４のメッキ層
５ｄを、第２の誘電体層１ｂに第１の内部導体層２ｂ、
第２の外部導体層３ｂを、第３の誘電体層１ｃに第３の
外部導体層３ｂ、及び第３のメッキ層５ｃを、各々メッ
キ処理で形成し、上記第１の外部導体層３ａと上記第２
の外部導体層３ｂの間に第１の接着シート６ａを、上記
第２の誘電体層２ａと上記第３の誘電体層３ａの間に第
２の接着シート６ｂを設け、マイクロストリップ線路と
トリプレート線路の多層構造とし、その後にメッキ処理
で上記第１の内部導体層２ａと上記第２の内部導体層２
ｂと上記第３のメッキ層５ｃの間、及び上記第１、第
２、第３の外部導体層３ａ、３ｂ、３ｃと第４のメッキ
層５ｄとの間を、第３、第４のスルーホールメッキ導体
４ｃ、４ｄで各層間を貫通接続させ、第３、第４のスル
ーホールメッキ導体４ｃ、４ｄは伝送線路の役目を成し
ており、各層間を貫通接続させる構造上、第１の内部導
体層２ａと第４のメッキ層５ｄとの間、第２の内部導体
層２ｂと第４のスルーホールメッキ導体４ｄとの間、第
３のスルーホールメッキ導体４ｃと第１、第２の外部導
体層３ａ、３ｂとの間、第３のメッキ層５ｃと第３の外
部導体層３ｃとの間、で容量性を示すが、第１、第２の
内部導体層２ａ、２ｂ間にある第３、第４のスルーホー
ルメッキ導体４ｃ、４ｄによる伝送線路をマイクロスト
リップ線路及びトリプレート線路より高いインピーダン
スにすることで、等価的に低域通過フィルタとなり整合
が得られ、多層構造の電気的接続が実現出来、またこの
構成は多層基板の製造方法にも合致している。Next, the operation will be described. FIG. 1 (a),
1 (b), the first dielectric layer 1a has a first inner conductor layer 2a, a first outer conductor layer 3a, and a fourth plating layer 5d, and the second dielectric layer 1b has a first dielectric layer 1b. Internal conductor layer 2b,
The second external conductor layer 3b is formed on the third dielectric layer 1c by the plating process, and the third external conductor layer 3b and the third plating layer 5c are formed on the third dielectric layer 1c. The second
A first adhesive sheet 6a is provided between the outer conductor layers 3b, and a second adhesive sheet 6b is provided between the second dielectric layer 2a and the third dielectric layer 3a. The first internal conductor layer 2a and the second internal conductor layer 2
b and the third plating layer 5c, and between the first, second, and third outer conductor layers 3a, 3b, and 3c and the fourth plating layer 5d. The third and fourth through-hole plated conductors 4c and 4d serve as transmission lines. The first and fourth through-hole plated conductors 4c and 4d serve as transmission lines. Between the internal conductor layer 2a and the fourth plating layer 5d, between the second internal conductor layer 2b and the fourth through-hole plating conductor 4d, between the third through-hole plating conductor 4c and the first and second plating layers. Capacitance is shown between the outer conductor layers 3a and 3b and between the third plating layer 5c and the third outer conductor layer 3c, but between the first and second inner conductor layers 2a and 2b. The transmission line formed by the third and fourth through-hole plated conductors 4c and 4d is connected to a microstrip line and a bird. By the higher rate line impedance equivalently becomes low pass filter matching is obtained, the electrical connection of the multi-layer structure can be realized, and this configuration is also in line with a method for manufacturing a multilayer substrate.
【００１１】上記のように構成された多層伝送線路は、
第１、第２の内部導体層２ａ、２ｂ間にある第３、第４
のスルーホールメッキ導体４ｃ、４ｄによる伝送線路を
マイクロストリップ線路及びトリプレート線路より高い
インピーダンスとなる寸法としてメッキ処理で一体化形
成し、マイクロ波伝送を可能としているため、信頼性の
向上、低コスト化が可能である。[0011] The multilayer transmission line configured as described above is:
Third and fourth layers between the first and second inner conductor layers 2a and 2b
The transmission line formed by the through-hole plated conductors 4c and 4d is integrally formed by plating so as to have a higher impedance than the microstrip line and the triplate line to enable microwave transmission, thereby improving reliability and reducing cost. Is possible.
【００１２】実施の形態２．図２は、この発明の実施の
形態２を示す構成図であり、マイクロストリップ線路及
びトリプレート線路を構成する第１、第２の内部導体層
面を示す。図２において、７は高インピーダンス部であ
る。なお、他の構成は、図１（ａ）、（ｂ）に示すこの
発明の実施の形態１の構成と同じであるため、説明も合
わせ、重複する箇所は省略する。Embodiment 2 FIG. FIG. 2 is a configuration diagram showing Embodiment 2 of the present invention, showing first and second inner conductor layer surfaces constituting a microstrip line and a triplate line. In FIG. 2, reference numeral 7 denotes a high impedance section. The other configuration is the same as the configuration of the first embodiment of the present invention shown in FIGS. 1A and 1B.
【００１３】次に動作について説明する。図２におい
て、マイクロストリップ線路及びトリプレート線路を形
成する第３のスルホールメッキ導体４ｃに接続された第
１、第２の内部導体層２ａ、２ｂに高インピーダンス部
７を設けて構成した。図１（ａ）、（ｂ）の構成では、
第１、第２の内部導体層２ａ、２ｂ間にある第３、第４
のスルーホールメッキ導体４ｃ、４ｄによる伝送線路を
マイクロストリップ線路及びトリプレート線路より高い
インピーダンスにすることで、整合を実現しているが、
周波数が高くなると、第３、第４のスルーホールメッキ
導体４ｃ、４ｄの間隔を広げると高次モードが発生する
ため、第３、第４のスルーホールメッキ導体４ｃ、４ｄ
による伝送線路をマイクロストリップ線路及びトリプレ
ート線路よりインピーダンスをあまり高く出来ないが、
図２の構成では、第１、第２の内部導体層２ａ、２ｂに
高インピーダンス部７を設けているため、第１の内部導
体層２ａと第４のメッキ層５ｄとの間、第２の内部導体
層２ｂと第４のスルーホールメッキ導体４ｄとの間、第
３のスルーホールメッキ導体４ｃと第１、第２の外部導
体層３ａ、３ｂとの間、第３のメッキ層５ｃと第３の外
部導体層３ｃとの間、の容量性を補うことが出来、等価
的に低域通過フィルタとなり整合が実現できる。Next, the operation will be described. In FIG. 2, the first and second inner conductor layers 2a and 2b connected to the third through-hole plated conductor 4c forming the microstrip line and the triplate line are provided with a high impedance portion 7. In the configuration of FIGS. 1A and 1B,
Third and fourth layers between the first and second inner conductor layers 2a and 2b
The matching is realized by making the transmission line by the through-hole plated conductors 4c and 4d higher impedance than the microstrip line and the triplate line.
When the frequency increases, a higher-order mode occurs when the distance between the third and fourth through-hole plated conductors 4c and 4d is increased, so that the third and fourth through-hole plated conductors 4c and 4d are generated.
Can not make the impedance of the transmission line higher than the microstrip line and the triplate line.
In the configuration of FIG. 2, since the high impedance portion 7 is provided in the first and second internal conductor layers 2a and 2b, the second impedance between the first internal conductor layer 2a and the fourth plating layer 5d is increased. Between the inner conductor layer 2b and the fourth through-hole plated conductor 4d, between the third through-hole plated conductor 4c and the first and second outer conductor layers 3a and 3b, and between the third plated layer 5c and the fourth 3 with the external conductor layer 3c, and can be equivalently a low-pass filter to achieve matching.
【００１４】上記のように構成された多層伝送線路は、
第３のスルホールメッキ導体４ｃに接続されるマイクロ
ストリップ線路及びトリプレート線路の一部に高インピ
ーダンス部７を設け、第１、第２の内部導体層２ａ、２
ｂ間にある第３、第４のスルーホールメッキ導体４ｃ、
４ｄによる伝送線路をメッキ処理で一体化形成し、マイ
クロ波伝送を可能としているため、信頼性の向上、低コ
スト化が可能である。The multilayer transmission line configured as described above is
A high impedance portion 7 is provided in a part of the microstrip line and the triplate line connected to the third through-hole plated conductor 4c, and the first and second inner conductor layers 2a, 2a
b, the third and fourth through-hole plated conductors 4c,
Since the transmission line of 4d is integrally formed by plating to enable microwave transmission, it is possible to improve reliability and reduce costs.
【００１５】実施の形態３．図３は、この発明の実施の
形態３を示す構成図であり、マイクロストリップ線路及
びトリプレート線路を構成する第１、第２の内部導体層
面を示す。図３において、８は容量性素子である。な
お、他の構成は、図１（ａ）、（ｂ）に示すこの発明の
実施の形態１の構成と同じであるため、説明も合わせ、
重複する箇所は省略する。Embodiment 3 FIG. 3 is a configuration diagram showing Embodiment 3 of the present invention, and shows first and second inner conductor layer surfaces constituting a microstrip line and a triplate line. In FIG. 3, reference numeral 8 denotes a capacitive element. The other configuration is the same as that of the first embodiment of the present invention shown in FIGS. 1 (a) and 1 (b).
Duplicate parts are omitted.
【００１６】次に動作について説明する。図３におい
て、マイクロストリップ線路及びトリプレート線路を形
成する第３のスルホールメッキ導体４ｃに接続された第
１、第２の内部導体層２ａ、２ｂに容量性素子８を設け
て構成した。図１（ａ）、（ｂ）の構成では、第１、第
２の内部導体層２ａ、２ｂ間にある第３、第４のスルー
ホールメッキ導体４ｃ、４ｄによる伝送線路をマイクロ
ストリップ線路及びトリプレート線路より高いインピー
ダンスにすることで、整合を実現しているが、第４のス
ルホールメッキ導体４ｄの本数を多くできない場合ある
いは第１及び第２の誘電体層１ａ、１ｂの誘電率が低い
場合は、逆にインピーダンスが高く成り過ぎる場合もあ
り、その場合、第１の内部導体層２ａと第４のメッキ層
５ｄとの間、第２の内部導体層２ｂと第４のスルーホー
ルメッキ導体４ｄとの間、第３のスルホールメッキ導体
４ｃと第１、第２の外部導体層３ａ、３ｂとの間、第３
のメッキ層５ｃと第３の外部導体層３ｃとの間、の容量
だけでは不足となり増加させ補う必要もあり、第３のス
ルホールメッキ導体４ｃに接続されたマイクロストリッ
プ線路及びトリプレート線路を形成する第１、第２の内
部導体層２ａ、２ｂの一部に容量性素子８を設けること
で、等価的に整合が実現できる。Next, the operation will be described. In FIG. 3, the capacitive element 8 is provided on the first and second inner conductor layers 2a and 2b connected to the third through-hole plated conductor 4c forming the microstrip line and the triplate line. In the configuration shown in FIGS. 1A and 1B, the transmission line formed by the third and fourth through-hole plated conductors 4c and 4d between the first and second inner conductor layers 2a and 2b is a microstrip line and a bird. Matching is realized by making the impedance higher than that of the plate line, but when the number of the fourth through-hole plated conductors 4d cannot be increased or when the dielectric constant of the first and second dielectric layers 1a and 1b is low. On the contrary, in some cases, the impedance becomes too high. In such a case, between the first internal conductor layer 2a and the fourth plating layer 5d, between the second internal conductor layer 2b and the fourth through-hole plating conductor 4d Between the third through-hole plated conductor 4c and the first and second outer conductor layers 3a and 3b,
The capacitance between the plating layer 5c and the third outer conductor layer 3c alone is insufficient, and needs to be increased and compensated. Thus, a microstrip line and a triplate line connected to the third through-hole plating conductor 4c are formed. By providing the capacitive element 8 in a part of the first and second internal conductor layers 2a and 2b, matching can be equivalently realized.
【００１７】上記のように構成された多層伝送線路は、
第３のスルホールメッキ導体４ｃに接続される第１、第
２の内部導体層２ａ、２ｂの一部に容量性素子８を設
け、第１、第２の内部導体層間にある第３、第４のスル
ーホールメッキ導体４ｃ、４ｄによる伝送線路をメッキ
処理で一体化形成し、マイクロ波伝送を可能としている
ため、信頼性の向上、低コスト化が可能である。The multilayer transmission line configured as described above has
A capacitive element 8 is provided in a part of the first and second inner conductor layers 2a and 2b connected to the third through-hole plated conductor 4c, and the third and fourth layers between the first and second inner conductor layers are provided. Since the transmission line formed by the through-hole plated conductors 4c and 4d is integrally formed by plating to enable microwave transmission, reliability can be improved and cost can be reduced.
【００１８】[0018]
【発明の効果】第１の発明によれば、内部導体層間にあ
る複数のスルーホールメッキ導体による伝送線路をマイ
クロストリップ線路及びトリプレート線路より高いイン
ピーダンスとしてメッキ処理で一体化形成し、マイクロ
波伝送を可能としているため、信頼性の向上、低コスト
化が可能である。According to the first aspect of the present invention, a transmission line composed of a plurality of through-hole plated conductors between the internal conductor layers is formed integrally by plating to have a higher impedance than the microstrip line and the triplate line. Therefore, reliability can be improved and cost can be reduced.
【００１９】また、第２の発明によれば、スルホールメ
ッキ導体に接続されるマイクロストリップ線路及びトリ
プレート線路の一部に高インピーダンス部を設け、内部
導体層間にある複数のスルーホールメッキ導体による伝
送線路をメッキ処理で一体化形成し、周波数の高い領域
でのマイクロ波伝送を可能としているため、信頼性の向
上、低コスト化が可能である。Further, according to the second invention, a high impedance portion is provided in a part of the microstrip line and the triplate line connected to the through-hole plated conductor, and transmission by a plurality of through-hole plated conductors between the internal conductor layers. Since the line is integrally formed by plating to enable microwave transmission in a high frequency region, reliability can be improved and cost can be reduced.
【００２０】また、第３の発明によれば、スルホールメ
ッキ導体に接続されるマイクロストリップ線路及びトリ
プレート線路を構成する内部導体層の一部に容量性素子
を設け、内部導体層間にある複数のスルーホールメッキ
導体による伝送線路をメッキ処理で一体化形成し、低誘
電率の誘電体層を用いた場合でのマイクロ波伝送を可能
としているため、信頼性の向上、低コスト化が可能であ
る。According to the third aspect of the present invention, a capacitive element is provided in a part of the internal conductor layer constituting the microstrip line and the triplate line connected to the through-hole plated conductor, and a plurality of the capacitive elements are provided between the internal conductor layers. Transmission lines made of through-hole plated conductors are integrally formed by plating to enable microwave transmission when using a dielectric layer with a low dielectric constant, thus improving reliability and reducing costs. .
【図１】 この発明による多層伝送線路の実施の形態１
を示す図である。FIG. 1 is a first embodiment of a multilayer transmission line according to the present invention;
FIG.
【図２】 この発明による多層伝送線路の実施の形態２
を示す図である。FIG. 2 is a second embodiment of a multilayer transmission line according to the present invention;
FIG.
【図３】 この発明による多層伝送線路の実施の形態３
を示す図である。FIG. 3 is a third embodiment of a multilayer transmission line according to the present invention;
FIG.
【図４】 従来の多層伝送線路の構成を示す図である。FIG. 4 is a diagram showing a configuration of a conventional multilayer transmission line.
１ａ 第１の誘電体層、１ｂ 第２の誘電体層、１ｃ
第３の誘電体層、２ａ第１の内部導体層、２ｂ 第２の
内部導体層、３ａ 第１の外部導体層、３ｂ第２の外部
導体層、３ｃ 第３の外部導体層、４ａ 第１のスルホ
ールメッキ導体、４ｂ 第２のスルホールメッキ導体、
４ｃ 第３のスルホールメッキ導体、４ｄ 第４のスル
ホールメッキ導体、５ａ 第１のメッキ層、５ｂ 第２
のメッキ層、５ｃ 第３のメッキ層、５ｄ 第４のメッ
キ層、６ａ 第１の接着シート、６ｂ 第２の接着シー
ト、７ 高インピーダンス部、８ 容量性素子。1a first dielectric layer, 1b second dielectric layer, 1c
Third dielectric layer, 2a first internal conductor layer, 2b second internal conductor layer, 3a first external conductor layer, 3b second external conductor layer, 3c third external conductor layer, 4a first 4b, a second through-hole plated conductor,
4c third through-hole plated conductor, 4d fourth through-hole plated conductor, 5a first plated layer, 5b second plated conductor
5c third plating layer, 5d fourth plating layer, 6a first adhesive sheet, 6b second adhesive sheet, 7 high impedance part, 8 capacitive element.
Claims (3)
の一方の面に被着した第１の内部導体層と、上記第１の
誘電体層の他方の面に被着した第１の外部導体層と、第
２の誘電体層と、この第２誘電体層の一方の面に被着し
た第２の外部導体層と、上記第２の誘電体層の他方の面
に被着した第２の内部導体層と、第３の誘電体層と、こ
の第３誘電体層の一方の面に被着した第３外部導体層
と、上記第１の外部導体層と上記第２の外部導体層の間
に第１の接着シートを設け、上記第２の内部導体層と上
記第３の誘電体層の間に第２の接着シートを設け、上記
第１の誘電体層に被着した第１の内部導体層、第１の外
部導体層からなるマイクロストリップ線路と上記第２の
誘電体層と上記第３の誘電体層を上記第２の外部導体層
と上記第３の外部導体層を外側にしてなるトリップレー
ト線路との多層構造とし、上記第１の内部導体層と上記
第２の内部導体層の間、上記第１の外部導体層と上記第
２の外部導体層及び上記第３の外部導体層の間を、複数
本のスルーホールメッキ導体で接続し、複数本のスルー
ホールメッキ導体からなる上記第１の内部導体層と上記
第２の内部導体層間の伝送線路を上記マイクロストリッ
プ線路及び上記トリプレート線路より高インピーダンス
としたことを特徴とする多層伝送線路。1. A first dielectric layer, a first inner conductor layer adhered on one surface of the first dielectric layer, and an adhered film adhered on the other surface of the first dielectric layer. A first external conductor layer, a second dielectric layer, a second external conductor layer attached to one surface of the second dielectric layer, and another surface of the second dielectric layer. A second inner conductor layer, a third dielectric layer, a third outer conductor layer on one surface of the third dielectric layer, the first outer conductor layer, A first adhesive sheet provided between a second outer conductor layer and a second adhesive sheet provided between the second inner conductor layer and the third dielectric layer; A microstrip line composed of a first inner conductor layer and a first outer conductor layer, the second dielectric layer and the third dielectric layer, and the second outer conductor layer and the third Outer conductor A multilayer structure having a trip rate line having a layer on the outside, wherein the first external conductor layer and the second external conductor layer are provided between the first internal conductor layer and the second internal conductor layer; A plurality of through-hole plated conductors are connected between the third outer conductor layers, and the transmission line between the first inner conductor layer and the second inner conductor layer composed of a plurality of through-hole plated conductors is formed as described above. A multilayer transmission line having a higher impedance than a microstrip line and the triplate line.
たマクロストリップ線路及びトリプレート線路の一部を
高いインピーダンスとしたことを特徴とする請求項１記
載の多層伝送線路。2. The multilayer transmission line according to claim 1, wherein a part of the macrostrip line and the triplate line connected to the plurality of through-hole plated conductors has high impedance.
た第１及び第２の内部導体層に容量性素子を設けたこと
を特徴とする請求項１記載の多層伝送線路。3. The multilayer transmission line according to claim 1, wherein a capacitive element is provided on the first and second inner conductor layers connected to the plurality of through-hole plated conductors.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10239724A JP2000068716A (en) | 1998-08-26 | 1998-08-26 | Multilayer transmission line |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10239724A JP2000068716A (en) | 1998-08-26 | 1998-08-26 | Multilayer transmission line |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000068716A true JP2000068716A (en) | 2000-03-03 |
Family
ID=17048990
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10239724A Pending JP2000068716A (en) | 1998-08-26 | 1998-08-26 | Multilayer transmission line |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000068716A (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6677839B2 (en) | 2000-10-31 | 2004-01-13 | Mitsubishi Denki Kabushiki Kaisha | Vertical transition device for differential stripline paths and optical module |
| EP1467430A1 (en) * | 2003-04-11 | 2004-10-13 | TDK Corporation | High frequency transmission line and high frequency board |
| KR100651627B1 (en) | 2005-11-25 | 2006-12-01 | 한국전자통신연구원 | Dielectric waveguide filter with cross coupling |
| US7868257B2 (en) | 2004-03-09 | 2011-01-11 | Nec Corporation | Via transmission lines for multilayer printed circuit boards |
| US8164005B2 (en) | 2007-04-10 | 2012-04-24 | Kabushiki Kaisha Toshiba | Multilayer high-frequency circuit board |
| CN102511110A (en) * | 2010-05-12 | 2012-06-20 | 联发科技股份有限公司 | Circuit device with signal line transition element |
| WO2023226758A1 (en) * | 2022-05-23 | 2023-11-30 | 华为技术有限公司 | Radiation unit, base station antenna and base station antenna feed system |
-
1998
- 1998-08-26 JP JP10239724A patent/JP2000068716A/en active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6677839B2 (en) | 2000-10-31 | 2004-01-13 | Mitsubishi Denki Kabushiki Kaisha | Vertical transition device for differential stripline paths and optical module |
| EP1467430A1 (en) * | 2003-04-11 | 2004-10-13 | TDK Corporation | High frequency transmission line and high frequency board |
| US7193490B2 (en) | 2003-04-11 | 2007-03-20 | Tdk Corporation | High frequency transmission line and high frequency board |
| US7868257B2 (en) | 2004-03-09 | 2011-01-11 | Nec Corporation | Via transmission lines for multilayer printed circuit boards |
| KR100651627B1 (en) | 2005-11-25 | 2006-12-01 | 한국전자통신연구원 | Dielectric waveguide filter with cross coupling |
| US8164005B2 (en) | 2007-04-10 | 2012-04-24 | Kabushiki Kaisha Toshiba | Multilayer high-frequency circuit board |
| CN102511110A (en) * | 2010-05-12 | 2012-06-20 | 联发科技股份有限公司 | Circuit device with signal line transition element |
| JP2012520652A (en) * | 2010-05-12 | 2012-09-06 | メディアテック インコーポレーテッド | Circuit device with signal line transition element |
| US8558637B2 (en) | 2010-05-12 | 2013-10-15 | Mediatek Inc. | Circuit device with signal line transition element |
| WO2023226758A1 (en) * | 2022-05-23 | 2023-11-30 | 华为技术有限公司 | Radiation unit, base station antenna and base station antenna feed system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU627100B2 (en) | Directional stripline structure and manufacture | |
| US20040150969A1 (en) | High speed circuit board and method for fabrication | |
| JPH0446405A (en) | Delay line and its manufacture | |
| JP2004112131A (en) | Flat circuit waveguide connection structure | |
| KR100489820B1 (en) | Ceramic Multilayer Substrate and its Manufacturing Process | |
| US7209362B2 (en) | Multilayer ceramic substrate with a cavity | |
| US20020017963A1 (en) | Multilayer wiring board embedded with transmission line conductor | |
| EP0906666A1 (en) | Printed circuit board having integrated broadside microwave coupler | |
| JP5323435B2 (en) | Multi-layer wiring board for differential transmission | |
| JP2000068716A (en) | Multilayer transmission line | |
| JPH10135713A (en) | Laminated waveguide line | |
| JPH1174701A (en) | Connection structure for dielectric waveguide line | |
| US6204736B1 (en) | Microwave mixer with baluns having rectangular coaxial transmission lines | |
| JP2001102747A (en) | Multilayer board, and manufacturing method thereof and mounting structure of coaxial connector on the multilayer board | |
| JPS636884Y2 (en) | ||
| JP6222747B2 (en) | Circuit structure | |
| JP2000040903A (en) | Multilayer transmission line | |
| JP4471281B2 (en) | Multilayer high frequency circuit board | |
| JP2000031709A (en) | Multi-layer transmission line | |
| WO2022113618A1 (en) | Transmission line and electronic device | |
| US20230318160A1 (en) | Multilayer substrate and manufacturing method therefor | |
| US20220077555A1 (en) | Transmission line substrate and electronic device | |
| CN116193708A (en) | Thick film and thin film hybrid circuit and implementation method thereof | |
| JPH03187503A (en) | Multilayered substrate | |
| CN115696719A (en) | Antenna circuit board and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040622 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041217 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050105 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050304 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050412 |