JP2007165658A - Ｐｉｎフォトダイオード及び光受信装置 - Google Patents

Ｐｉｎフォトダイオード及び光受信装置 Download PDF

Info

Publication number
JP2007165658A
JP2007165658A JP2005360922A JP2005360922A JP2007165658A JP 2007165658 A JP2007165658 A JP 2007165658A JP 2005360922 A JP2005360922 A JP 2005360922A JP 2005360922 A JP2005360922 A JP 2005360922A JP 2007165658 A JP2007165658 A JP 2007165658A
Authority
JP
Japan
Prior art keywords
semiconductor layer
substrate
pin photodiode
type semiconductor
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005360922A
Other languages
English (en)
Inventor
Tadashi Yamamoto
匡史 山本
Atsushi Ichihara
淳 市原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2005360922A priority Critical patent/JP2007165658A/ja
Priority to PCT/JP2006/324822 priority patent/WO2007069634A1/ja
Priority to US12/086,480 priority patent/US20100289103A1/en
Priority to TW095146917A priority patent/TW200731548A/zh
Publication of JP2007165658A publication Critical patent/JP2007165658A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PIN type

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Light Receiving Elements (AREA)

Abstract

【課題】チップ全体に光が当たる光学系に用いるフォトダイオードについて、従来のＰＩＮフォトダイオードは光応答性の劣化を防ぐために受光面のみに光を照射しなければならず、光学系の位置合わせが困難であった。また、光学系の位置合わせを不要とするメサ型ＰＩＮフォトダイオードではメサの段差による断線不良が多かった。本発明は上記課題を解決するためになされたもので、光応答性を改善し、金属配線の断線不良が少ないＰＩＮフォトダイオード及び前記ＰＩＮフォトダイオードを利用した光受信装置を提供することを目的とする。
【解決手段】本発明に係るＰＩＮフォトダイオードは受光面を所定の深さの溝で囲む構造とした。
【選択図】図５

Description

本発明は、光応答性を高めたＰＩＮフォトダイオードと前記ＰＩＮフォトダイオードを利用した光受信装置に関する。
ディスク状の記録媒体にレーザービームを当てて記録媒体に記録されている情報を読み出すＣＤやＤＶＤ、ＭＤ等の光ピックアップ装置では、記録媒体で反射した光を受光して電気信号に変換するためにフォトダイオードを備える。また、近年普及してきた光を利用したインターネット等の通信の受信装置にもフォトダイオードが備えられる。音楽や動画等の多くの情報を短時間で受信しなければならずフォトダイオードに高速応答性が求められている。
高速応答に適したフォトダイオードとして、ｐ型半導体層とｎ型半導体層との間にキャリアが少ない真性半導体の層を挟む構造のＰＩＮフォトダイオードがある（例えば、特許文献１参照。）。ＰＩＮフォトダイオードは図６のように逆バイアス電圧Ｖｃｃを印加して使用する。図６において、３０１はＰＩＮフォトダイオードである。逆バイアス電圧Ｖｃｃで前記真性半導体層に電界が生じ、入射した光６６で前記真性半導体層に発生した電子及び正孔は前記電界に従い、正孔はｐ型半導体層へ、電子はｎ型半導体層へ容易に移動する。電子及び正孔の移動による電流ｉが抵抗Ｒで発生した電圧が出力電圧Ｖｏｕｔとして出力される。ＰＩＮフォトダイオードの真性半導体層の膜厚が厚いほど光の吸収量が多くなり、高い効率を得ることができる。また、真性半導体層のキャリア濃度が低いほど、低電圧でも空乏層が容易に広がる。空乏層の幅が厚いほど接合容量が小さくなり、高速応答を得ることができる。
通常、ＰＩＮフォトダイオードは基板上にｎ型半導体層、真性半導体層、ｐ型半導体層を順に積層しており、前記ｐ型半導体層の前記真性半導体層と反対側の表面（以下、「前記ｐ型半導体層の前記真性半導体層と反対側の表面」を「受光側表面」と略記する。）から光を入射している。
以下において、半導体層の積層方向をＰＩＮフォトダイオードの垂直方向、半導体層の積層方向に垂直な方向をＰＩＮフォトダイオードの水平方向とし、垂直方向において、前記ｎ型半導体層から前記ｐ型半導体層の方向を上方向として説明する。
特開２００５−２１６８７４号公報
従来のＰＩＮフォトダイオードは、前記受光側表面からの光が入射した前記真性半導体層全体から電子及び正孔を発生させている。さらに、ＰＩＮフォトダイオードは前記ｐ型半導体層の一部に接触するようにｐ側電極が配置されており、前記正孔は、前記ｐ側電極に向かって真性半導体層及びｐ型半導体層を水平方向に移動する。同時に照射した光であっても、正孔が発生した位置で前記ｐ側電極までの移動距離が変わるため、前記正孔が前記ｐ側電極に到達するまでの時間に違いを生ずる。従って、光の照射開始からＰＩＮフォトダイオードの出力電圧が定常状態になるまで、又は光の遮断からＰＩＮフォトダイオードの出力電圧が零になるまで一定の時間を要し、従来のＰＩＮフォトダイオードは入力光信号に対する出力電圧の応答に遅れ（光応答性の劣化）を生じていた。
従来のＰＩＮフォトダイオードの光応答性を示すアイパタンを図８に示す。前記説明のように、入力光信号に対する応答遅れはアイパタンの立下りを悪化させている（スソ引きを生じさせている）。高速応答性が求められる光受信装置として前記アイパタンの改善が求められている。
アイパタンの改善には大きく二つの手段がある。一つはＰＩＮフォトダイオードを使用する光受信装置の改善であり、他はＰＩＮフォトダイオード自体の改善である。
改善の一つである光受信装置の改善手段は、ＰＩＮフォトダイオードの受光面側にレンズ等を組み合わせて光を前記受光面に集光する光学系を配置する。前記受光面のみに光を照射しており、前記受光面の下以外の真性半導体層で発生する電子及び正孔は外部へ出力される電力に対して微少のため、アイパタンを改善することができる。しかし、前記光学系は前記受光面に光を照射するための高度な位置合わせを必要とし、前記光受信装置の組み立てを困難としている。
一方、他の改善であるＰＩＮフォトダイオード自体の改善手段は、前記ｐ型半導体層から真性半導体層までをメサとする。前記メサ以外の真性半導体層が除去されているため、前記メサ以外に光が照射しても電子及び正孔はｐ側電極へ移動できず電流として検知されない。しかし、前記メサは大きな段差を有している。通常、ＰＩＮフォトダイオードは外部と電気的接続を容易にするために電極パッドを備えており、前記ｐ側電極と前記電極パッドとを金属配線で接続している。前記メサの段差は、前記ｐ側電極と電極パッドとを電気的に接続する金属配線の配置を困難とし、断線不良を起こすおそれもある。
本発明は上記課題を解決するためになされたもので、光応答性を改善し、金属配線の断線不良が少ないＰＩＮフォトダイオード及び前記ＰＩＮフォトダイオードを利用した光受信装置を提供することを目的とする。
上記目的を達成するために、本発明に係るＰＩＮフォトダイオードは受光面を所定の深さの溝で囲む構造とした。
具体的には、本発明は、基板上で、光の入射によって電子及び正孔を発生させる真性半導体層と、積層方向において前記真性半導体層の前記基板側に形成され、前記真性半導体層で発生した電子を吸収するｎ型半導体層と、積層方向において前記真性半導体層の前記基板と反対側に形成され、前記真性半導体層で発生した正孔を吸収するｐ型半導体層と、前記基板と反対側の表面の一定範囲を囲むように長手方向が湾曲し、前記基板と反対側の表面から積層方向に前記真性半導体層より深い深さを有する第一の溝と、を備えるＰＩＮフォトダイオードである。
前記ＰＩＮフォトダイオードは、受光面としての前記基板と反対側の表面の一定範囲を前記第一の溝で囲んでいる。前記受光面以外から前記真性半導体層に入射した光で発生した正孔は前記第一の溝が障害となり、前記受光面の下の真性半導体層へ移動することができない。従って、前記受光面に接触するｐ側電極を備えれば、前記ｐ側電極に到達する正孔のほとんどは前記受光面の下の真性半導体層で発生した正孔となる。
さらに、前記第一の溝は一部が途絶している。前記第一の溝の途絶する部分を通るように前記ｐ側電極と接続する金属配線を備えれば、前記第一の溝の途絶部と前記受光面以外の受光側表面との間には段差が無いため、前記金属配線の断線は少なくなる。
従って、本発明は光応答性を改善し、金属配線の断線不良が少ないＰＩＮフォトダイオードを提供することができる。
本発明に係るＰＩＮフォトダイオードは、前記基板と反対側の表面の前記第一の溝が囲む前記一定範囲とは異なる位置に形成される電極パッドと、前記基板と反対側の表面において前記電極パッドの外周の一部を囲むように長手方向が湾曲し、前記基板と反対側の表面から積層方向に前記真性半導体層より深い深さを有する第二の溝と、をさらに備える。
前記電極パッド及び前記第二の溝をさらに備えるＰＩＮフォトダイオードは前記第一の溝を備えるＰＩＮフォトダイオードと同様の効果を得ることができる。
前記受光面以外の受光側表面から前記真性半導体層に入射した光で発生した正孔が真性半導体層及びｐ型半導体層を水平方向に移動して前記電極パッドに到達すれば、「発明が解決しようとする課題」で説明したように出力電圧の応答に遅れを生ずる。前記正孔の移動の障害となる前記第二の溝を前記電極パッドの外周の一部を囲むように備えることで、前記正孔は前記電極パッドへ到達しにくくなる。
さらに、前記第二の溝は一部が途絶している。前記第二の溝の途絶する部分を通るように前記電極パッドと接続する金属配線を備えれば、前記第二の溝の途絶部と前記受光面以外の受光側表面との間には段差が無いため、前記金属配線の断線は少なくなる。
従って、本発明は光応答性を改善し、金属配線の断線不良が少ないＰＩＮフォトダイオードを提供することができる。
本発明に係るＰＩＮフォトダイオードは、前記第一の溝が囲む前記一定範囲における前記ｐ型半導体層の前記基板と反対側の面に形成され、前記第一の溝が囲む前記一定範囲の前記基板と反対側の表面の一部を露出する形状のｐ側電極と、前記第一の溝の長手方向の一端と他端とが対向する間及び前記第二の溝の長手方向の一端と他端とが対向する間を通るように前記基板と反対側の表面に形成され、前記ｐ側電極と前記電極パッドとを電気的に接続する金属配線と、前記基板と反対側の表面において前記第一の溝の長手方向の一端から前記第二の溝の長手方向の一端まで前記金属配線の長手方向の一の縁に沿い、前記基板と反対側の表面から積層方向に前記真性半導体層より深い深さを有する第三の溝と、前記基板と反対側の表面において前記第一の溝の長手方向の他端から前記第二の溝の長手方向の他端まで前記金属配線の長手方向の他の縁に沿い、前記基板と反対側の表面から積層方向に前記真性半導体層より深い深さを有する第四の溝と、をさらに備える。
前記ｐ側電極、前記金属配線、前記第三の溝及び前記第四の溝をさらに備えるＰＩＮフォトダイオードは前記第一の溝及び前記第二の溝を備えるＰＩＮフォトダイオードと同様の効果を得ることができる。
前記受光面以外の受光側表面から前記真性半導体層に入射した光で発生した正孔が真性半導体層及びｐ型半導体層を水平方向に移動して前記金属配線に到達すれば、「発明が解決しようとする課題」で説明したように出力電圧の応答に遅れを生ずる。前記正孔の移動の障害となる前記第三の溝及び前記第四の溝を前記金属配線の両縁に備えることで、前記正孔は前記金属配線へ到達できなくなる。
また、前記第一の溝から前記第四の溝が前記受光面、前記電極パッド及び前記金属配線の周囲を囲むことで、前記受光面、前記電極パッド及び前記金属配線の下のｐ型半導体層及び真性半導体層は前記受光面、前記電極パッド及び前記金属配線の周囲のｐ型半導体層及び真性半導体層から完全に隔離され、前記ｐ側電極に到達する正孔は前記受光面の下の真性半導体層で発生した正孔のみとなる。
さらに、前記ＰＩＮフォトダイオードは前記第一の溝が途絶する部分及び前記第二の溝が途絶する部分を通り、前記ｐ側電極と前記電極パッドとを前記金属配線で接続しており、前記受光面と前記第一の溝の途絶部との間、前記第一の溝の途絶部と前記受光面以外の受光側表面との間及び前記第二の溝の途絶部と前記受光面以外の受光側表面との間には段差が無いため、前記金属配線の断線は少なくなる。
従って、本発明は光応答性を改善し、金属配線の断線不良が少ないＰＩＮフォトダイオードを提供することができる。
本発明に係るＰＩＮフォトダイオードは、基板上の真性半導体層、積層方向において前記真性半導体層の前記基板側に形成されるｎ型半導体層及び積層方向において前記真性半導体層の前記基板と反対側に形成されるｐ型半導体層から成り、前記ｐ型半導体層の前記基板と反対側の面から少なくとも前記ｎ型半導体層の一部までが前記ｐ型半導体層の前記基板と反対側の面の一定範囲を上面とするメサであり、前記ｐ型半導体層の前記一定範囲の一部を露出する形状のｐ側電極を有し、前記ｐ側電極から露出する前記ｐ型半導体層の前記一定範囲から入射する光によって前記真性半導体層に電子及び正孔を発生させる第一メサ部と、前記真性半導体層、前記ｎ型半導体層、前記ｐ型半導体層及び前記ｐ型半導体層の前記基板と反対側に形成される電極パッドを有し、積層方向において前記電極パッドから少なくとも前記ｎ型半導体層の一部までをメサとする第二メサ部と、前記真性半導体層、前記ｎ型半導体層、前記ｐ型半導体層及び前記ｐ型半導体層の前記基板と反対側に形成される金属配線を有し、積層方向において前記金属配線から少なくとも前記ｎ型半導体層の一部までをメサとし、前記第一メサ部と前記第二メサ部とを連結する第三メサ部と、を備えるＰＩＮフォトダイオードであって、前記第一メサ部の前記ｐ側電極と前記第二メサ部の前記電極パッドとを前記第三メサ部の前記金属配線で電気的に接続する。
前記ＰＩＮフォトダイオードの前記第一メサ部から前記第三メサ部以外の真性半導体層は溝で分離されているため、前記第一メサ部から前記第三メサ部以外に光が照射して、正孔が発生しても前記ｐ側電極に到達できない。すなわち、前記ｐ側電極に到達する正孔は前記受光面の下の真性半導体層で発生した正孔のみとなる。
さらに、前記ＰＩＮフォトダイオードは、前記第一メサ部と同じ高さの前記第三メサ部及び前記第二メサ部が順に連結しており、前記第一メサ部から前記第二メサまで段差が無いため、前記ｐ側電極と前記電極パッドとを接続する前記金属配線の断線は少なくなる。
従って、本発明は光応答性を改善し、金属配線の断線不良が少ないＰＩＮフォトダイオードを提供することができる。
本発明は、前記ＰＩＮフォトダイオードと、外部からの光を拡散し、前記ＰＩＮフォトダイオードの前記基板と反対側の表面において前記一定範囲を含む範囲を均一に照射する拡散体と、を備える光受信装置である。
前記ＰＩＮフォトダイオードは前記受光面以外に光が照射しても、高速応答性を保つことができる。そこで、前記ＰＩＮフォトダイオードの受光側表面全体を広く均一に照射することができる前記拡散体を備えることで、前記受光面に光を照射するための高度な位置合わせを必要とする前記光学系を不要とすることができる。
従って、本発明は光応答性を改善し、金属配線の断線不良が少ないＰＩＮフォトダイオードの前記一定範囲に照射光を高精度に位置合わせすることを不要とする光受信装置を提供することができる。
本発明により、光応答性を改善し、金属配線の断線不良が少ないＰＩＮフォトダイオード及び前記ＰＩＮフォトダイオードを利用した光受信装置を提供することができる。
以下、本発明の実施形態について、図面を参照しながら詳細に説明する。なお、本発明は、以下に示す実施形態に限定されるものではない。
（実施の形態１）
本実施形態は、基板上で、光の入射によって電子及び正孔を発生させる真性半導体層と、積層方向において前記真性半導体層の前記基板側に形成され、前記真性半導体層で発生した電子を吸収するｎ型半導体層と、積層方向において前記真性半導体層の前記基板と反対側に形成され、前記真性半導体層で発生した正孔を吸収するｐ型半導体層と、前記基板と反対側の表面の一定範囲を囲むように長手方向が湾曲し、前記基板と反対側の表面から積層方向に前記真性半導体層より深い深さを有する第一の溝と、を備えるＰＩＮフォトダイオードである。
本実施形態のＰＩＮフォトダイオード１０１の概念図を図１に示す。図１（ａ）はＰＩＮフォトダイオード１０１の光照射方向からの図である。図１（ｂ）は図１（ａ）のＰＩＮフォトダイオード１０１のＡ−Ａ’における切断面である。ＰＩＮフォトダイオード１０１はｎ側電極１１、基板１２、ｎ型半導体層１３、真性半導体層１４、ｐ型半導体層１５、絶縁膜１６、反射防止膜１７、ｐ側電極３、第一の溝１０、電極パッド９及び金属配線７から構成される。なお、図１（ａ）においてＰＩＮフォトダイオード１０１の構造を説明するため絶縁膜１６及び反射防止膜１７を省略して表示している。
基板１２は半導体薄膜で構成されるＰＩＮフォトダイオード１０１を物理的に支えるために配置される。ＰＩＮフォトダイオード１０１の基板として半導体薄膜が良好に成長する素材が選択される。例えば、積層方向の厚さが２００μｍであるｎ型のＧａＡｓ単結晶板が例示される。
真性半導体層１４は光の入射によって電子及び正孔を発生させる真性半導体層である。真性半導体層１４に採用される素材のバンドギャップにより受光できる光の波長が定まる。例えば、真性半導体層１４として積層方向の厚さ（以下、「積層方向の厚さ」を「膜厚」と略記する。）が３．５μｍのＧａＡｓ化合物半導体が例示できる。真性半導体層１４にＧａＡｓ化合物半導体を採用した場合、受光できる光の波長は４００ｎｍから７８０ｎｍである。
ｎ型半導体層１３は真性半導体層１４で発生した電子を吸収する極性がｎ型である半導体層である。例えば、ｎ型半導体層１３として膜厚が１０ｎｍ以上９０ｎｍ以下のＧａＡｓ化合物半導体が例示できる。
ｐ型半導体層１５は真性半導体層１４で発生した正孔を吸収する極性がｐ型である半導体層である。例えば、ｐ型半導体層１５として膜厚が１０ｎｍ以上９０ｎｍ以下のＧａＡｓ化合物半導体が例示できる。
第一の溝１０は、基板１２と反対側の表面（絶縁膜１６）から積層方向に真性半導体層１４より深い深さであり、幅が０．０１ｍｍ以上０．０２ｍｍ以下の溝である。また、第一の溝１０は前記受光側表面の一定範囲を囲むように長手方向が湾曲している。前記一定範囲がＰＩＮフォトダイオード１０１の受光面５となる。例えば、受光面５は直径０．１ｍｍ以上０．１５ｍｍ以下の円形であることが例示できる。
ｎ側電極１１及びｐ側電極３はＰＩＮフォトダイオード１０１に電圧を印加するため及びＰＩＮフォトダイオード１０１で発生した光起電力を取り出すために配置される。電極と半導体とが接触したときに整流性が生じるとＰＩＮフォトダイオードとしての機能を損なうため、ｎ側電極１１及びｐ側電極３は半導体とオーム接触できる素材であることが望ましい。例えば、ｎ側電極１１及びｐ側電極３の素材としては、Ｔｉ／Ａｕが例示される。
なお、ｐ側電極３は第一の溝１０が囲む受光面５の一部を露出する形状である。図１のＰＩＮフォトダイオード１０１において形状がリング状のｐ側電極３を示している。受光面の直径が０．１ｍｍの場合、ｐ側電極３のリングは外径０．１ｍｍ、内径０．０８ｍｍ且つ幅０．０１ｍｍであることが例示できる。図１に示すｐ側電極３の形状は一例であり、ｐ側電極３が外部からの光を前記一定範囲に入射でき且つｐ型半導体層１５に電圧を印加及びｐ型半導体層１５からの正孔を吸収できれば、ｐ側電極３の形状は他の形状でもよい。
電極パッド９は電源等の外部の装置と電気配線で接続される。電極パッド９は前記電気配線との接触抵抗が小さい素材であることが望ましい。例えば、電極パッド９の素材としては、膜厚が８００ｎｍのＴｉ／Ａｕが例示される。電極パッド９の形状は直径１００μｍの円形であることが例示できる。
金属配線７は電極パッド９とｐ側電極３とを電気的に接続し、電極パッド９に印加された電圧をｐ側電極３へ伝達する。例えば、金属配線７の素材としてはＴｉ／Ａｕが例示される。金属配線７の線幅は０．０２ｍｍであることが例示できる。
絶縁膜１６はｐ型半導体層１５と電極パッド９との間及びｐ型半導体層１５と金属配線７との間に配置され、ｐ型半導体層１５から正孔が電極パッド９及び金属配線７へ移動しないように電気的に絶縁する。例えば、絶縁膜１６として膜厚が１００ｎｍ以上２００ｎｍ以下のＳｉＯ２又はＳｉＮが例示できる。
ＰＩＮフォトダイオード１０１は以下に説明するＰＩＮフォトダイオード製造方法で製造する。ＰＩＮフォトダイオード製造方法は、半導体層積層工程、第一絶縁膜形成工程、溝又はメサ形成工程、第二絶縁膜形成工程、裏面電極形成工程及びｐ側電極形成工程を順に行う。
（半導体層積層工程）
基板１２上にｎ型半導体層１３、真性半導体層１４及びｐ型半導体層１５を順にＭＯＣＶＤ法で積層する。
（第一絶縁膜形成工程）
前記半導体層積層工程で積層されたｐ型半導体層１５の上に絶縁膜としてＳｉＮ又はＳｉＯ２をプラズマＣＶＤ法で積層する。
（溝又はメサ形成工程）
前記第一絶縁膜形成工程で積層されたＳｉＮ又はＳｉＯ２の膜の上にレジストを塗布し、エッチングを行う部分が開口するレジストパターンをリソグラフィ法で形成する。次いで、ドライエッチング法で前記レジストが開口する部分をｐ型半導体層１５から所定の深さまでエッチングをする。前記レジストに覆われたｐ型半導体層１５は保護されるため、エッチングされない。ドライエッチング後、前記レジストを除去することで溝又はメサが形成される。
具体的には、前記レジストが開口する部分はＰＩＮフォトダイオード１０１であれば第一の溝１０、ＰＩＮフォトダイオード１０２であれば第一の溝１０及び第二の溝２０、ＰＩＮフォトダイオード１０３であれば第一の溝１０、第二の溝２０、第三の溝３０及び第四の溝４０の部分である。一方、ＰＩＮフォトダイオード１０４であれば第一メサ部から第三メサ部の部分をレジストで覆うようにする。
（第二絶縁膜形成工程）
前記溝又はメサ形成工程の後、第一絶縁膜形成工程で積層したＳｉＮ又はＳｉＯ２の膜の上から再度ＳｉＮ又はＳｉＯ２をプラズマＣＶＤ法で積層する。本工程で前記溝又はメサ形成工程で形成されたメサはＳｉＮ又はＳｉＯ２の膜で覆われる。すなわち、露出していたｎ型半導体層１３、真性半導体層１４及びｐ型半導体層１５は、本工程でＳｉＮ又はＳｉＯ２の膜で覆われ、保護されることになる。
（裏面電極形成工程）
第二絶縁膜形成工程の後、基板１２を裏返して前記ＳｉＮ又はＳｉＯ２の膜を固定台に接触させて基板１２を固定する。本工程で前記ＳｉＮ又はＳｉＯ２は膜として機能する。次いで、蒸着法又はスパッタリング法を用いて基板１２のｎ型半導体層１３側と反対側（以下、「基板１２のｎ型半導体層１３側と反対側」を「基板１２の裏面」と略記する。）の全面にオーミック接合できる金属、例えば、ＡｕＧｅ、Ｔｉの層を積層する。その後、シンターを行い、オーミック性を得る。さらに、前記金属層に続けてＴｉ／Ａｕ、Ａｕの膜を積層して陰電極１１を形成する。ＡｕＧｅ、Ｔｉ、Ａｕを積層する方法として蒸着が例示できる。
（ｐ側電極形成工程）
裏面電極形成工程の後、基板１２を前記固定台から外し、前記第二絶縁膜形成工程で積層したＳｉＮ又はＳｉＯ２の膜の上にレジストを塗布する。次いで、溝又はメサ形成工程で説明したようにリソグラフィ法及びウエットエッチング法で、ＳｉＮ又はＳｉＯ２の膜にｐ側電極３を形成する部分を開口してｐ型半導体層１５を露出させる。ドライエッチング後、前記レジストを除去する。次いで、再度リソグラフィ法でレジストパターン（ｐ側電極３、金属配線７及び電極パッド９の形状の抜きパターン）を形成し、蒸着法でＴｉ／Ａｕの膜をＳｉＮ又はＳｉＯ２の絶縁膜及び前記レジストパターンの上に積層する。ここで、Ｔｉ／ＡｕはＳｉＮ又はＳｉＯ２の膜の開口部にも入り込むため、Ｔｉ／Ａｕとｐ型半導体層１５とが接触することになる。Ｔｉ／Ａｕの膜を蒸着した後、前記レジストパターンを除去して、ｐ側電極３、金属配線７及び電極パッド９を形成する。
前記ＰＩＮフォトダイオード製造方法を行うことで、ＰＩＮフォトダイオード１０１を製造することができる。なお、第一絶縁膜形成工程及び第二絶縁膜形成工程で積層したＳｉＮ又はＳｉＯ２の膜は受光面５においては反射防止膜１７として機能し、受光面５以外においては絶縁膜１６として機能する。
ＰＩＮフォトダイオード１０１に光を照射すれば、真性半導体層１４で正孔及び電子が発生する。しかし、受光面５の下以外の真性半導体層１４で発生した正孔は第一の溝１０が障害となり、直接ｐ側電極３へ移動しにくい。
従って、ｐ側電極３に到達する正孔の大多数は受光面５の下の真性半導体層１４で発生したものとなり、ＰＩＮフォトダイオード１０１は従来のＰＩＮフォトダイオードに比べ光応答性を改善できる。なお、第一の溝１０の深さがｐ型半導体層１５より深い深さであれば、ＰＩＮフォトダイオード１０１の光応答性を改善することができる。
ＰＩＮフォトダイオード１０１を図６のＰＩＮフォトダイオード３０１のように接続して光応答性を測定した。ＰＩＮフォトダイオード１０１の光応答性の測定結果であるアイパタンを図７に示す。ＰＩＮフォトダイオード１０１の光応答性が改善されたため、ＰＩＮフォトダイオード１０１のアイパタンは従来のＰＩＮフォトダイオードの図８のアイパタンより改善されている。
さらに、ｐ型半導体層１５の上で金属配線７がｐ側電極３と電極パッド９とを接続しているため、ｐ側電極３と電極パッド９との間の断線不良を少なくすることができる。
（実施の形態２）
本実施形態のＰＩＮフォトダイオードは、前記基板と反対側の表面の前記第一の溝が囲む前記一定範囲とは異なる位置に形成される電極パッドと、前記基板と反対側の表面において前記電極パッドの外周の一部を囲むように長手方向が湾曲し、前記基板と反対側の表面から積層方向に前記真性半導体層より深い深さを有する第二の溝と、をさらに備える。
本実施形態のＰＩＮフォトダイオード１０２の概念図を図２に示す。図２（ａ）と図２（ｂ）との関係は図１のＰＩＮフォトダイオード１０１の概念図で説明した関係と同じである。図２において図１で用いた符号と同じ符号は同じ半導体膜及び部品であり、同じ機能を有する。ＰＩＮフォトダイオード１０２は図１のＰＩＮフォトダイオード１０１と同様に構成される。ＰＩＮフォトダイオード１０２とＰＩＮフォトダイオード１０１との違いは、ＰＩＮフォトダイオード１０２において電極パッド９の周りに第二の溝２０を備えていることである。なお、図２（ａ）においてＰＩＮフォトダイオード１０２の構造を説明するため絶縁膜１６及び反射防止膜１７を省略して表示している。
第二の溝２０は、基板１２と反対側の表面において電極パッド９の外周の一部を囲むように長手方向が湾曲し、基板１２と反対側の表面（絶縁膜１６）から積層方向に真性半導体層１４より深い深さを有する。
ＰＩＮフォトダイオード１０２は図１で説明したＰＩＮフォトダイオード１０１と同様に製造する。
従って、ＰＩＮフォトダイオード１０２の全面に光が照射したとしても、図１のＰＩＮフォトダイオードの説明と同様であり、ＰＩＮフォトダイオード１０２は従来のＰＩＮフォトダイオードに比べ光応答性を改善することができる。なお、第二の溝２０の深さが真性半導体層１４より深い深さであれば、ＰＩＮフォトダイオード１０２の光応答性を改善することができる。
ＰＩＮフォトダイオード１０２を図６のＰＩＮフォトダイオード３０１のように接続して光応答性を測定した。その結果、図７とほぼ同様のアイパタンを得ることができた。ＰＩＮフォトダイオード１０２の光応答性が改善されたため、ＰＩＮフォトダイオード１０２のアイパタンは従来のＰＩＮフォトダイオードの図８のアイパタンより改善されている。
さらに、ｐ型半導体層１５の上で金属配線７がｐ側電極３と電極パッド９とを接続しているため、ｐ側電極３と電極パッド９との間の断線不良を少なくすることができる。
（実施の形態３）
本実施形態のＰＩＮフォトダイオードは、前記第一の溝が囲む前記一定範囲における前記ｐ型半導体層の前記基板と反対側の面に形成され、前記第一の溝が囲む前記一定範囲の前記基板と反対側の表面の一部を露出する形状のｐ側電極と、前記第一の溝の長手方向の一端と他端とが対向する間及び前記第二の溝の長手方向の一端と他端とが対向する間を通るように前記基板と反対側の表面に形成され、前記ｐ側電極と前記電極パッドとを電気的に接続する金属配線と、前記基板と反対側の表面において前記第一の溝の長手方向の一端から前記第二の溝の長手方向の一端まで前記金属配線の長手方向の一の縁に沿い、前記基板と反対側の表面から積層方向に前記真性半導体層より深い深さを有する第三の溝と、前記基板と反対側の表面において前記第一の溝の長手方向の他端から前記第二の溝の長手方向の他端まで前記金属配線の長手方向の他の縁に沿い、前記基板と反対側の表面から積層方向に前記真性半導体層より深い深さを有する第四の溝と、をさらに備える。
本実施形態のＰＩＮフォトダイオード１０３の概念図を図３に示す。図３（ａ）と図３（ｂ）との関係は図１のＰＩＮフォトダイオード１０１の概念図で説明した関係と同じである。図３において図１及び図２で用いた符号と同じ符号は同じ半導体膜及び部品であり、同じ機能を有する。ＰＩＮフォトダイオード１０３は図１のＰＩＮフォトダイオード１０１と同様に構成される。ＰＩＮフォトダイオード１０３とＰＩＮフォトダイオード１０２との違いは、ＰＩＮフォトダイオード１０３において金属配線７の両縁に第三の溝３０及び第四の溝４０を備えていることである。なお、図３（ａ）においてＰＩＮフォトダイオード１０３の構造を説明するため絶縁膜１６及び反射防止膜１７を省略して表示している。
第三の溝３０は、第一の溝１０の長手方向の一端から第二の溝２０の長手方向の一端まで金属配線７の長手方向の一の縁に沿い、絶縁膜１６から積層方向に真性半導体層１４より深い深さを有する。
第四の溝４０は、第一の溝１０の長手方向の他端から第二の溝２０の長手方向の他端まで金属配線７の長手方向の他の縁に沿い、絶縁膜１６から積層方向に真性半導体層１４より深い深さを有する。
ＰＩＮフォトダイオード１０３は図１で説明したＰＩＮフォトダイオード１０１と同様に製造する。
ＰＩＮフォトダイオード１０３において、第一の溝１０、第二の溝２０、第三の溝３０及び第四の溝４０の存在により、受光面５の下のｐ型半導体層１５及び真性半導体層１４は受光面５以外の下のｐ型半導体層１５及び真性半導体層１４から完全に独立しており、受光面５以外に入射した光が真性半導体層１４で発生させた正孔はｐ側電極３へ移動することができない。
従って、ＰＩＮフォトダイオード１０３の全面に光が照射したとしても、ｐ側電極３に到達する正孔は受光面５の下の真性半導体層１４で発生したもののみであり、ＰＩＮフォトダイオード１０３は従来のＰＩＮフォトダイオードに比べ光応答性を改善することができる。なお、第三の溝３０及び第四の溝４０の深さが真性半導体層１４より深い深さであれば、ＰＩＮフォトダイオード１０３の光応答性を改善することができる。
ＰＩＮフォトダイオード１０３を図６のＰＩＮフォトダイオード３０１のように接続して光応答性を測定した。その結果、図７とほぼ同様のアイパタンを得ることができた。ＰＩＮフォトダイオード１０３の光応答性が改善されたため、ＰＩＮフォトダイオード１０３のアイパタンは従来のＰＩＮフォトダイオードの図８のアイパタンより改善されている。
さらに、ｐ型半導体層１５の上で金属配線７がｐ側電極３と電極パッド９とを接続しているため、ｐ側電極３と電極パッド９との間の断線不良を少なくすることができる。
（実施の形態４）
本実施形態のＰＩＮフォトダイオードは、基板上の真性半導体層、積層方向において前記真性半導体層の前記基板側に形成されるｎ型半導体層及び積層方向において前記真性半導体層の前記基板と反対側に形成されるｐ型半導体層から成り、前記ｐ型半導体層の前記基板と反対側の面から少なくとも前記ｎ型半導体層の一部までが前記ｐ型半導体層の前記基板と反対側の面の一定範囲を上面とするメサであり、前記ｐ型半導体層の前記一定範囲の一部を露出する形状のｐ側電極を有し、前記ｐ側電極から露出する前記ｐ型半導体層の前記一定範囲から入射する光によって前記真性半導体層に電子及び正孔を発生させる第一メサ部と、前記真性半導体層、前記ｎ型半導体層、前記ｐ型半導体層及び前記ｐ型半導体層の前記基板と反対側に形成される電極パッドを有し、積層方向において前記電極パッドから少なくとも前記ｎ型半導体層の一部までをメサとする第二メサ部と、前記真性半導体層、前記ｎ型半導体層、前記ｐ型半導体層及び前記ｐ型半導体層の前記基板と反対側に形成される金属配線を有し、積層方向において前記金属配線から少なくとも前記ｎ型半導体層の一部までをメサとし、前記第一メサ部と前記第二メサ部とを連結する第三メサ部と、を備えるＰＩＮフォトダイオードであって、前記第一メサ部の前記ｐ側電極と前記第二メサ部の前記電極パッドとを前記第三メサ部の前記金属配線で電気的に接続する。
本実施形態のＰＩＮフォトダイオード１０４の概念図を図４に示す。図４（ａ）と図４（ｂ）との関係は図１のＰＩＮフォトダイオード１０１の概念図で説明した関係と同じである。図４において図１で用いた符号と同じ符号は同じ半導体膜及び部品であり、同じ機能を有する。ＰＩＮフォトダイオード１０４は、第一メサ部４３、第二メサ部４５及び第三メサ部４７から構成される。なお、図４（ａ）においてＰＩＮフォトダイオード１０４の構造を説明するため絶縁膜１６及び反射防止膜１７を省略して表示している。
第一メサ部４３は、基板１２上の真性半導体層１４、積層方向において真性半導体層１４の基板１２側に形成されるｎ型半導体層１３及び積層方向において真性半導体層１４の基板１２と反対側に形成されるｐ型半導体層１５から成り、ｐ型半導体層１５の基板１２と反対側の面から少なくともｎ型半導体層１３の一部までがｐ型半導体層１５の基板１２と反対側の面の一定範囲を上面とするメサであり、ｐ型半導体層１５の前記一定範囲の一部を露出する形状のｐ側電極３を有し、ｐ側電極３から露出するｐ型半導体層１５の前記一定範囲から入射する光によって真性半導体層１４に電子及び正孔を発生させる。なお、前記一定範囲を受光面５としている。
第二メサ部４５は、真性半導体層１４、ｎ型半導体層１３、ｐ型半導体層１５及び前記受光側表面に形成される電極パッド９を有し、積層方向において前記受光側表面から少なくともｎ型半導体層１３の一部までをメサとしている。
第三メサ部４７は、真性半導体層１４、ｎ型半導体層１３、ｐ型半導体層１５及び前記受光側表面に形成される金属配線７を有し、積層方向において前記受光側表面から少なくともｎ型半導体層１３の一部までをメサとし、第一メサ部４３と第二メサ部４５とを連結する。さらに第三メサ部４７の金属配線７は第一メサ部４３のｐ側電極３と第二メサ部４５の電極パッド９とを電気的に接続する。
すなわち、ＰＩＮフォトダイオード１０４は、ｐ側電極３、電極パッド９及び金属配線７に覆われずに露出する範囲においてｐ型半導体層１５から少なくともｎ型半導体層１３の一部までが除去されている。ＰＩＮフォトダイオード１０４は図１で説明したＰＩＮフォトダイオード１０１と同様に製造することができる。
ＰＩＮフォトダイオード１０４では、第一メサ部４３、第二メサ部４５及び第三メサ部４７以外の真性半導体層１４が除去されており、第一メサ部４３の受光面５以外に光が照射しても正孔は出力に寄与しない。
従って、ＰＩＮフォトダイオード１０４の全面に光が照射したとしても、ｐ側電極３に到達する正孔は受光面５の下の真性半導体層１４で発生したもののみであり、ＰＩＮフォトダイオード１０４の光応答性は従来のＰＩＮフォトダイオードに比べ改善される。
ＰＩＮフォトダイオード１０４を図６のＰＩＮフォトダイオード３０１のように接続して光応答性を測定した。その結果、図７とほぼ同様のアイパタンを得ることができた。ＰＩＮフォトダイオード１０４の光応答性が改善されたため、ＰＩＮフォトダイオード１０４のアイパタンは従来のＰＩＮフォトダイオードの図８のアイパタンより改善されている。
また、第一メサ部４３、第二メサ部４５及び第三メサ部４７の高さは同じであるため、ｐ側電極３と電極パッド９との間の断線不良を少なくすることができる。
（光受信装置の実施の形態）
本実施形態は、前記実施の形態１から４までで説明したいずれかのＰＩＮフォトダイオードと、外部からの光を拡散し、前記ＰＩＮフォトダイオードの前記基板と反対側の表面において前記一定範囲を含む範囲を均一に照射する拡散体と、を備える光受信装置である。
本実施形態の光受信装置９０１の概念図を図５に示す。光受信装置９０１は図１のＰＩＮフォトダイオード１０１及び拡散体５１から構成される。なお、光受信装置９０１を構成するＰＩＮフォトダイオードはＰＩＮフォトダイオード１０１に限らず図２のＰＩＮフォトダイオード１０２、図３のＰＩＮフォトダイオード１０３又は図４のＰＩＮフォトダイオード１０４でもよい。
拡散体５１は、入射端５１ａからの入射光５５を散乱させ出射端５１ｂから均一な光強度分布を有する出射光５３を出射する。拡散体５１は以下に示すような構造が例示できる。
（管型導波路）
拡散体５１は内壁に鏡を有する管型導波路である。入射端５１ａからの入射光５５は前記内壁で鏡面反射を繰り返すため均一な光強度となって出射端５１ｂから出射する。また、内壁の屈折率を光が導波する領域の屈折率より低くする構造でも良い。入射光５５は内壁で全反射を繰り返すため、内壁に鏡を有する構造の管型導波路と同様の効果を得ることができる。
（拡散透過板を有する管）
拡散体５１は拡散透過板を有する管である。入射光５５は前記拡散透過板を通過することで拡散し、光強度が均一である出射光５３を出射端５１ｂから出射することができる。
（レンズ集合体を有する管）
拡散体５１は凸レンズ及び凹レンズを組み合わせたレンズ集合体を有する管である。入射光５５は前記レンズ集合体を通過することで光強度分布を均一にすることができる。例えば、前記レンズ集合体としてフライアイレンズが例示できる。
拡散体５１からの出射光５３がＰＩＮフォトダイオード１０１の受光面５を含む範囲を照射するように位置決めをして光受信装置９０１を構成する。ＰＩＮフォトダイオード１０１は図１で説明したように受光面以外に光が照射しても光応答性の悪化を防ぐことができるため、拡散体５１とＰＩＮフォトダイオード１０１との高度な位置合わせを不要とすることができる。
従って、光受信装置９０１は、高度の位置合わせを不要とするために製造が容易であり、ＰＩＮフォトダイオード１０１を使用するため、光応答性を改善することができ、金属配線の断線不良が少ない。
さらに、拡散体５１は入射光５５を光強度が均一な出射光５３とすることができるため、例えば光ファイバのような外部との光接続において、光ファイバと光受信装置９０１との高度な位置合わせを不要とすることができる。
本発明のＰＩＮフォトダイオードの構造はトランジスタやダイオード等の電子デバイス、ＨＥＭＴに代表されるような化合物高周波用電子デバイスにも利用することができる。
本発明に係るＰＩＮフォトダイオード１０１の概念図である。（ａ）は受光面側上部からの上面図であり、（ｂ）はＡ−Ａ’の線で切断したときの切断面を示した図である。 本発明に係るＰＩＮフォトダイオード１０２の概念図である。（ａ）は受光面側上部からの上面図であり、（ｂ）はＡ−Ａ’の線で切断したときの切断面を示した図である。 本発明に係るＰＩＮフォトダイオード１０３の概念図である。（ａ）は受光面側上部からの上面図であり、（ｂ）はＡ−Ａ’の線で切断したときの切断面を示した図である。 本発明に係るＰＩＮフォトダイオード１０４の概念図である。（ａ）は受光面側上部からの上面図であり、（ｂ）は側面図である。 本発明に係る光受信装置９０１の概念図である。 ＰＩＮフォトダイオードを利用する光受信装置の接続回路の一例を示した図である。 本発明に係るＰＩＮフォトダイオードの光応答性を示すアイパタンである。 従来のＰＩＮフォトダイオードの光応答性を示すアイパタンである。
符号の説明
１０１、１０２、１０３、１０４、３０１ ＰＩＮフォトダイオード
９０１ 光受信装置
３ ｐ側電極
５ 受光面
７ 金属配線
９ 電極パッド
１０ 第一の溝
１１ ｎ側電極
１２ 基板
１３ ｎ型半導体層
１４ 真性半導体層
１５ ｐ型半導体層
１６ 絶縁膜
１７ 反射防止膜
２０ 第二の溝
３０ 第三の溝
４０ 第四の溝
４３ 第一メサ部
４５ 第二メサ部
４７ 第三メサ部
５１ 拡散体
５１ａ 拡散体５１の入射端
５１ｂ 拡散体５１の出射端
５３ 出射光
５５ 入射光
６６ 光

Claims (5)

  1. 基板上で、光の入射によって電子及び正孔を発生させる真性半導体層と、
    積層方向において前記真性半導体層の前記基板側に形成され、前記真性半導体層で発生した電子を吸収するｎ型半導体層と、
    積層方向において前記真性半導体層の前記基板と反対側に形成され、前記真性半導体層で発生した正孔を吸収するｐ型半導体層と、
    前記基板と反対側の表面の一定範囲を囲むように長手方向が湾曲し、前記基板と反対側の表面から積層方向に前記真性半導体層より深い深さを有する第一の溝と、
    を備えるＰＩＮフォトダイオード。
  2. 前記基板と反対側の表面の前記第一の溝が囲む前記一定範囲とは異なる位置に形成される電極パッドと、
    前記基板と反対側の表面において前記電極パッドの外周の一部を囲むように長手方向が湾曲し、前記基板と反対側の表面から積層方向に前記真性半導体層より深い深さを有する第二の溝と、
    をさらに備えることを特徴とする請求項１に記載のＰＩＮフォトダイオード。
  3. 前記第一の溝が囲む前記一定範囲における前記ｐ型半導体層の前記基板と反対側の面に形成され、前記第一の溝が囲む前記一定範囲の前記基板と反対側の表面の一部を露出する形状のｐ側電極と、
    前記第一の溝の長手方向の一端と他端とが対向する間及び前記第二の溝の長手方向の一端と他端とが対向する間を通るように前記基板と反対側の表面に形成され、前記ｐ側電極と前記電極パッドとを電気的に接続する金属配線と、
    前記基板と反対側の表面において前記第一の溝の長手方向の一端から前記第二の溝の長手方向の一端まで前記金属配線の長手方向の一の縁に沿い、前記基板と反対側の表面から積層方向に前記真性半導体層より深い深さを有する第三の溝と、
    前記基板と反対側の表面において前記第一の溝の長手方向の他端から前記第二の溝の長手方向の他端まで前記金属配線の長手方向の他の縁に沿い、前記基板と反対側の表面から積層方向に前記真性半導体層より深い深さを有する第四の溝と、
    をさらに備えることを特徴とする請求項２に記載のＰＩＮフォトダイオード。
  4. 基板上の真性半導体層、積層方向において前記真性半導体層の前記基板側に形成されるｎ型半導体層及び積層方向において前記真性半導体層の前記基板と反対側に形成されるｐ型半導体層から成り、前記ｐ型半導体層の前記基板と反対側の面から少なくとも前記ｎ型半導体層の一部までが前記ｐ型半導体層の前記基板と反対側の面の一定範囲を上面とするメサであり、前記ｐ型半導体層の前記一定範囲の一部を露出する形状のｐ側電極を有し、前記ｐ側電極から露出する前記ｐ型半導体層の前記一定範囲から入射する光によって前記真性半導体層に電子及び正孔を発生させる第一メサ部と、
    前記真性半導体層、前記ｎ型半導体層、前記ｐ型半導体層及び前記ｐ型半導体層の前記基板と反対側に形成される電極パッドを有し、積層方向において前記電極パッドから少なくとも前記ｎ型半導体層の一部までをメサとする第二メサ部と、
    前記真性半導体層、前記ｎ型半導体層、前記ｐ型半導体層及び前記ｐ型半導体層の前記基板と反対側に形成される金属配線を有し、積層方向において前記金属配線から少なくとも前記ｎ型半導体層の一部までをメサとし、前記第一メサ部と前記第二メサ部とを連結する第三メサ部と、
    を備えるＰＩＮフォトダイオードであって、
    前記第一メサ部の前記ｐ側電極と前記第二メサ部の前記電極パッドとを前記第三メサ部の前記金属配線で電気的に接続することを特徴とするＰＩＮフォトダイオード。
  5. 請求項１から４に記載のいずれかのＰＩＮフォトダイオードと、
    外部からの光を拡散し、前記ＰＩＮフォトダイオードの前記基板と反対側の表面において前記一定範囲を含む範囲を均一に照射する拡散体と、
    を備える光受信装置。





JP2005360922A 2005-12-14 2005-12-14 Ｐｉｎフォトダイオード及び光受信装置 Pending JP2007165658A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005360922A JP2007165658A (ja) 2005-12-14 2005-12-14 Ｐｉｎフォトダイオード及び光受信装置
PCT/JP2006/324822 WO2007069634A1 (ja) 2005-12-14 2006-12-13 Ｐｉｎフォトダイオード及び光受信装置
US12/086,480 US20100289103A1 (en) 2005-12-14 2006-12-13 PIN Photodiode and Light Reception Device
TW095146917A TW200731548A (en) 2005-12-14 2006-12-14 PIN photodiode and light-receiving device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005360922A JP2007165658A (ja) 2005-12-14 2005-12-14 Ｐｉｎフォトダイオード及び光受信装置

Publications (1)

Publication Number Publication Date
JP2007165658A true JP2007165658A (ja) 2007-06-28

Family

ID=38162940

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005360922A Pending JP2007165658A (ja) 2005-12-14 2005-12-14 Ｐｉｎフォトダイオード及び光受信装置

Country Status (4)

Country Link
US (1) US20100289103A1 (ja)
JP (1) JP2007165658A (ja)
TW (1) TW200731548A (ja)
WO (1) WO2007069634A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220209037A1 (en) * 2008-06-12 2022-06-30 Sunpower Corporation Trench process and structure for backside contact solar cells with polysilicon doped regions
US7851698B2 (en) * 2008-06-12 2010-12-14 Sunpower Corporation Trench process and structure for backside contact solar cells with polysilicon doped regions
CN102386239B (zh) * 2010-08-31 2013-05-22 中国科学院上海微系统与信息技术研究所 一种平面结构的磷化铟基pin开关二极管及其制备方法
TWI458110B (zh) * 2011-04-15 2014-10-21 E Ink Holdings Inc 光電二極體、光感測元件及其製備方法
JP5982711B2 (ja) * 2011-04-28 2016-08-31 住友電工デバイス・イノベーション株式会社 半導体受光装置
DE102019006096A1 (de) * 2019-08-29 2021-03-04 Azur Space Solar Power Gmbh Stapelförmige Mehrfachsolarzelle mit einem dielektrischen lsolationsschichtsystem
DE102019006099B4 (de) * 2019-08-29 2022-03-17 Azur Space Solar Power Gmbh Stapelförmige Mehrfachsolarzelle mit einer ein Mehrschichtsystem umfassenden Metallisierung

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59100582A (ja) * 1982-11-30 1984-06-09 Matsushita Electronics Corp 半導体素子の製造方法
JPS61268076A (ja) * 1985-05-23 1986-11-27 Mitsubishi Electric Corp 半導体受光素子

Also Published As

Publication number Publication date
TW200731548A (en) 2007-08-16
US20100289103A1 (en) 2010-11-18
WO2007069634A1 (ja) 2007-06-21

Similar Documents

Publication Publication Date Title
JP2007165658A (ja) Ｐｉｎフォトダイオード及び光受信装置
US20050110108A1 (en) Silicon-based Schottky barrier infrared optical detector
US6114740A (en) Circuit-integrating light-receiving element
JP4411540B2 (ja) 半導体レーザ装置
US7736923B2 (en) Optical semiconductor device and method for fabricating the same
JP3934828B2 (ja) 半導体レーザ装置
JP2009016729A (ja) Ｐｉｎフォトダイオードの製造方法
JP2002176190A (ja) 光半導体集積回路装置及び光記憶再生装置
JP2003273391A (ja) フォトダイオード及びその製造方法
US5532999A (en) Optical detector having stray carrier absorption regions between light receiving elements, and an optical head using the same
JPH07183563A (ja) 半導体装置
WO2003056635A1 (fr) Element recepteur de lumiere et dispositif recepteur de lumiere comprenant un circuit et un lecteur de disque optique
US20040262619A1 (en) Semiconductor device having light-receiving elements and amplifying elements incorporated in the same chip and method of manufacturing the same
JP2003035846A (ja) 光電変換装置
JP3596428B2 (ja) 半導体発光装置および半導体基板
JP4000042B2 (ja) 受光素子、回路内蔵型受光装置および光ディスク装置
JP3788965B2 (ja) 半導体レーザ装置
JP2007250917A (ja) 光半導体装置およびその製造方法
JP2000208858A (ja) 光半導体装置及びその製造方法
JP2004241746A (ja) 高速受光素子およびその製造方法
JPH11345996A (ja) エッジ受容型光検出デバイス
JPS6171430A (ja) 光情報処理装置
JP2005217188A (ja) 半導体光検出装置及び製造方法
JPH09321265A (ja) 半導体装置
JP4010325B2 (ja) 光学装置及び光学装置の製造方法