JP2007159100A - Oqpsk復調器のタイミング推定器 - Google Patents

Oqpsk復調器のタイミング推定器 Download PDF

Info

Publication number
JP2007159100A
JP2007159100A JP2006274349A JP2006274349A JP2007159100A JP 2007159100 A JP2007159100 A JP 2007159100A JP 2006274349 A JP2006274349 A JP 2006274349A JP 2006274349 A JP2006274349 A JP 2006274349A JP 2007159100 A JP2007159100 A JP 2007159100A
Authority
JP
Japan
Prior art keywords
signal
correlation
digital
received signal
converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006274349A
Other languages
English (en)
Other versions
JP4486950B2 (ja
Inventor
Sang Hyun Min
祥 鉉 閔
Hyung-Jin Choi
炯 辰 崔
Joo Hyun Do
周 鉉 都
Shin Woo Kang
信 佑 姜
Tah Joon Park
朶 ▲俊▼ 朴
Koon Shik Cho
君 植 趙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020060075379A external-priority patent/KR100764356B1/ko
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2007159100A publication Critical patent/JP2007159100A/ja
Application granted granted Critical
Publication of JP4486950B2 publication Critical patent/JP4486950B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • H04L7/041Speed or phase control by synchronisation signals using special codes as synchronising signal
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/18Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22Demodulator circuits; Receiver circuits
    • H04L27/227Demodulator circuits; Receiver circuits using coherent demodulation
    • H04L27/2275Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses the received modulated signals
    • H04L27/2278Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses the received modulated signals using correlation techniques, e.g. for spread spectrum signals
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/18Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22Demodulator circuits; Receiver circuits
    • H04L27/233Demodulator circuits; Receiver circuits using non-coherent demodulation
    • H04L27/2331Demodulator circuits; Receiver circuits using non-coherent demodulation wherein the received signal is demodulated using one or more delayed versions of itself

Abstract

【課題】OQPSK復調器のタイミング推定器に関する。
【解決手段】OQPSK復調器のタイミング推定器は、アナログ受信信号(Ir,Qr)をデジタル受信信号(r(k))に変換するA/Dコンバータ100と、上記A/Dコンバータからのデジタル受信信号を既設定された時間だけ遅延させた後、上記遅延されたデジタル受信信号の共役複素数信号(r(k−1Tc))と上記A/Dコンバータからのデジタル受信信号(r(k))を位相差分して、上記デジタル受信信号(r(k))に存在する周波数誤差を相殺させる微分回路部200と、上記微分回路部の微分と同一の方式で微分された基準シンボルと上記微分回路部からの受信信号との相関演算を遂行して各相関値を求める相関演算部300と、上記相関演算部からの相関値に基づき同期時点を検出する同期検出部400と、を含む。
【選択図】図2

Description

本発明はZigbee(短距離無線通信の一規格)受信機に適用されるOQPSK復調器のタイミング推定器に関するものであって、特に設定時間遅延された受信信号の共役複素数信号と受信信号との位相差分を遂行して受信信号の周波数誤差を相殺するようにすることにより、周波数誤差による受信性能劣化を改善することが出来るOQPSK(Offset Quadrature Phase Shift Keying;オフセット式四位相偏移変調)復調器のタイミング推定器に関する。
最近、時間及び場所に限られず、いつ何処でもネットワークに接続できる通信環境を意味するユビキタス(Ubiquitous)が提案され、セルラー網のような大型通信網でない小規模の無線通信システム、例えばWLAN(Wireless Local Area Network)、WPAN(Wireless Personal Area Network)、センサネットワーク及び無線識別(RFID)等に対する研究が活発に進行されつつある。
このような無線通信システムのうち、特にWPANまたは/及びセンサネットワーク分野では通信性能だけでなく、超小型、低電力消費及び低価格が主な要求事項となっており、かかるWPAN等の無線通信システムでは既存のセルラー通信システムやWLANシステムで使用される高性能高価な装備や部品をそのまま適用するには困難なところがあり、逆に値段を抑えるため低価格の部品などを採択する場合には、受信機内で無視できない大きい周波数誤差または位相誤差が生じることがあるため、これに対する対策が必要である。
このような状況を踏まえて、通信システム環境では、高価な装備や製品を使用すること無く優れた性能を発揮出来る復調器が研究及び開発されるべきである。特に、OQPSKシンボルパケットを受信する受信機では、シンボル同期をより正確に遂行出来なければならない。
また、OQPSK復調器は、受信信号からシンボルを正確に復元するためにタイミング推定器を含むが、このような従来のタイミング推定器を図1を参照して説明する。
図1は、従来のOQPSK復調器のタイミング推定器の構成図である。図1に図示された従来のOQPSK復調器のタイミング推定器は、RF信号またはIF信号に対する周波数同期及び位相同期を処理する周波数同期/位相同期処理部5と、上記周波数同期/位相同期処理部5からのアナログ受信信号(Ir,Qr)をデジタル受信信号に変換するA/Dコンバータ(ADC)10と、上記A/Dコンバータ(ADC)10からの信号と基準シンボルとの相関演算を遂行して各相関値を求める相関演算部20と、上記相関演算部20からの相関値のうち最も大きい相関値を検出する時点を同期時点と判断してシンボル検出器への同期信号を出力する同期検出部30を含む。なお、上記Ir及びQrは受信信号の同相成分及び直交成分をそれぞれ意味する。
上記相関演算部20は、上記A/Dコンバータ10からの受信信号の実数部(Re{r(k)})(信号S1)と基準シンボルの実数部(Re{s(k)})(信号S3)を相関演算する第1マッチドフィルタ21と、上記A/Dコンバータ10からの受信信号の虚数部(im{r(k)})(信号S2)と基準シンボルの虚数部(im{s(k)})(信号S4)を相関演算する第2マッチドフィルタ22と、上記第1及び第2マッチドフィルタ21、22の各出力である相関値(信号S5、S6)を加算する加算器23を含む。
この際、受信信号(r(k))と基準シンボル(s(k))が各々次の[数1]式のように定義されると、上記A/Dコンバータ10から出力される信号S1、S2は次の[数2]式のように表現される。上記第1マッチドフィルタ21及び第2マッチドフィルタ22に各々入力される基準シンボルの実数部S3(Re{s(k)})及び基準シンボルの虚数部S4(im{s(k)})は次の[数3]式の通りで、この際、上記第1マッチドフィルタ21及び第2マッチドフィルタ22の各出力信号S5、S6は次の[数4]式の通りである。
Figure 2007159100
Figure 2007159100
Figure 2007159100
Figure 2007159100
また、上記加算器23の出力信号S7は次の[数5]式のように表現され、次の[数6]式は上記[数5]式において、φ(κ)=0,2πΔfκ=0である場合に簡単に整理されることが出来る。
Figure 2007159100
Figure 2007159100
ところが、従来のOQPSKや復調方式では、最終相関出力S7に位相誤差や周波数誤差成分がある場合、その影響によって同期が一致する時点でも相関結果値が非常に低くなるため正確な同期をつかむことが出来ない。
それで、従来のPSK(位相偏移変調)系列の信号の場合、一般的に同期復調を遂行するが、同期復調とはA/D変換器前端から受信されたRF信号と受信器の局部発振器(L.O)の同期を正確に一致させr(k)に含まれた周波数誤差と位相誤差を全て除去した後、相関演算を実施する方式がある。
しかし、このような従来方式の場合、性能は良いものの周波数誤差と位相誤差を除去するシステムが非常に複雑なため低電力、超小型システムに適用するには適していない問題点がある。
本発明は、上記の問題点を解決するため提案されたものであって、その目的は、設定時間遅延された受信信号の共役複素数信号と受信信号との位相差分を遂行して受信信号の周波数誤差を相殺するようにすることにより、周波数誤差による受信性能劣化を改善することが出来るOQPSK復調器のタイミング推定器を提供することにある。
上記の本発明の目的を達成すべく、本発明のOQPSK復調器のタイミング推定器は、アナログ受信信号をデジタル受信信号に変換するA/Dコンバータと、上記A/Dコンバータからのデジタル受信信号を既設定された時間だけ遅延させた後、上記遅延されたデジタル受信信号の共役複素数信号と上記A/Dコンバータからのデジタル受信信号を位相差分して、上記デジタル受信信号に存在する周波数誤差を相殺させる微分回路部と、上記微分回路部の微分と同一の方式で微分された基準シンボルと上記微分回路部からの受信信号との相関演算を遂行して各相関値を求める相関演算部と、上記相関演算部からの相関値に基づき同期時点を検出する同期検出部と、を含むことを特徴とする。
上記微分回路部は、上記A/Dコンバータからのデジタル受信信号を既設定された時間だけ遅延する遅延器と、上記遅延器からの信号から共役複素数信号を抽出する共役複素数部と、上記A/Dコンバータからのデジタル受信信号と上記共役複素数部からの共役複素数信号を乗ずる乗算器と、を含むことを特徴とする。
上記相関演算部は、上記デジタル受信信号の微分と同一の方式で微分された基準シンボルの実数部と上記微分回路部からのデジタル受信信号の実数部を相関演算する第1マッチドフィルタと、上記デジタル受信信号の微分と同一の方式で微分された基準シンボルの虚数部と上記微分回路部からのデジタル受信信号の虚数部を相関演算する第2マッチドフィルタと、上記デジタル受信信号の微分と同一の方式で微分された基準シンボルの実数部と上記微分回路部からのデジタル受信信号の虚数部を相関演算する第3マッチドフィルタと、上記デジタル受信信号の微分と同一の方式で微分された基準シンボルの虚数部と上記微分回路部からのデジタル受信信号の実数部を相関演算する第4マッチドフィルタと、上記第1及び第2マッチドフィルタの相関値を加算する第1加算器と、上記第3及び第4マッチドフィルタの相関値を加算する第2加算器と、上記第1加算器の加算値を二乗する第1自乗部と、上記第2加算器の加算値を二乗する第2自乗部と、上記第1及び第2自乗部の二乗値を加算する加算器と、を含むことを特徴とする。
上記微分回路部は、上記A/Dコンバータからのデジタル受信信号を既設定された相互異なる時間だけ各々遅延し、上記遅延されたデジタル受信信号から共役複素数信号を抽出した後、上記A/Dコンバータからの各デジタル信号と上記各共役複素数信号を乗じて、上記A/Dコンバータからのデジタル受信信号に存在する周波数誤差を相殺させる複数の微分器を含むことを特徴とする。
上記相関演算部は、上記微分回路部の複数の微分器からの各デジタル受信信号の微分と同一の方式で微分された各該当基準シンボルと上記各デジタル受信信号との相関演算を遂行して各相関値を求める複数の相関演算器と、上記複数の相関演算器からの各相関値を加算する出力加算部と、を含むことを特徴とする。
上記微分回路部は、上記A/Dコンバータからのデジタル受信信号を既設定された第1時間だけ遅延し、上記遅延信号から共役複素数信号を抽出した後、上記デジタル受信信号と上記共役複素数信号を乗じて、上記デジタル受信信号に存在する周波数誤差を相殺させる第1微分器と、上記A/Dコンバータからのデジタル受信信号を既設定された第2時間だけ遅延し、上記遅延信号から共役複素数信号を抽出した後、上記デジタル受信信号と上記共役複素数信号を乗じて、上記デジタル受信信号に存在する周波数誤差を相殺させる第2微分器と、上記A/Dコンバータからのデジタル受信信号を既設定された第3時間だけ遅延し、上記遅延信号から共役複素数信号を抽出した後、上記デジタル受信信号と上記共役複素数信号を乗じて、上記デジタル受信信号に存在する周波数誤差を相殺させる第3微分器と、を含むことを特徴とする。
上記相関演算部は、上記第1微分器からの信号と該当基準シンボルとの相関演算を遂行する第1相関演算器と、上記第2微分器からの信号と該当基準シンボルとの相関演算を遂行する第2相関演算器と、上記第3微分器からの信号と該当基準シンボルとの相関演算を遂行する第3相関演算器と、上記第1,第2及び第3相関演算器からの各相関値を加算する出力加算部と、を含むことを特徴とする。
上記第1,第2及び第3相関演算器各々は、上記デジタル受信信号の微分と同一の方式で微分された基準シンボルの実数部と上記微分回路部からのデジタル受信信号の実数部を相関演算する第1マッチドフィルタと、上記デジタル受信信号の微分と同一の方式で微分された基準シンボルの虚数部と上記微分回路部からのデジタル受信信号の虚数部を相関演算する第2マッチドフィルタと、上記第1及び第2マッチドフィルタの相関値を加算して上記出力加算部に出力する加算器と、を含むことを特徴とする。
本発明によると、Zigbee受信機に適用されるOQPSK復調器のタイミング推定器において、設定時間遅延された受信信号の共役複素数信号と受信信号との位相差分を遂行して受信信号の周波数誤差を相殺するようにすることにより、周波数誤差による受信性能劣化を改善出来る効果がある。
詳しくは、微分器(differential filter)を使用して周波数誤差の影響を減少させるため周波数誤差による受信性能劣化を補償して受信性能を改善することができ、周波数誤差が非常に大きい場合にも微分器の遅延時間をチップ周期に比べ短く設定する場合、位相誤差による性能劣化を最小化出来るため、自乗損失誘発及び複雑度を増加させる従来の非同期(noncoherent)方式でない簡単な同期(coherent)方式の相関演算部を使用して性能改善/同等(初期改善方式対比最終提案方式の性能)と複雑度減少の効果を得ることが出来る。
また、複数の遅延時間に対して微分された多重微分信号を使用して、これに対応する多重相関演算を遂行して、該演算結果を合わせて考慮することにより追加的な性能改善が可能である。即ち、多重微分器及び多重相関演算器を使用して追加的な性能改善が可能である。
以下、本発明の好ましい実施例を添付の図面を参照して詳細に説明する。本発明に参照された図面において、各実施形態において同一の構成と機能を有する構成要素は同一の符号を使用する。
図2は、本発明によるOQPSK復調器のタイミング推定器の基本構成図である。
図2を参照すると、本発明によるOQPSK復調器のタイミング推定器は、アナログ受信信号(Ir(同相成分),Qr(直交成分))をデジタル受信信号(r(k))に変換するA/Dコンバータ100と、上記A/Dコンバータ100からのデジタル受信信号から既設定された時間だけ遅延された共役複素数信号(r(k−1Tc))と上記A/Dコンバータ100からのデジタル受信信号(r(k))を位相差分して、上記デジタル受信信号(r(k))に存在する周波数誤差を相殺させる微分回路部200(図3参照)と、上記微分回路部の微分と同一の方式で微分された基準シンボルと上記微分回路部200からの受信信号との相関演算を遂行して各相関値を求める相関演算部300と、上記相関演算部300からの相関値に基づき同期時点を検出する同期検出部400と、を含む。
図3は、図2の微分回路部200の構成図である。図3を参照すると、上記微分回路部200は、上記A/Dコンバータ100からのデジタル受信信号(r(k))を既設定された時間だけ遅延する遅延器201と、上記遅延器201からの信号から共役複素数信号を抽出する共役複素数部202と、上記A/Dコンバータ100からのデジタル受信信号(r(k))と上記共役複素数部202からの共役複素数信号を乗ずる乗算器203とを含み、デジタル信号Dr(k)を出力する。
上記相関演算部300は、上記デジタル受信信号の微分と同一の方式で微分された基準シンボルの実数部(Re{Ds(k)})(信号S5)と上記微分回路部200からのデジタル受信信号(Dr(k))の実数部(Re{Dr(k)})(信号S3)を相関演算する第1マッチドフィルタ301と、上記デジタル受信信号の微分と同一の方式で微分された基準シンボルの虚数部(Im{Ds(k)})(信号S6)と上記微分回路部からのデジタル受信信号(Dr(k))の虚数部(Im{Dr(k)})(信号S4)を相関演算する第2マッチドフィルタ302と、上記デジタル受信信号の微分と同一の方式で微分された基準シンボルの実数部(Re{Ds(k)})(信号S7)と上記微分回路部からのデジタル受信信号(Dr(k))の虚数部(Im{Dr(k)})(信号S4)を相関演算する第3マッチドフィルタ303と、上記デジタル受信信号の微分と同一の方式で微分された基準シンボルの虚数部(Im{s(k)})(信号S8)と上記微分回路部からのデジタル受信信号(Dr(k))の実数部(Re{Dr(k)})(信号S3)を相関演算する第4マッチドフィルタ304と、上記第1及び第2マッチドフィルタ301,302の出力信号である各相関値S9,S10を加算する第1加算器305と、上記第3及び第4マッチドフィルタ303,304の出力信号である各相関値S11,S12を加算する第2加算器306と、上記第1加算器305の出力信号である加算値S13を二乗する第1自乗部307と、上記第2加算器306の出力信号である加算値S14を二乗する第2自乗部308と、上記第1及び第2自乗部307,308の出力信号である各二乗値S15,S16を加算する加算器309と、を含む。
図4は、本発明によるOQPSK復調器のタイミング推定器の変形構成図である。
図4を参照すると、本発明によるOQPSK復調器のタイミング推定器は、図2に図示した本発明のタイミング推定器の変形例として、図2のタイミング推定器の微分回路部200及び相関演算部300が各々次のように変形されることが出来る。
図4を参照すると、上記微分回路部200は、上記A/Dコンバータ100からのデジタル受信信号を既設定された相互に異なる時間だけ各々遅延し、上記遅延されたデジタル受信信号の共役複素数をとった後、上記A/Dコンバータ(ADC)100からの各デジタル信号と上記各共役複素数信号を乗じて、上記A/Dコンバータ100からのデジタル受信信号に存在する周波数誤差を相殺させる複数の微分器を含む。
上記相関演算部300は、上記微分回路部の微分と同一の方式で微分された該当基準シンボルと上記微分回路部200の複数の微分器からの各受信信号との相関演算を遂行して各相関値を求める複数の相関演算器と、上記複数の相関演算器からの各相関値を加算する出力加算部を含む。
上記微分回路部200の一例には、図5に図示した通り第1ないし第3微分器210,220,230を含むことが出来る。
上記第1微分器210は、上記A/Dコンバータ100からのデジタル受信信号を既設定された第1時間1Tcだけ遅延し、上記遅延信号から共役複素数信号を抽出した後、上記遅延された共役複素数信号と上記A/Dコンバータ100からのデジタル受信信号を乗じて、上記デジタル受信信号に存在する周波数誤差を相殺させる。
上記第2微分器220は、上記A/Dコンバータ100からのデジタル受信信号を既設定された第2時間2Tcだけ遅延し、上記遅延信号から共役複素数信号を抽出した後、上記遅延された共役複素数信号を上記A/Dコンバータ100からのデジタル受信信号を乗じて、上記デジタル受信信号に存在する周波数誤差を相殺させる。
上記第3微分器230は、上記A/Dコンバータ100からのデジタル受信信号を既設定された第3時間3Tcだけ遅延し、上記遅延信号から共役複素数信号を抽出した後、上記遅延された共役複素数信号と上記A/Dコンバータ100からのデジタル受信信号を乗じて、上記デジタル受信信号に存在する周波数誤差を相殺させる。
また、上記微分回路部200の第1,第2及び第3微分器210,220,230は、図5に図示した通り具体化され得る。
図5は、図4における微分回路部200の構成図を示す。図5を参照して上記第1,第2及び第3微分器210,220,230について具体的に説明すると、上記第1微分器210は、上記A/Dコンバータ100からのデジタル受信信号(r(k))を既設定された第1時間1Tcだけ遅延する遅延器211と、上記遅延器211からの信号から共役複素数信号を抽出する共役複素数部212と、上記A/Dコンバータ100からのデジタル受信信号(r(k))と上記共役複素数部212からの共役複素数信号を乗ずる乗算器213とを含み、Dr(k−1Tc)を出力する。
上記第2微分器220は、上記A/Dコンバータ100からのデジタル受信信号(r(k))を既設定された第2時間2Tcだけ遅延する遅延器221と、上記遅延器221からの信号から共役複素数信号を抽出する共役複素数部222と、上記A/Dコンバータ100からのデジタル受信信号(r(k))と上記共役複素数部222からの共役複素数信号を乗ずる乗算器223とを含み、Dr(k−2Tc)を出力する。
上記第3微分器230は、上記A/Dコンバータ100からのデジタル受信信号(r(k))を既設定された第3時間3Tcだけ遅延する遅延器231と、上記遅延器231からの信号から共役複素数信号を抽出する共役複素数部232と、上記A/Dコンバータ100からのデジタル受信信号(r(k))と上記共役複素数部232からの共役複素数信号を乗ずる乗算器233とを含み、Dr(k−3Tc)を出力する。
また、図5に示された上記微分回路部200の具体例に関連づけて図4を参照して説明すると、上記相関演算部300は、上記第1微分器210からの信号と該当基準シンボルとの相関演算を遂行する第1相関演算器310と、上記第2微分器220からの信号と該当基準シンボルとの相関演算を遂行する第2相関演算器320と、上記第3微分器230からの信号と該当基準シンボルとの相関演算を遂行する第3相関演算器330とを含み、更に、上記第1,第2及び第3相関演算器310,320,330からの各相関値S7、S8を加算する出力加算部340を含ませることができる。
この際、上記第1,第2及び第3相関演算器310,320,330各々は、上記デジタル受信信号の微分と同一の方式で微分された基準シンボルの実数部(Re{Ds(k)})と上記微分回路部からのデジタル受信信号(Dr(k))の実数部(Re{Dr(k)})を相関演算する第1マッチドフィルタ301と、上記デジタル受信信号の微分と同一の方式で微分された基準シンボルの虚数部(Im{Ds(k)})と上記微分回路部からのデジタル受信信号(Dr(k))の虚数部(Im{Dr(k)})を相関演算する第2マッチドフィルタ302と、上記第1及び第2マッチドフィルタ301,302の相関値S7,S8を加算して上記出力加算部340へ加算値S9を出力する加算器305と、を含む。なお、図4に示された相関値S7,S8、加算値S9は、出力形態としては、図2に示された相関値S9,S10、加算値S13にそれぞれ相当している。
以下、本発明の作用及び効果を添付の図面により詳細に説明する。図2乃至図3を参照して本発明の一実施例によるOQPSK復調器のタイミング推定器について説明すると、先ず、図2の本発明のタイミング推定器において、A/Dコンバータ100はアナログ受信信号(Ir,Qr)をデジタル受信信号(r(k))に変換して微分回路部200へ出力する。
先ず、基準シンボル(s(k))、上記基準シンボルが微分された基準シンボル(Ds(k))及び受信信号(r(k))は、次の[数7]式のように表現される場合、上記A/Dコンバータ100から出力される信号S1,S2は次の[数8]式のように表現される。
Figure 2007159100
Figure 2007159100
上記微分回路部200は、上記A/Dコンバータ100からのデジタル受信信号から既設定された時間だけ遅延された共役複素数信号(r(k−1Tc))と上記A/Dコンバータ100からのデジタル受信信号(r(k))を位相差分して相関演算部300へ出力する。この際、上記微分回路部200により、上記デジタル受信信号(r(k))に存在する周波数誤差が相殺される。
上記相関演算部300は、上記微分回路部の微分と同一の方式で微分された基準シンボルと上記微分回路部200からの受信信号との相関演算を遂行して各相関値を求めて同期検出部400へ出力する。
上記同期検出部400は、上記相関演算部300からの相関値に基づき同期時点を検出して同期信号を出力する。
次に、図3を参照して上記微分回路部200について説明する。図3において上記微分回路部200の遅延器201は、上記A/Dコンバータ100からのデジタル受信信号(r(k))を既設定された時間だけ遅延して共役複素数部202に出力する。
上記共役複素数部202は、上記遅延器201からの信号から共役複素数信号を抽出して乗算器203へ出力する。
上記乗算器203は、上記A/Dコンバータ100からのデジタル受信信号(r(k))と上記共役複素数部202からの共役複素数信号を乗じて上記相関演算部300へ出力する。
上記微分回路部200の出力信号S3,S4は次の[数9]式の通りである。
Figure 2007159100
図2及び図3を参照して上記相関演算部300について説明する。図2に図示した通り、上記相関演算部300は、第1乃至第4マッチドフィルタ301〜304を含む場合、上記第1マッチドフィルタ301は、上記デジタル受信信号の微分と同一の方式で微分された基準シンボルの実数部(Re{Ds(k)})と上記微分回路部からのデジタル受信信号(Dr(k))の実数部(Re{Dr(k)})を相関演算し、上記第2マッチドフィルタ302は、上記デジタル受信信号の微分と同一の方式で微分された基準シンボルの虚数部(Im{Ds(k)})と上記微分回路部からのデジタル受信信号(Dr(k))の虚数部(Im{Dr(k)})を相関演算し、上記第3マッチドフィルタ303は、上記デジタル受信信号の微分と同一の方式で微分された基準シンボルの実数部(Re{Ds(k)})と上記微分回路部からのデジタル受信信号(Dr(k))の虚数部(Im{Dr(k)})を相関演算する。そして、上記第4マッチドフィルタ304は、上記デジタル受信信号の微分と同一の方式で微分された基準シンボルの虚数部(Im{s(k)})と上記微分回路部からのデジタル受信信号(Dr(k))の実数部(Re{Dr(k)})を相関演算する。
この際、図2において上記第1乃至第4マッチドフィルタ301〜304へ入力される基準シンボルの実数部及び虚数部S5〜S8が次の[数10]式で表現される場合、上記第1乃至第4マッチドフィルタ301〜304の出力信号S9〜S12は次の[数11]式の通りである。
Figure 2007159100
Figure 2007159100
また、上記相関演算部300の第1加算器305は、上記第1及び第2マッチドフィルタ301,302の相関値S9,S10を加算し、上記相関演算部300の第2加算器306は、上記第3及び第4マッチドフィルタ303,304の相関値S11,S12を加算する。
次に、上記相関演算部300の第1自乗部307は、上記第1加算器305の加算値S13を二乗し、上記相関演算部300の第2自乗部308は、上記第2加算器306の加算値S14を二乗する。
次いで、上記相関演算部300の加算器309は、上記第1及び第2自乗部307,308の二乗値(S15,S16)を加算する。
この際、上記第1及び第2加算器305,306の各出力信号S13,S14は次の[数12]式の通りで、上記第1及び第2自乗部307,308の各出力信号S15,S16、そして上記加算器309の出力信号S17は次の[数13]式の通りである。
Figure 2007159100
Figure 2007159100
図2及び図3を参照して前述したように、本発明のOQPSK復調器のタイミング推定器は、微分回路部を通じて受信信号に含まれている周波数誤差を相殺して、周波数誤差により発生される受信性能の劣化を防止することが出来る。
一方、本発明のOQPSK復調器のタイミング推定器は、図4及び図5に図示した通り変形される場合、相対的にさらに正確に同期を検出することが出来る。
上記微分回路部200は複数の微分器を含むことができ、また上記相関演算部300は複数の相関演算器を含むことができる。これについて図4及び図5を参照して本発明の他の実施例形態を説明する。
図4及び図5に図示した通り、上記微分回路部200は、第1乃至第3微分器210,220,230を含み、上記相関演算部300が第1,第2及び第3相関演算器310,320,330を含む場合について説明する。
上記第1微分器210は、上記A/Dコンバータ100からのデジタル受信信号を既設定された第1時間1Tcだけ遅延し、上記遅延信号から共役複素数信号を抽出した後、上記デジタル受信信号と上記共役複素数信号を乗じて、上記デジタル受信信号に存在する周波数誤差を相殺させる。
上記第2微分器220は、上記A/Dコンバータ100からのデジタル受信信号を既設定された第2時間2Tcだけ遅延し、上記遅延信号から共役複素数信号を抽出した後、上記デジタル受信信号と上記共役複素数信号を乗じて、上記デジタル受信信号に存在する周波数誤差を相殺させる。
上記第3微分器230は、上記A/Dコンバータ100からのデジタル受信信号を既設定された第3時間3Tcだけ遅延し、上記遅延信号から共役複素数信号を抽出した後、上記デジタル受信信号と上記共役複素数信号を乗じて、上記デジタル受信信号に存在する周波数誤差を相殺させる。
図5を参照すると、上記第1微分器210は、先ず、遅延器211において、上記A/Dコンバータ100からのデジタル受信信号(r(k))を既設定された第1時間1Tcだけ遅延して共役複素数部212へ出力する。上記共役複素数部212は、上記遅延器211からの信号から共役複素数信号を抽出して乗算器213へ出力する。上記乗算器213は、上記A/Dコンバータ100からのデジタル受信信号(r(k))と上記共役複素数部212からの共役複素数信号を乗じて上記相関演算部300の第1相関演算器310へ出力する。
上記第2微分器220は、先ず、遅延器221において、上記A/Dコンバータ100からのデジタル受信信号(r(k))を既設定された第2時間2Tcだけ遅延して共役複素数部222へ出力する。上記共役複素数部222は、上記遅延器221からの信号から共役複素数信号を抽出して乗算器223へ出力する。上記乗算器223は、上記A/Dコンバータ100からのデジタル受信信号(r(k))と上記共役複素数部222からの共役複素数信号を乗じて上記相関演算部300の第2相関演算器320へ出力する。
上記第3微分器230は、先ず、遅延器231において、上記A/Dコンバータ100からのデジタル受信信号(r(k))を既設定された第3時間3Tcだけ遅延して共役複素数部232へ出力する。上記共役複素数部232は、上記遅延器231からの信号から共役複素数信号を抽出して乗算器233へ出力する。上記乗算器233は、上記A/Dコンバータ100からのデジタル受信信号(r(k))と上記共役複素数部232からの共役複素数信号を乗じて上記相関演算部300の第3相関演算器330へ出力する。
また、図5に示された上記微分回路部200の具体例に関連づけて図4を参照して説明すると、上記相関演算部300は、第1,第2及び第3相関演算器310,320,330を含み、上記相関演算部300の第1相関演算器310は、上記第1微分器210からの信号と該当基準シンボルとの相関演算を遂行し、上記第2相関演算器320は、上記第2微分器220からの信号と該当基準シンボルとの相関演算を遂行し、上記第3相関演算器330は、上記第3微分器230からの信号と該当基準シンボルとの相関演算を遂行する。そして、上記出力加算部340は、上記第1,第2及び第3相関演算器310,320,330からの各相関値を加算する。
この際、上記第1,第2及び第3相関演算器310,320,330の各々は、第1マッチドフィルタ301、第2マッチドフィルタ302及び加算器305を含む場合、上記第1マッチドフィルタ301は上記デジタル受信信号の微分と同一の方式で微分された基準シンボルの実数部(Re{Ds(k)})と上記微分回路部からのデジタル受信信号(Dr(k))の実数部(Re{Dr(k)})を相関演算し、上記第2マッチドフィルタ302は上記デジタル受信信号の微分と同一の方式で微分された基準シンボルの虚数部(Im{Ds(k)})と上記微分回路部からのデジタル受信信号(Dr(k))の虚数部(Im{Dr(k)})を相関演算し、上記加算器305は上記第1及び第2マッチドフィルタ301,302の相関値S7,S8を加算して上記出力加算部340へ出力する。
この際、上記図2を参照に説明した通り、図4においてS3及びS4まで同一であるとすると、上記第1及び第2マッチドフィルタ301,302へ入力される基準シンボルの実数部及び虚数部S5,S6が次の[数14]式で表現され、上記第1及び第2マッチドフィルタ301,302の出力信号S7,S8は次の[数15]式のように表現されることが出来る。
Figure 2007159100
Figure 2007159100
そして、上記第1加算器305の出力信号S9は次の[数16]式の通りである。
Figure 2007159100
前述のように本発明によると、周波数誤差から起因した位相誤差成分が完全に除去されず最終相関出力値に影響を及ぼす。しかし、周波数誤差の大きさはアナログ周波数誤差成分fo、サンプリング周期Ts、微分器の微分時間間隔Tcによって決定されるためTsとTcを非常に小さく設計すると“2πΔf”の大きさを減らすことが出来るため“cos(2πΔf)”による大きさの減少を最小化させることが出来る。
特に、本発明の図4の実施形態は、周波数誤差の大きさがあまり大きくない場合には本発明の図2の実施形態に比べ、性能劣化が小さく、またシステムの複雑度を多く減らすことができ、低い信号対雑音比(S/N比)信号の時の自乗損失影響もないという効果がある。
前述の通り、本発明によると、より大きい相関値を得ることが可能となり、これによって同期時点を検出の失敗率が低いため同時時点検出が迅速に行われることが出来るだけでなく、性能も向上される。
以上から説明した本発明は前述の実施例及び添付の図面により限定されず、特許請求範囲によって限定される。本発明の装置は、本発明の技術的思想を外れない範囲内で様々な置換、変形及び変更が可能ということが本発明が属する技術分野において通常の知識を有している者には自明である。
従来のOQPSK復調器のタイミング推定器の構成図である。 本発明の一実施形態によるOQPSK復調器のタイミング推定器の基本構成図である。 図2のタイミング推定器における微分回路部の構成図である。 本発明によるOQPSK復調器のタイミング推定器の他の実施形態となる変形構成図である。 図4のタイミング推定器における微分回路部の構成図である。
符号の説明
Ir,Qr アナログ受信信号
100 A/Dコンバータ
r(k) デジタル受信信号
200 微分回路部
201 遅延器
202 共役複素数部
203 乗算器
210 第1微分器
220 第2微分器
230 第3微分器
300 相関演算部
301 第1マッチドフィルタ
302 第2マッチドフィルタ
303 第3マッチドフィルタ
304 第4マッチドフィルタ
305 第1加算器
306 第2加算器
307 第1自乗部
308 第2自乗部
309 加算器
310 第1相関演算器
320 第2相関演算器
330 第3相関演算器
340 出力加算部
400 同期検出部

Claims (6)

  1. アナログ受信信号をデジタル受信信号に変換するA/Dコンバータと、
    前記A/Dコンバータからのデジタル受信信号を既設定された時間だけ遅延させた後、前記遅延されたデジタル受信信号の共役複素数信号と前記A/Dコンバータからのデジタル受信信号を位相差分して、前記デジタル受信信号に存在する周波数誤差を相殺させる微分回路部と、
    前記微分回路部の微分と同一の方式で微分された基準シンボルと前記微分回路部からの受信信号との相関演算を遂行して各相関値を求める相関演算部と、
    前記相関演算部からの相関値に基づき同期時点を検出する同期検出部と、
    を含むことを特徴とするOQPSK復調器のタイミング推定器。
  2. 前記微分回路部は、
    前記A/Dコンバータからのデジタル受信信号を既設定された時間だけ遅延する遅延器と、
    前記遅延器からの信号から共役複素数信号を抽出する共役複素数部と、
    前記A/Dコンバータからのデジタル受信信号と前記共役複素数部からの共役複素数信号を乗ずる乗算器と、
    を含むことを特徴とする請求項1に記載のOQPSK復調器のタイミング推定器。
  3. 前記相関演算部は、
    前記デジタル受信信号の微分と同一の方式で微分された基準シンボルの実数部と前記微分回路部からのデジタル受信信号の実数部を相関演算する第1マッチドフィルタと、
    前記デジタル受信信号の微分と同一の方式で微分された基準シンボルの虚数部と前記微分回路部からのデジタル受信信号の虚数部を相関演算する第2マッチドフィルタと、
    前記デジタル受信信号の微分と同一の方式で微分された基準シンボルの実数部と前記微分回路部からのデジタル受信信号の虚数部を相関演算する第3マッチドフィルタと、
    前記デジタル受信信号の微分と同一の方式で微分された基準シンボルの虚数部と前記微分回路部からのデジタル受信信号の実数部を相関演算する第4マッチドフィルタと、
    前記第1及び第2マッチドフィルタの相関値を加算する第1加算器と、
    前記第3及び第4マッチドフィルタの相関値を加算する第2加算器と、
    前記第1加算器の加算値を二乗する第1自乗部と、
    前記第2加算器の加算値を二乗する第2自乗部と、
    前記第1及び第2自乗部の二乗値を加算する加算器と、
    を含むことを特徴とする請求項2に記載のOQPSK復調器のタイミング推定器。
  4. 前記微分回路部は、
    前記A/Dコンバータからのデジタル受信信号を既設定された相互異なる時間だけ各々遅延し、前記遅延されたデジタル受信信号から共役複素数を抽出した後、前記A/Dコンバータデジタル信号と前記共役複素数信号を乗じて、前記A/Dコンバータからのデジタル受信信号に存在する周波数誤差を相殺させる複数の微分器と、
    を含むことを特徴とする請求項2に記載のOQPSK復調器のタイミング推定器。
  5. 前記相関演算部は、
    前記微分回路部の複数の微分器からの各デジタル受信信号の微分と同一の方式で微分された各該当基準シンボルと前記微分回路部の複数の微分器からの各デジタル受信信号の相関演算を遂行して各相関値を求める複数の相関演算器と、
    前記複数の相関演算器からの各相関値を加算する出力加算部と、
    を含むことを特徴とする請求項4に記載のOQPSK復調器のタイミング推定器。
  6. 前記複数の相関演算器各々は、
    前記デジタル受信信号の微分と同一の方式で微分された基準シンボルの実数部と前記微分回路部からのデジタル受信信号の実数部を相関演算する第1マッチドフィルタと、
    前記デジタル受信信号の微分と同一の方式で微分された基準シンボルの虚数部と前記微分回路部からのデジタル受信信号の虚数部を相関演算する第2マッチドフィルタと、
    前記第1及び第2マッチドフィルタの相関値を加算して前記出力加算部に出力する加算器と、
    を含むことを特徴とする請求項5に記載のOQPSK復調器のタイミング推定器。
JP2006274349A 2005-11-30 2006-10-05 Oqpsk復調器のタイミング推定器 Active JP4486950B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20050115277 2005-11-30
KR1020060075379A KR100764356B1 (ko) 2005-11-30 2006-08-09 Oqpsk 복조기의 타이밍 추정기

Publications (2)

Publication Number Publication Date
JP2007159100A true JP2007159100A (ja) 2007-06-21
JP4486950B2 JP4486950B2 (ja) 2010-06-23

Family

ID=38087481

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006274349A Active JP4486950B2 (ja) 2005-11-30 2006-10-05 Oqpsk復調器のタイミング推定器

Country Status (2)

Country Link
US (1) US7792216B2 (ja)
JP (1) JP4486950B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009212953A (ja) * 2008-03-05 2009-09-17 Oki Electric Ind Co Ltd 伝搬遅延時間推定器、プログラム及び方法、並びにエコーキャンセラ

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8984035B2 (en) * 2009-01-28 2015-03-17 Ess Technology, Inc. Channel select filter apparatus and method
US20120170618A1 (en) * 2011-01-04 2012-07-05 ABG Tag & Traq, LLC Ultra wideband time-delayed correlator
US9246718B2 (en) * 2014-01-23 2016-01-26 Maxlinear, Inc. Non-coherent multi-symbol-delay differential detector
JP6679927B2 (ja) * 2015-12-25 2020-04-15 株式会社Jvcケンウッド オフセット値補正装置およびオフセット値補正方法
EP3479536B1 (en) 2016-06-29 2021-11-10 Telefonaktiebolaget LM Ericsson (PUBL) Adaptive selection of signal-detection mode

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05167630A (ja) * 1991-12-12 1993-07-02 Nec Corp ユニークワード検出器
JPH06252966A (ja) * 1993-02-26 1994-09-09 Matsushita Electric Ind Co Ltd フレーム信号処理装置
JPH06284159A (ja) * 1993-03-29 1994-10-07 Toshiba Corp ディジタル復調器
JPH09307541A (ja) * 1996-05-15 1997-11-28 Kokusai Electric Co Ltd フレーム同期回路
JPH10150385A (ja) * 1996-11-19 1998-06-02 Kokusai Electric Co Ltd フレーム同期方法及び受信機
JPH10155004A (ja) * 1996-09-27 1998-06-09 Nec Corp 復調装置
JPH10290265A (ja) * 1997-04-14 1998-10-27 Toshiba Corp 無線受信機
JPH10303794A (ja) * 1997-02-27 1998-11-13 Mitsubishi Electric Corp 既知系列検出器
JPH11146025A (ja) * 1997-11-05 1999-05-28 Kokusai Electric Co Ltd ユニークワード検出方式
JP2000049881A (ja) * 1998-07-29 2000-02-18 Kokusai Electric Co Ltd 通信システム
JP2001155010A (ja) * 1999-11-29 2001-06-08 Nec Corp 複素数相関器
JP2001268066A (ja) * 2000-03-23 2001-09-28 Matsushita Electric Ind Co Ltd 同期検出装置及び同期検出方法
JP2001326699A (ja) * 2000-05-15 2001-11-22 Hitachi Kokusai Electric Inc プリアンブルパターン識別方法及びプリアンブルパターン識別装置
JP2002217787A (ja) * 2000-11-17 2002-08-02 Hitachi Kokusai Electric Inc ディジタルフィルタ
JP2004304384A (ja) * 2003-03-31 2004-10-28 Japan Radio Co Ltd ユニークワードの判別方法およびその装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2214163C (en) * 1996-09-27 2001-07-31 Nec Corporation Method and apparatus for preamble-less demodulation
JP3792098B2 (ja) 2000-03-17 2006-06-28 三菱電機株式会社 タイミング再生装置、これを用いた復調装置およびタイミング再生方法
US7206707B1 (en) * 2005-06-29 2007-04-17 Itt Manufacturing Enterprises Inc. Wideband digital IFM receiver

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05167630A (ja) * 1991-12-12 1993-07-02 Nec Corp ユニークワード検出器
JPH06252966A (ja) * 1993-02-26 1994-09-09 Matsushita Electric Ind Co Ltd フレーム信号処理装置
JPH06284159A (ja) * 1993-03-29 1994-10-07 Toshiba Corp ディジタル復調器
JPH09307541A (ja) * 1996-05-15 1997-11-28 Kokusai Electric Co Ltd フレーム同期回路
JPH10155004A (ja) * 1996-09-27 1998-06-09 Nec Corp 復調装置
JPH10150385A (ja) * 1996-11-19 1998-06-02 Kokusai Electric Co Ltd フレーム同期方法及び受信機
JPH10303794A (ja) * 1997-02-27 1998-11-13 Mitsubishi Electric Corp 既知系列検出器
JPH10290265A (ja) * 1997-04-14 1998-10-27 Toshiba Corp 無線受信機
JPH11146025A (ja) * 1997-11-05 1999-05-28 Kokusai Electric Co Ltd ユニークワード検出方式
JP2000049881A (ja) * 1998-07-29 2000-02-18 Kokusai Electric Co Ltd 通信システム
JP2001155010A (ja) * 1999-11-29 2001-06-08 Nec Corp 複素数相関器
JP2001268066A (ja) * 2000-03-23 2001-09-28 Matsushita Electric Ind Co Ltd 同期検出装置及び同期検出方法
JP2001326699A (ja) * 2000-05-15 2001-11-22 Hitachi Kokusai Electric Inc プリアンブルパターン識別方法及びプリアンブルパターン識別装置
JP2002217787A (ja) * 2000-11-17 2002-08-02 Hitachi Kokusai Electric Inc ディジタルフィルタ
JP2004304384A (ja) * 2003-03-31 2004-10-28 Japan Radio Co Ltd ユニークワードの判別方法およびその装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009212953A (ja) * 2008-03-05 2009-09-17 Oki Electric Ind Co Ltd 伝搬遅延時間推定器、プログラム及び方法、並びにエコーキャンセラ

Also Published As

Publication number Publication date
JP4486950B2 (ja) 2010-06-23
US20070121765A1 (en) 2007-05-31
US7792216B2 (en) 2010-09-07

Similar Documents

Publication Publication Date Title
AU2018319422B2 (en) Position determining system determining Doppler-induced code phase deviation
CN106664119B (zh) 在超宽带通信系统中测量入射角
CN106461749B (zh) 用于确定到达时间的方法、装置和计算机程序
JP4486950B2 (ja) Oqpsk復調器のタイミング推定器
US20060083269A1 (en) Initial synchronization acquiring device and method for parallel processed DS-CDMA UWB system and DS-CDMA system's receiver using the same
EP1566933A2 (en) Cell search with frequency offset estimation
WO2007102398A1 (ja) パルス無線受信装置
WO2012063532A1 (ja) 到来角度算出装置
EP3185500B1 (en) Frequency offset and modulation index estimation in bluetooth low energy, ble, communication devices
EP3195626A1 (en) Apparatus and method for direct radio frequency (rf) sampling in near field communication (nfc) devices
CN109361634A (zh) 接收机载波频偏的补偿方法及系统
JP2008154285A (ja) シンボルタイミング検出装置及び無線端末装置
TW200941980A (en) Method and apparatus for processing communication signal
CN110601718A (zh) 扩频通信捕获方法、装置及系统
KR100759514B1 (ko) 무선 사설망 복조기 및 복조방법
WO2011001601A1 (ja) キャリア周波数同期検出回路及び相関演算器
KR100764356B1 (ko) Oqpsk 복조기의 타이밍 추정기
Mohammed et al. A residual phase noise compensation method for IEEE 802.15. 4 compliant dual-mode receiver for diverse low power IoT applications
KR100665259B1 (ko) Oqpsk 복조기의 심벌 동기 추정 방법
JP2007312347A (ja) シンボルタイミング検出装置及び無線端末装置
KR100616657B1 (ko) Oqpsk방식 근거리 무선 통신 시스템의 비동기 복조기
JP6090036B2 (ja) スペクトル拡散受信機
JP2009141634A (ja) 無線受信機
KR20090072562A (ko) 타이밍 오프셋 회복 기능을 갖는 무선 수신 장치 및 이를이용한 타이밍 오프셋 회복 방법
JP2007110691A (ja) 相関復調器および相関復調方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090902

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090915

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100302

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100329

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140402

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250