JP2007157826A - 半導体装置およびその製造方法、並びにそのリードフレーム - Google Patents
半導体装置およびその製造方法、並びにそのリードフレーム Download PDFInfo
- Publication number
- JP2007157826A JP2007157826A JP2005347886A JP2005347886A JP2007157826A JP 2007157826 A JP2007157826 A JP 2007157826A JP 2005347886 A JP2005347886 A JP 2005347886A JP 2005347886 A JP2005347886 A JP 2005347886A JP 2007157826 A JP2007157826 A JP 2007157826A
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor chip
- pad
- connection terminal
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92147—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
【課題】複数の半導体チップを搭載した半導体装置の大きさをその大きさ以下に維持しながら、大型化された半導体チップを搭載する手段を提供する。
【解決手段】半導体装置１が、第１のパッド７ａが形成された第１の領域７ｂと、第１の領域を囲む第２の領域とからなる第１の面を有する第１の半導体チップ７と、第１の半導体チップの第２の領域上に配置される第２の面４ｂと、第２の面に対向する第３の面４ａと、第２の面に対向すると共に第３の面より１段低い第４の面６ａとを備えた先端部を有する複数の接続端子４と、複数の接続端子の第３の面に搭載され、第２のパッド１０ａが形成された第５の面を有する第２の半導体チップ１０とを有する。
【選択図】図１
【解決手段】半導体装置１が、第１のパッド７ａが形成された第１の領域７ｂと、第１の領域を囲む第２の領域とからなる第１の面を有する第１の半導体チップ７と、第１の半導体チップの第２の領域上に配置される第２の面４ｂと、第２の面に対向する第３の面４ａと、第２の面に対向すると共に第３の面より１段低い第４の面６ａとを備えた先端部を有する複数の接続端子４と、複数の接続端子の第３の面に搭載され、第２のパッド１０ａが形成された第５の面を有する第２の半導体チップ１０とを有する。
【選択図】図１
Description
本発明は、複数の半導体チップを備えた半導体装置およびその製造方法、並びにそのリードフレームに関する。
従来の半導体装置は、おもて面にパッドを形成した大型の半導体チップの裏面をダイパッドのおもて面に接合し、おもて面にパッドを形成した小型の第２の半導体チップの裏面をダイパッドの裏面に接合して搭載し、ダイパッドの裏面を、先端を大型の半導体チップの周縁の内側で、小型の半導体チップの側面に対向して近接させた接続端子のおもて面に接合し、接続端子のおもて面と大型の半導体チップのパッドとを、および接続端子の裏面と小型の半導体チップのパッドとを金属細線で接続した後に、大型および小型の半導体チップ等を樹脂で封止している（例えば、特許文献１参照。）。
特開平８−２０４１０４号公報（第３頁段落００１４−段落００１８、第１図）
近年、ＬＳＩ等の半導体装置の大規模集積化が促進され、これに用いられる半導体チップは大型化の傾向にある。
一方、半導体装置を搭載する電子機器は、携帯の利便性等により小型化される傾向にあり、半導体装置を大型化することは困難な状況になってきている。
しかしながら、上述した従来の技術においては、ダイパッドの表裏に大型および小型の半導体チップのそれぞれ裏面を接合し、小型の半導体チップの側面に近接して対向させた先端を有する接続端子の先端部にダイパッドの裏面を接合しているため、小型の半導体チップを大型化させる場合には、接続端子の先端を大型化させた半導体チップの外側に位置させる必要があり、例えば２つの半導体チップが同じ大きさになると、接続端子の先端は大型化させた半導体チップの側面の外側に配置しなければならず、樹脂で封止された後の半導体装置の大きさが少なくとも大型化させた半導体チップの側面と接続端子の先端との距離に相当する分大きくなり、半導体装置が大型化するという問題がある。
一方、半導体装置を搭載する電子機器は、携帯の利便性等により小型化される傾向にあり、半導体装置を大型化することは困難な状況になってきている。
しかしながら、上述した従来の技術においては、ダイパッドの表裏に大型および小型の半導体チップのそれぞれ裏面を接合し、小型の半導体チップの側面に近接して対向させた先端を有する接続端子の先端部にダイパッドの裏面を接合しているため、小型の半導体チップを大型化させる場合には、接続端子の先端を大型化させた半導体チップの外側に位置させる必要があり、例えば２つの半導体チップが同じ大きさになると、接続端子の先端は大型化させた半導体チップの側面の外側に配置しなければならず、樹脂で封止された後の半導体装置の大きさが少なくとも大型化させた半導体チップの側面と接続端子の先端との距離に相当する分大きくなり、半導体装置が大型化するという問題がある。
また、２つの半導体チップが同じ大きさになると、ダイパッドの大きさを接続端子の先端部に接合できる大きさにしなければならず、大型の半導体チップのパッドに接続する金属細線の接続位置が外側に移動し、樹脂で封止された後の半導体装置の大きさが大きくなるという問題がある。
本発明は、上記の問題点を解決するためになされたもので、複数の半導体チップを搭載した半導体装置の大きさをその大きさ以下に維持しながら、大型化された半導体チップを搭載する手段を提供することを目的とする。
本発明は、上記の問題点を解決するためになされたもので、複数の半導体チップを搭載した半導体装置の大きさをその大きさ以下に維持しながら、大型化された半導体チップを搭載する手段を提供することを目的とする。
本発明は、上記課題を解決するために、第１のパッドが形成された第１の領域と、該第１の領域を囲む第２の領域とからなる第１の面を有する第１の半導体チップと、前記第１の半導体チップの前記第２の領域上に配置される第２の面と、該第２の面に対向する第３の面と、該第２の面に対向すると共に該第３の面より１段低い第４の面とを備えた先端部を有する複数の接続端子と、前記複数の接続端子の前記第３の面に搭載され、第２のパッドが形成された第５の面を有する第２の半導体チップと、を有することを特徴とする。
これにより、本発明は、接続端子の先端の位置による半導体チップの大きさへの制約を排除することができ、複数の半導体チップを搭載した半導体装置の大きさをそのままにして大型化された半導体チップを容易に搭載することができる。
以下に、図面を参照して本発明による半導体装置およびその製造方法の実施例について説明する。
図１は実施例の半導体装置の断面を示す説明図、図２は実施例のリードフレームの上面を示す説明図、図３は実施例の半導体装置の製造方法を示す説明図である。
図１において、１は半導体装置である。
２はリードフレームであり、図２に示すように長尺の薄板の長手方向に沿った両方の側縁部にスプロケットホール３が形成された金属板であって、その中央部には、対向配置された複数の接続端子４がプレス成形等により形成されており、その対向配置された複数の接続端子４のそれぞれの先端部を内側に含む領域に２点鎖線で示すチップ搭載領域５が設定されている。
図１において、１は半導体装置である。
２はリードフレームであり、図２に示すように長尺の薄板の長手方向に沿った両方の側縁部にスプロケットホール３が形成された金属板であって、その中央部には、対向配置された複数の接続端子４がプレス成形等により形成されており、その対向配置された複数の接続端子４のそれぞれの先端部を内側に含む領域に２点鎖線で示すチップ搭載領域５が設定されている。
本実施例の接続端子４には、接続端子４の端子おもて面４ａ（第３の面、）の先端部をチップ搭載領域５の周縁と先端との範囲内で１段低く切欠いた段差面６ａ（第４の面）を有する段部６がエッチング等により形成されており、その段部６と端子おもて面４ａとの角部は先端とチップ搭載領域５の周縁との間の中央部に位置している。
接続端子４の端子おもて面４ａには、その段部６の段差面６ａが、接続端子４の端子裏面４ｂ（第２の面）に接合される第１の半導体チップ７のおもて面（第１の面）に形成されたパッド７ａ（第１のパッド）に接続された金線等の金属細線８が接続される金属細線接続領域９ａ（第５の領域）として設定され、段部６の角部からチップ搭載領域５の周縁までの間の端子おもて面４ａが、端子おもて面４ａに接合される第２の半導体チップ１０の裏面の接合領域１１ａ（第４の領域）として設定され、チップ搭載領域５の外側に隣接した段差面６ａと同等の領域の端子おもて面４ａが、第２の半導体チップ１０のおもて面（第５の面）に形成されたパッド１０ａ（第２のパッド）に接続された金属細線８が接続される金属細線接続領域９ｂ（第６の領域）として設定されている。
接続端子４の端子おもて面４ａには、その段部６の段差面６ａが、接続端子４の端子裏面４ｂ（第２の面）に接合される第１の半導体チップ７のおもて面（第１の面）に形成されたパッド７ａ（第１のパッド）に接続された金線等の金属細線８が接続される金属細線接続領域９ａ（第５の領域）として設定され、段部６の角部からチップ搭載領域５の周縁までの間の端子おもて面４ａが、端子おもて面４ａに接合される第２の半導体チップ１０の裏面の接合領域１１ａ（第４の領域）として設定され、チップ搭載領域５の外側に隣接した段差面６ａと同等の領域の端子おもて面４ａが、第２の半導体チップ１０のおもて面（第５の面）に形成されたパッド１０ａ（第２のパッド）に接続された金属細線８が接続される金属細線接続領域９ｂ（第６の領域）として設定されている。
また、第１の半導体チップ７のおもて面には、複数のパッド７ａを形成する領域として矩形のパッド形成領域７ｂ（第１の領域）およびこれを囲む領域として接続端子４の端子裏面４ｂに接合される被接合領域（第２の領域）設定されている。
更に、接続端子４の端子裏面４ｂには、その先端からチップ搭載領域５の周縁、、つまり第１の半導体チップ７のおもて面に設定された被接合領域の周縁までの間の端子裏面４ｂが、端子裏面４ｂに接合される第１の半導体チップ７のおもて面の接合領域１１ｂ（第３の領域）として設定されている。
更に、接続端子４の端子裏面４ｂには、その先端からチップ搭載領域５の周縁、、つまり第１の半導体チップ７のおもて面に設定された被接合領域の周縁までの間の端子裏面４ｂが、端子裏面４ｂに接合される第１の半導体チップ７のおもて面の接合領域１１ｂ（第３の領域）として設定されている。
上記の接続端子４は、その先端の位置を図１に示すようにチップ搭載領域５の内側で、かつ第１の半導体チップ７のおもて面に形成されたパッド７ａに重ならない位置、つまり第１の半導体チップ７のおもて面に設定されたパッド形成領域７ｂに重ならない位置まで延在させて形成されている。
また、チップ搭載領域５は、第２の半導体チップ１０の裏面の外形形状と同等の大きさに設定されている。
また、チップ搭載領域５は、第２の半導体チップ１０の裏面の外形形状と同等の大きさに設定されている。
第１の半導体チップ７および第２の半導体チップ１０のそれぞれのおもて面に形成されたパッド７ａおよび１０ａは、それぞれの半導体チップに形成された図示しない内部回路の所定の部位と電気的に接続しており、内部回路と接続端子４との間の信号の送受を中継する電極である。
また、接続端子４は、図示しない実装基板の回路端子に接続して外部との間の信号の送受を中継する端子である。
また、接続端子４は、図示しない実装基板の回路端子に接続して外部との間の信号の送受を中継する端子である。
１２は接合層であり、接続端子４に設定された接合領域１１ａおよび１１ｂにペースト状の接合剤、例えば絶縁ペーストを塗布し、第２の半導体チップ１０の裏面および第１の半導体チップ７のおもて面を密着させた後に、加熱等により接合剤を硬化させて形成される。
１３は封止層であり、接続端子４の表裏に搭載された第１および第２の半導体チップ７、１０や金属細線８および接続端子４の金属細線接続領域９ａ、９ｂを内側に含む領域として金属細線接続領域９ｂの外側に設定された図２に破線で示す封止層形成領域１４に、エポキシ樹脂等の電気絶縁性等を有する封止樹脂を流し込み、これを加熱等により硬化させて形成され、半導体装置１の各部品を封止してそれらを保護する機能を有している。
１３は封止層であり、接続端子４の表裏に搭載された第１および第２の半導体チップ７、１０や金属細線８および接続端子４の金属細線接続領域９ａ、９ｂを内側に含む領域として金属細線接続領域９ｂの外側に設定された図２に破線で示す封止層形成領域１４に、エポキシ樹脂等の電気絶縁性等を有する封止樹脂を流し込み、これを加熱等により硬化させて形成され、半導体装置１の各部品を封止してそれらを保護する機能を有している。
なお、本実施例の半導体装置１の封止層１３の外形形状は、幅（図２において紙面の左右方向をいう。）１０ｍｍ、長さ（図２において紙面の上下方向をいう。）２０ｍｍ、厚さ（図１において紙面の上下方向をいう。）１ｍｍ程度である。
また、本実施例の第１および第２の半導体チップ７、１０は、同等の大きさに形成されている。
また、本実施例の第１および第２の半導体チップ７、１０は、同等の大きさに形成されている。
以下に、図３にＰで示す工程に従って、本実施例の半導体装置の製造方法について説明する。
Ｐ１、接続端子４の先端をチップ搭載領域５の内側で、かつ第１の半導体チップ７のおもて面に形成されたパッド７ａに重ならない位置まで延在させたリードフレーム２を形成し、その接続端子４のチップ搭載領域５の内側の先端部にハーフエッチングにより端子おもて面４ａより１段低い段差面６ａを有する段部６を形成する。
Ｐ１、接続端子４の先端をチップ搭載領域５の内側で、かつ第１の半導体チップ７のおもて面に形成されたパッド７ａに重ならない位置まで延在させたリードフレーム２を形成し、その接続端子４のチップ搭載領域５の内側の先端部にハーフエッチングにより端子おもて面４ａより１段低い段差面６ａを有する段部６を形成する。
Ｐ２、両側の接続端子４の端子裏面４ｂの接合領域１１ｂに図示しない接合剤用ノズルを用いて接合剤を塗布し、第１の半導体チップ７のおもて面を密着させた後に接合剤を加熱硬化させて接合し、接続端子４の端子裏面４ｂに第１の半導体チップ７を搭載する。
Ｐ３、第１の半導体チップ７の搭載後に、ワイヤボンダ等により第１の半導体チップ７のパッド７ａと接続端子４の金属細線接続領域９ａ、つまり段部６の段差面６ａとの間を金属細線８で接続する。
Ｐ３、第１の半導体チップ７の搭載後に、ワイヤボンダ等により第１の半導体チップ７のパッド７ａと接続端子４の金属細線接続領域９ａ、つまり段部６の段差面６ａとの間を金属細線８で接続する。
Ｐ４、第１の半導体チップ７のワイヤボンディング工程後に、両側の接続端子４の端子おもて面４ａの接合領域１１ａに図示しない接合剤用ノズルを用いて接合剤を塗布し、第２の半導体チップ１０の裏面を密着させた後に接合剤を加熱硬化させて接合し、接続端子４の端子おもて面４ａに第２の半導体チップ１０を搭載する。
Ｐ５、第２の半導体チップ１０の搭載後に、ワイヤボンダ等により第２の半導体チップ１０のパッド１０ａと接続端子４の端子おもて面４ａのチップ搭載領域５に隣接した金属細線接続領域９ｂとの間を金属細線８で接続する。
Ｐ５、第２の半導体チップ１０の搭載後に、ワイヤボンダ等により第２の半導体チップ１０のパッド１０ａと接続端子４の端子おもて面４ａのチップ搭載領域５に隣接した金属細線接続領域９ｂとの間を金属細線８で接続する。
Ｐ６、第２の半導体チップ１０のワイヤボンディング工程後に、封止層形成領域１４に封止樹脂を流し込んで接続端子４の表裏に搭載された第１および第２の半導体チップ７、１０や金属細線８および接続端子４の金属細線接続領域９ａ、９ｂを覆った後に、封止樹脂を加熱硬化させて封止層１３を形成する。
そして、リードフレーム２上に形成された封止層１３の外側の接続端子４を所定の長さに切断して図１に示す半導体装置１を製造する。
そして、リードフレーム２上に形成された封止層１３の外側の接続端子４を所定の長さに切断して図１に示す半導体装置１を製造する。
このようにして製造された半導体装置１は、接続端子４の表裏に第２の半導体チップ１０上にし第１の半導体チップ７を下にして搭載するので、接続端子４の先端の位置による半導体チップの大きさへの制約がなくなると共に、第２の半導体チップ１０の金属細線接続領域９ｂをチップ搭載領域５の外側に隣接して設定することができ、設定された半導体装置１の大きさを最大限に利用することが可能になり、大型化された半導体チップを容易に搭載することができる。
また、端子裏面４ｂに第１の半導体チップ７のおもて面を接合して第１の半導体チップ７のパッド７ａと接続端子４の段部６の段差面６ａとを金属細線８により接続するので、第１の半導体チップ７への金属細線８による配線を第１の半導体チップ７のおもて面と第２の半導体チップ１０の裏面との間の空間に収容することができ、封止層１３を形成した後の半導体装置１の厚さを、例えば上記特許文献１のように各半導体チップの裏面をダイパッドの表裏に搭載した場合に比べて、一の側の金属細線８のループ高さに相当する分薄くすることができる。
更に、接続端子４の先端部に設けた段部６と端子おもて面４ａとの角部を、接続端子４の先端とチップ搭載領域５の周縁との間の中央部に位置させているので、第１の半導体チップ７からの金属細線８を接続する金属細線接続領域９ａと第２の半導体チップ１０の裏面を接合する接合領域１１ａとをそれぞれの機能を満たす状態で確保することができる。
以上説明したように、本実施例では、接続端子の先端を、チップ搭載領域の内側で、かつ第１の半導体チップのパッドに重ならない位置まで延在させ、そのチップ搭載領域の内側の先端部に端子おもて面より１段低い段差面を有する段部形成し、接続端子の表裏に第１および第２の半導体チップを搭載するようにしたことによって、接続端子の先端の位置による半導体チップの大きさへの制約を排除することができ、複数の半導体チップを搭載した半導体装置の大きさをそのままにして大型化された半導体チップを容易に搭載することができる。
以上説明したように、本実施例では、接続端子の先端を、チップ搭載領域の内側で、かつ第１の半導体チップのパッドに重ならない位置まで延在させ、そのチップ搭載領域の内側の先端部に端子おもて面より１段低い段差面を有する段部形成し、接続端子の表裏に第１および第２の半導体チップを搭載するようにしたことによって、接続端子の先端の位置による半導体チップの大きさへの制約を排除することができ、複数の半導体チップを搭載した半導体装置の大きさをそのままにして大型化された半導体チップを容易に搭載することができる。
また、端子裏面に第１の半導体チップのおもて面を接合し、第１の半導体チップのパッドと接続端子の段部の段差面とを金属細線により接続するようにしたことによって、第１の半導体チップへの配線を第１の半導体チップと第２の半導体チップとの間の空間に収容することができ、封止層を形成した後の半導体装置１の厚さを薄くすることができる。
なお、本実施例においては、第１および第２の半導体チップは同じ大きさであるとして説明したが、第１の半導体チップを小型の半導体チップとしてもよい。この場合に、接続端子の先端は第１の半導体チップに合せて更に内側に延在させればよい。このようにすれば、第２の半導体チップを半導体装置の大きさを最大限に利用した大きさとすることができると共に、第１の半導体チップと第２の半導体チップとの間の空間に第１の半導体チップへの配線を収容して半導体装置の厚さを薄くすることができる。
なお、本実施例においては、第１および第２の半導体チップは同じ大きさであるとして説明したが、第１の半導体チップを小型の半導体チップとしてもよい。この場合に、接続端子の先端は第１の半導体チップに合せて更に内側に延在させればよい。このようにすれば、第２の半導体チップを半導体装置の大きさを最大限に利用した大きさとすることができると共に、第１の半導体チップと第２の半導体チップとの間の空間に第１の半導体チップへの配線を収容して半導体装置の厚さを薄くすることができる。
また、本実施例においては、接続端子の表裏に半導体チップを２段に積層して接合するとして説明したが、３段以上に半導体チップを積層する場合も同様である。この場合には各半導体チップの間に上記の接続端子を設置するようにすればよい。
更に、本実施例においては、スプロケットホールの形状は四角形であるとして説明したが、スプロケットホールの形状は前記に限らず、スプロケットの歯と嵌合してテープキャリアを移動させる機能を有する形状であればどのような形状、例えば円形等であってもよい。
更に、本実施例においては、スプロケットホールの形状は四角形であるとして説明したが、スプロケットホールの形状は前記に限らず、スプロケットの歯と嵌合してテープキャリアを移動させる機能を有する形状であればどのような形状、例えば円形等であってもよい。
１ 半導体装置
２ リードフレーム
３ スプロケットホール
４ 接続端子
４ａ 端子おもて面
４ｂ 端子裏面
５ チップ搭載領域
６ 段部
６ａ 段差面
７ 第１の半導体チップ
７ａ、１０ａ パッド
７ｂ パッド形成領域
８ 金属細線
９ａ、９ｂ 金属細線接続領域
１０ 第２の半導体チップ
１１ａ、１１ｂ 接合領域
１２ 接合層
１３ 封止層
１４ 封止層形成領域
２ リードフレーム
３ スプロケットホール
４ 接続端子
４ａ 端子おもて面
４ｂ 端子裏面
５ チップ搭載領域
６ 段部
６ａ 段差面
７ 第１の半導体チップ
７ａ、１０ａ パッド
７ｂ パッド形成領域
８ 金属細線
９ａ、９ｂ 金属細線接続領域
１０ 第２の半導体チップ
１１ａ、１１ｂ 接合領域
１２ 接合層
１３ 封止層
１４ 封止層形成領域
Claims (5)
- 第１のパッドが形成された第１の領域と、該第１の領域を囲む第２の領域とからなる第１の面を有する第１の半導体チップと、
前記第１の半導体チップの前記第２の領域上に配置される第２の面と、該第２の面に対向する第３の面と、該第２の面に対向すると共に該第３の面より１段低い第４の面とを備えた先端部を有する複数の接続端子と、
前記複数の接続端子の前記第３の面に搭載され、第２のパッドが形成された第５の面を有する第２の半導体チップと、
を有することを特徴とする半導体装置。 - 請求項１において、
前記第１の半導体チップの第１のパッドと、前記接続端子の第４の面とを電気的に接続する金属細線と、
前記第２の半導体チップの第２のパッドと、前記接続端子の第３の面とを電気的に接続する金属細線とを備えたことを特徴とする半導体装置。 - 第１のパッドが形成された第１の領域と、該第１の領域を囲む第２の領域とからなる第１の面を有する第１の半導体チップの前記第２の領域上に配置される第２の面と、該第２の面に対向する第３の面とを有する複数の接続端子の先端部に、前記第２の面に対向すると共に前記第３の面より１段低い第４の面を形成する工程と、
前記接続端子の第２の面に、前記第１の半導体チップを搭載する工程と、
該搭載された第１の半導体チップの第１のパッドと、前記接続端子の第４の面とを金属細線で接続する工程と、
前記接続端子の第３の面に、第２のパッドが形成された第５の面を有する第２の半導体チップを搭載する工程と、
該搭載された第２の半導体チップの第２のパッドと、前記接続端子の第３の面とを金属細線で接続する工程と、
を備えることを特徴とする半導体装置の製造方法。 - 第１のパッドが形成された第１の領域と、該第１の領域を囲む第２の領域とからなる第１の面を有する第１の半導体チップの前記第２の領域上に配置される第２の面と、該第２の面に対向する第３の面とを有する複数の接続端子と、
該複数の接続端子の先端部に、前記第２の面に対向すると共に前記第３の面より１段低く形成された第４の面とを有し、
前記接続端子の第２の面の先端から前記第２の領域の周縁までの間を前記第１の半導体チップを接合する第３の領域とし、前記接続端子の第３の面と前記第４の面との段部の角部から前記第２の領域の周縁までの間を第２のパッドが形成された第５の面を有する第２の半導体チップを接合する第４の領域として設定したことを特徴とするリードフレーム。 - 請求項４において、
該接続端子の第４の面を、前記第１の半導体チップの第１のパッドに接続する金属細線を接続する第５の領域とし、前記接続端子の第３の面の前記第２の領域の外側に隣接した領域を、前記第２の半導体チップの第２のパッドに接続する金属細線を接続する第６の領域として設定したことを特徴とするリードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005347886A JP2007157826A (ja) | 2005-12-01 | 2005-12-01 | 半導体装置およびその製造方法、並びにそのリードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005347886A JP2007157826A (ja) | 2005-12-01 | 2005-12-01 | 半導体装置およびその製造方法、並びにそのリードフレーム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007157826A true JP2007157826A (ja) | 2007-06-21 |
Family
ID=38241843
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005347886A Pending JP2007157826A (ja) | 2005-12-01 | 2005-12-01 | 半導体装置およびその製造方法、並びにそのリードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2007157826A (ja) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57115255U (ja) * | 1981-01-08 | 1982-07-16 | ||
| JPH05109975A (ja) * | 1991-10-14 | 1993-04-30 | Hitachi Ltd | 樹脂封止型半導体装置 |
| JPH11260989A (ja) * | 1998-03-12 | 1999-09-24 | Matsushita Electron Corp | 樹脂封止型半導体装置及びその製造方法 |
| JP2000502506A (ja) * | 1995-12-19 | 2000-02-29 | マイクロン テクノロジー インコーポレイテッド | リード・オーバー・プロセス及びリード・アンダー・プロセスを使用したマルチ・チップ・デバイス及び製造方法 |
| JP2001332684A (ja) * | 2000-05-22 | 2001-11-30 | Mitsubishi Electric Corp | 樹脂封止型半導体装置及びその製造方法 |
| JP2002203935A (ja) * | 2000-12-28 | 2002-07-19 | Hitachi Cable Ltd | リードフレーム及びこれを用いた半導体装置 |
-
2005
- 2005-12-01 JP JP2005347886A patent/JP2007157826A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57115255U (ja) * | 1981-01-08 | 1982-07-16 | ||
| JPH05109975A (ja) * | 1991-10-14 | 1993-04-30 | Hitachi Ltd | 樹脂封止型半導体装置 |
| JP2000502506A (ja) * | 1995-12-19 | 2000-02-29 | マイクロン テクノロジー インコーポレイテッド | リード・オーバー・プロセス及びリード・アンダー・プロセスを使用したマルチ・チップ・デバイス及び製造方法 |
| JPH11260989A (ja) * | 1998-03-12 | 1999-09-24 | Matsushita Electron Corp | 樹脂封止型半導体装置及びその製造方法 |
| JP2001332684A (ja) * | 2000-05-22 | 2001-11-30 | Mitsubishi Electric Corp | 樹脂封止型半導体装置及びその製造方法 |
| JP2002203935A (ja) * | 2000-12-28 | 2002-07-19 | Hitachi Cable Ltd | リードフレーム及びこれを用いた半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4058642B2 (ja) | 半導体装置 | |
| JP5400094B2 (ja) | 半導体パッケージ及びその実装方法 | |
| JPH10200012A (ja) | ボールグリッドアレイ半導体のパッケージ及び製造方法 | |
| US7531895B2 (en) | Integrated circuit package and method of manufacture thereof | |
| JP2012015185A (ja) | 半導体記憶装置 | |
| JP2006196709A (ja) | 半導体装置およびその製造方法 | |
| WO2006109566A1 (ja) | 半導体装置 | |
| JP2007207802A (ja) | 電子回路モジュールとその製造方法 | |
| JP4945682B2 (ja) | 半導体記憶装置およびその製造方法 | |
| JP4918391B2 (ja) | 半導体装置 | |
| JP2008085002A (ja) | 半導体装置およびその製造方法 | |
| JP3695458B2 (ja) | 半導体装置、回路基板並びに電子機器 | |
| JP4942452B2 (ja) | 回路装置 | |
| JP2010109255A (ja) | 半導体装置 | |
| JP5822468B2 (ja) | 半導体装置 | |
| JP2007157826A (ja) | 半導体装置およびその製造方法、並びにそのリードフレーム | |
| JP4364181B2 (ja) | 半導体装置の製造方法 | |
| JP2007150044A (ja) | 半導体装置 | |
| JP2007201251A (ja) | 半導体パッケージ及び半導体パッケージの製造方法 | |
| JP2013012567A (ja) | 半導体装置 | |
| JP2007234683A (ja) | 半導体装置およびその製造方法 | |
| JP4652428B2 (ja) | 半導体装置およびその製造方法 | |
| JP2010238994A (ja) | 半導体モジュールおよびその製造方法 | |
| JPH07122701A (ja) | 半導体装置およびその製造方法ならびにｐｇａ用リードフレーム | |
| JP2007149981A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080728 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081203 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090127 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100611 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100622 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101019 |