JP2007151374A - フォワードコンバータ - Google Patents

フォワードコンバータ Download PDF

Info

Publication number
JP2007151374A
JP2007151374A JP2005373274A JP2005373274A JP2007151374A JP 2007151374 A JP2007151374 A JP 2007151374A JP 2005373274 A JP2005373274 A JP 2005373274A JP 2005373274 A JP2005373274 A JP 2005373274A JP 2007151374 A JP2007151374 A JP 2007151374A
Authority
JP
Japan
Prior art keywords
switch element
saturable inductor
turn
voltage
series
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005373274A
Other languages
English (en)
Other versions
JP4858815B2 (ja
Inventor
Morio Sato
守男 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ohira Electronics Co Ltd
Original Assignee
Ohira Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ohira Electronics Co Ltd filed Critical Ohira Electronics Co Ltd
Priority to JP2005373274A priority Critical patent/JP4858815B2/ja
Publication of JP2007151374A publication Critical patent/JP2007151374A/ja
Application granted granted Critical
Publication of JP4858815B2 publication Critical patent/JP4858815B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

【課題】ターンオンノイズとターンオンロスを同時に改善する。
【解決手段】フォワードコンバータのターンオンノイズはターンオンの瞬間にスイッチ素子を大きな電流が流れ、かつ、その時間当たりの変化率が大きいためであるが、ターンオンノイズを改善するためにスイッチ素子の制御電極の立ち上がりを遅くするとターンオンロスが増える。そこでターンオンロスを増やすことなくターンオンノイズを改善する手段であり、スイッチ素子の制御電極と発振制御回路の間に直列に第1の可飽和インダクタを挿入し、第1の可飽和インダクタに並列にダイオードを接続し、2次巻線と整流平滑回路の間に直列に第2の可飽和インダクタを挿入した。
【選択図】図1

Description

本発明はスイッチング電源に関し、特にソフトスイッチに関する。
スイッチング電源は電流のオンオフを繰り返し、繰り返しの周期に対するオン期間の割合を加減することによって安定した電圧を作り出している。電流をオンオフする際にトランスの巻線と配線に生じる急激な電流の変化がノイズを生み出している。
電流をオンする際のノイズはターンオンノイズと呼ばれているが、スイッチ素子がMOSFETの場合はゲートノイズとも呼ばれている。このノイズは電流をゼロから瞬時にある値まで立ち上げる際に生じる。
フォワードコンバータの場合はスイッチ素子がターンオンすると同時に2次側のリアクトルに残っている励磁エネルギに比例した電流が流れるので、ゲートを瞬時に充電する必要がある。ゲートの充電が遅れるとスイッチ素子両端の電圧が十分に下がり切らないうちに電流が流れるので電力損失を生じる。
このロスはターンオンロスと呼ばれているが、ターンオンノイズとは二律背反の関係にある。すなわち、ターンオンロスを改善するためにゲートを充電するスピードを上げるとターンオンノイズが大きくなり、ターンオンノイズを改善するためにゲートを充電するスピードを下げるとターンオンロスが増える。
ノイズは法律や公的機関が定める規格によって所定の値をクリアしなければならないため、ターンオンロスが多少増えるがノイズを下げることが優先されている。従来のターンオンノイズを下げる方法として図4と図5を示した方法がとられている。
図4において発振制御回路500とスイッチ素子100の間に2つの抵抗101と102の直列回路が接続され、抵抗101に並列にダイオード103が接続されている。ダイオード103はカソードが発振制御回路側に向いている。
スイッチ素子100をターンオンする信号は2つの抵抗を流れるが、スイッチ素子100をターンオフする信号は抵抗102とダイオード103を流れる。
例えば、抵抗101を100Ωに、抵抗102を10Ωに選べば、ターンオンとターンオフの際の電流に約10倍の違いが生じ、ターンオンの際のスイッチ素子100の制御電極の電圧の立ち上がりは約10倍遅れる。
図5において、発振制御回路500の出力段はトランジスタ501とトランジスタ502から構成されていて、トランジスタ501は補助電源200からスイッチ素子100の制御電極を充電するハイサイドスイッチの役割をし、トランジスタ502は制御電極を放電させるローサイドスイッチの役割をしている。抵抗101はターンオンさせる信号の電流の制限を行い、抵抗102はターンオフさせる信号の電流の制限を行っているので、抵抗101の値を適当に選ぶことによってスイッチ素子の制御電極の立ち上がりを任意に遅らせることができ、その値は制御電極の放電のスピードに影響を与えない。
図4と図5に示した従来の方式は抵抗101の値によってスイッチ素子100の制御電極の電圧の立ち上がりを遅らせることができるが、その値を大きくしすぎると、制御電極の電圧が十分上がりきる前にスイッチング電流がスイッチ素子を流れ、オン期間にスイッチ素子両端の電圧が十分低くないために生じるロスが大きくなる。
ターンオンノイズは、スイッチ素子がオフ状態からオン状態になった瞬間に流れる電流の時間当たりの変化率に比例するので、その変化率を制御することで改善することができる。
従来の方式は、発振制御回路とスイッチ素子の制御電極の間に電流制限用の抵抗を挿入することによって、制御電極の電圧の上昇の傾きをゆるくして、スイッチ素子を流れる電流の時間当たりの変化率を抑えている。
しかし、その抵抗は、スイッチ素子が完全なオン状態に移るスピードを落とすことになるので、ターンオンロスが増えることになる。
そこで、本発明はターンオンノイズとターンオンロスのいずれか一方を犠牲にする従来の方法ではなく、ターンオンノイズとターンオンロスの両方を同時に解決する手段を提供することを目的としている。
上記目的を達成するために、請求項1記載の発明は、1次巻線とスイッチ素子からなる直列回路と2次巻線と2次巻線から直流電圧を作る整流平滑回路とスイッチ素子のオンオフを制御する発振制御回路と発振制御回路に電力の供給を行う補助電源を備えたフォワードコンバータにおいて、スイッチ素子の制御電極と発振制御回路の間に第1の可飽和インダクタを直列に挿入し、第1の可飽和インダクタに並列にダイオードを接続し、2次巻線と整流平滑回路の間に第2の可飽和インダクタを直列に挿入した。
請求項2記載の発明は、1次巻線とスイッチ素子からなる直列回路と2次巻線と2次巻線から直流電圧を作る整流平滑回路とスイッチ素子のオンオフを制御する発振制御回路と発振制御回路に電力の供給を行う補助電源を備えたフォワードコンバータにおいて、スイッチ素子の制御電極と発振制御回路の間に第1の可飽和インダクタを直列に挿入し、第1の可飽和インダクタの発振制御回路側の端子にベースを第1の可飽和インダクタのスイッチ素子の制御電極側の端子にエミッタを、スイッチ素子の1次巻線に接続されている電極と反対側の電極にコレクタを各々接続したトランジスタを付加し、2次巻線と整流平滑回路の間に第2の可飽和インダクタを直列に挿入した。
また、請求項3記載の発明は、1次巻線とスイッチ素子からなる直列回路と2次巻線と2次巻線から直流電圧を作る整流平滑回路とスイッチ素子のオンオフを制御する発振制御回路と発振制御回路に電力の供給を行う補助電源を備えたフォワードコンバータにおいて、発振制御回路はスイッチ素子の制御電極を充電するハイサイドスイッチと放電するローサイドスイッチを備えていて、補助電源とハイサイドスイッチの間に直列に第1の可飽和インダクタを挿入し、2次巻線と整流平滑回路の間に第2の可飽和インダクタを挿入した。
発振制御回路がスイッチ素子をターンオンする信号を出力すると、スイッチ素子の制御電極の電圧は第1の可飽和インダクタが飽和するまでの間はゆっくりと立ち上がる。その間、第2の可飽和インダクタは整流平滑回路を構成するリアクトルの励磁エネルギによる電流が2次巻線に流れるのを遅らせているので、スイッチ素子に大きい電流は流れず、ターンオンロスは小さくなる。
そして、第1の可飽和インダクタが飽和してスイッチ素子の制御電極の電圧が上がり切ってスイッチ素子がオン状態になった後で、第2の可飽和インダクタが飽和するように2つの可飽和インダクタを選んでおくと、リアクトルの励磁エネルギが2次巻線を流れ始めるときの電流がゆるい立ち上がりとなるため、1次巻線とスイッチ素子を流れる電流の傾きもゆるくなりターンオンノイズは小さくなる。
スイッチ素子の制御電極の電圧の立ち上がりのスピードを抵抗で制限すると、電圧の上昇は指数関数に従い、最初に最も大きい傾きで立ち上がり徐々に小さくなるのでターンオンのスピードを遅くする抵抗はターンオン後の制御電極の電圧の上昇も遅くする。スイッチ素子としてMOSFETを応用する場合は、ゲート電圧が3〜5Vでターンオンするが、スイッチ素子のオン抵抗はゲート電圧が10V近くで最小に近づく。そのために、ターンオンの後もゲート電圧を10〜15Vまで上げるが、抵抗が大きい場合は10Vに達するまでの時間も長くなり、その間のロスが発生する。このロスはMOSFETのオン抵抗によって生じるロスでオンロスと呼ばれている。
一方、制御電極の電圧の立ち上がりを可飽和インダクタで制限すると、電圧の上昇の傾きは最初がゼロに近く、徐々に大きくなって飽和したときに最大になる。スイッチ素子としてMOSFETを使う場合は、ターンオンの直後に可飽和インダクタが飽和するように選んでおくことで最適な制御が得られ、オンロスを最小限にとどめることができる。
請求項1記載の発明において、発振制御回路からスイッチ素子の制御電極に送られるターンオン信号は直列に挿入されている第1の可飽和インダクタによって共振を起こす。この共振は第1の可飽和インダクタの飽和する前のインダクタンスと制御電極の容量によって起き、制御電極の電圧は三角関数の波形を描いて立ち上がる。スイッチ素子をオフ状態からオン状態に変える制御電極の電圧をしきい値と呼んでいるが、しきい値の前後ではオン状態ではなく、制御電極の電圧によって電流が制御される状態が存在する。スイッチ素子の電流が制御電極の電圧の値で変化する不完全なオン状態の遷移期間はスイッチ素子両端には電圧が加わり、スイッチ素子には電流が流れる。
第1の可飽和インダクタによって制御電極の電圧の立ち上がりが遅れるので遷移期間は長くなるが、2次側のリアクトルの励磁エネルギの放出に伴う急峻な電流の立ち上がりは2次巻線と整流平滑回路の間に直列に挿入されている第2の可飽和インダクタによって抑えられ、遷移期間のスイッチ素子の電流は1次巻線を流れ始める励磁電流だけになる。フォワードコンバータの1次巻線の励磁電流は小さいので遷移期間のロスは小さい。
そして、第1の可飽和インダクタによって遷移期間が長くなることと、第2の可飽和インダクタによって急峻な電流の立ち上がりが抑えられることによってスイッチ素子を流れる電流の変化率が小さくなりターンオンノイズが改善される。すなわち、ターンオンロスとターンオンノイズの背反関係にある2つを同時に解決することができる。
第1の可飽和インダクタに並列に接続されているダイオードは、第1の可飽和インダクタがスイッチ素子のターンオフの際に遅延を起こさないようにするために入れられている。
請求項2記載の発明において、第1の可飽和インダクタがスイッチ素子のターンオンを遅らせる点において請求項1記載の発明と同じである。ターンオフにおいて、第1の可飽和インダクタに加わる電圧を利用してトランジスタをオン状態にしてスイッチ素子の制御電極の電荷をトランジスタに速く吸い込ませることができる。
請求項3記載の発明において、発振制御回路のスイッチ素子の制御電極を充電する役割を負っているハイサイドスイッチと補助電源の間に直列に挿入されている第1の可飽和インダクタはスイッチ素子のターンオンのみを遅延させるので請求項1記載のダイオードや請求項2記載のトランジスタは要らない。
請求項1から請求項3に記載されている第1及び第2の可飽和インダクタは所定の電流で飽和するが飽和するまでは高いインダクタンスを持っている。そのため電圧を加えても電流はゆっくり上昇し、所定の電流に達するまでに時間を要する。加える電圧と飽和するまでの時間の積は電圧時間積と呼ばれ可飽和インダクタの特性を示す項目の1つになっている。第1の可飽和インダクタと第2の可飽和インダクタの各々の電圧時間積を適当に選ぶことによって、スイッチ素子をターンオンさせた後でスイッチ素子に電流を流すことができる。
第1の可飽和インダクタも第2の可飽和インダクタも通常のインダクタではなく、可飽和インダクタでなければならない。その理由は、通常のインダクタが発振制御回路とスイッチ素子の制御電極の間に直列に挿入されていると、インダクタと制御電極の容量成分の間で起きた共振が止まらないため、制御電極の電圧が振動して不安定になるからである。可飽和インダクタであれば、共振の立ち上がりの途中で飽和するように所定の電圧時間積を選ぶことができる。
また、2次巻線と整流回路の間に通常のインダクタを直列に挿入すると、そのインダクタはトランスの1次巻線と2次巻線のリーケージ成分そのものと同じ働きをし、カップリングを阻害し、効率を悪くする。可飽和インダクタであればターンオンの遷移期間だけインダクタンス成分をもって、完全にオン状態になったところで飽和してショート状態に近くなるように所定の電圧時間積を選ぶことができる。
図1は請求項1記載の発明の実施例を示す回路図である。
図において、スイッチ素子2がターンオンした直後は1次巻線1aには直流電源10の電圧が加わり、2次巻線1bには巻数に比例した電圧が生じる。一般的なフォワードコンバータであれば、リアクトル3cの電流が2次巻線1bに流れ、1次巻線1aには巻数に反比例した電流が流れるが、第2の可飽和インダクタ8が飽和するまでは電流が流れない。
すなわち、スイッチ素子2がターンオンして、かつ、第2の可飽和インダクタ8が飽和してからスイッチ素子2に電流が流れる。
発振制御回路4からスイッチ素子2の制御電極を充電する電流は第1の可飽和インダクタ6によって遅れるのでスイッチ素子2のオフ状態からオン状態への遷移期間は一般的なフォワードコンバータより長くなるが、その間、電流は第2の可飽和インダクタ8によって制限される。スイッチ素子2が持っている容量成分に蓄えられている電荷もゆっくり放電するが、それもターンオンノイズを改善する効果をもたらしている。
図2は請求項2記載の発明の実施例を示す回路図である。
図において第1の可飽和インダクタ6と第2の可飽和インダクタ8の働き方は図1のそれと同じである。トランジスタ9は発振制御回路4からスイッチ素子2の制御電極に対して充電する電流が流れるときは働かないが、逆に制御電極を放電する電流が流れるときに、可飽和インダクタが飽和するまでトランジスタのエミッタからベースに電流が流れ、トランジスタがオン状態になるので放電電流の大部分はトランジスタのエミッタからコレクタに向かって流れターンオフのスピードが速くなる。
図3は請求項3記載の発明の実施例を示す回路図である。
図において第1の可飽和インダクタ6と第2の可飽和インダクタ8の働きは図1のそれと同じである。発振制御回路4の出力段の2つのトランジスタは交互にオンオフしていて、トランジスタ4aはスイッチ素子2の制御電極を充電させるときにオンし、トランジスタ4bは放電させるときにオンする。トランジスタ4aのコレクタ側に第1の可飽和インダクタ6を直列に挿入し充電するスピードを遅くしている。
周波数固定の他励式フォワードコンバータはデスクトップパソコンの電源を始め、3.3V及び5Vを出力電圧としてもつ多くの電源に応用されているので、それらの電源に応用できる。従来の回路に追加する部品が2つの可飽和インダクタであるにもかかわらず、ノイズ対策が容易になって開発期間が短縮されるので経済効果が大きい。
請求項1記載の発明の実施例を示す回路図である。 請求項2記載の発明の実施例を示す回路図である。 請求項3記載の発明の実施例を示す回路図である。 従来方式の1例を示す回路図である。 従来方式の1例を示す回路図である。
符号の説明
1 トランス
1a 1次巻線
1b 2次巻線
2 スイッチ素子
3 整流平滑回路
3a、3b ダイオード
3c リアクトル
4 発振制御回路
4a、4b トランジスタ
5 補助電源
6 第1の可飽和インダクタ
7 ダイオード
8 第2の可飽和インダクタ
9 トランジスタ
10 直流電源
11 負荷
100 スイッチ素子
101、102 抵抗
103 ダイオード
200 補助電源
500 発振制御回路
501、502 トランジスタ

Claims (3)

  1. トランスの1次巻線とスイッチ素子からなる直列回路と前記1次巻線に電磁的に結合した2次巻線と前記2次巻線に生じる電圧から直流電圧を作る整流平滑回路と前記直流電圧を一定に保つために前記スイッチ素子のオンオフを制御する発振制御回路と前記発振制御回路に電力の供給を行う補助電源を備えたフォワードコンバータにおいて、前記スイッチ素子の制御電極と前記発振制御回路の間に第1の可飽和インダクタを直列に挿入し、前記第1の可飽和インダクタに並列にダイオードを接続し、前記2次巻線と前記整流平滑回路の間に第2の可飽和インダクタを直列に挿入したことを特徴とするフォワードコンバータ。
  2. トランスの1次巻線とスイッチ素子からなる直列回路と前記1次巻線に電磁的に結合した2次巻線と前記2次巻線に生じる電圧から直流電圧を作る整流平滑回路と前記直流電圧を一定に保つために前記スイッチ素子のオンオフを制御する発振制御回路と前記発振制御回路に電力の供給を行う補助電源を備えたフォワードコンバータにおいて、前記スイッチ素子の制御電極と前記発振制御回路の間に第1の可飽和インダクタを直列に挿入し、前記第1の可飽和インダクタの前記発振制御回路側の端子にそのベースが前記第1の可飽和インダクタの前記スイッチ素子の制御電極側の端子にそのエミッタが前記スイッチ素子の前記1次巻線に接続されている電極と反対側の電極にそのコレクタが各々接続されたトランジスタを付加し、前記2次巻線と前記整流平滑回路の間に第2の可飽和インダクタを直列に挿入したことを特徴とするフォワードコンバータ。
  3. トランスの1次巻線とスイッチ素子からなる直列回路と前記1次巻線に電磁的に結合した2次巻線と前記2次巻線に生じる電圧から直流電圧を作る整流平滑回路と前記直流電圧を一定に保つために前記スイッチ素子のオンオフを制御する発振制御回路と前記発振制御回路に電力の供給を行う補助電源を備えたフォワードコンバータにおいて、前記発振制御回路は前記補助電源が前記スイッチ素子の制御電極に供給する電流のオンオフを行うハイサイドスイッチと前記スイッチ素子の制御電極の放電を行うローサイドスイッチを備えており、前記補助電源と前記ハイサイドスイッチの間に直列に第1の可飽和インダクタを挿入し、前記2次巻線と前記整流平滑回路の間に第2の可飽和インダクタを直列に挿入したことを特徴とするフォワードコンバータ。
JP2005373274A 2005-11-28 2005-11-28 フォワードコンバータ Expired - Fee Related JP4858815B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005373274A JP4858815B2 (ja) 2005-11-28 2005-11-28 フォワードコンバータ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005373274A JP4858815B2 (ja) 2005-11-28 2005-11-28 フォワードコンバータ

Publications (2)

Publication Number Publication Date
JP2007151374A true JP2007151374A (ja) 2007-06-14
JP4858815B2 JP4858815B2 (ja) 2012-01-18

Family

ID=38212099

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005373274A Expired - Fee Related JP4858815B2 (ja) 2005-11-28 2005-11-28 フォワードコンバータ

Country Status (1)

Country Link
JP (1) JP4858815B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10754366B2 (en) 2018-06-06 2020-08-25 L3 Cincinnati Electronics Corporation Power switching circuits having a saturable inductor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6098870A (ja) * 1983-11-04 1985-06-01 Yokogawa Hokushin Electric Corp スイツチングレギユレ−タのベ−ス駆動回路
JPH0549254A (ja) * 1991-08-05 1993-02-26 Yutaka Denki Seisakusho:Kk スイツチング電源回路
JP2000069751A (ja) * 1998-08-21 2000-03-03 Ohira Denshi Kk アクティブスナバ付フォワードコンバータ
JP2004032991A (ja) * 2002-05-10 2004-01-29 Shindengen Electric Mfg Co Ltd スイッチング回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6098870A (ja) * 1983-11-04 1985-06-01 Yokogawa Hokushin Electric Corp スイツチングレギユレ−タのベ−ス駆動回路
JPH0549254A (ja) * 1991-08-05 1993-02-26 Yutaka Denki Seisakusho:Kk スイツチング電源回路
JP2000069751A (ja) * 1998-08-21 2000-03-03 Ohira Denshi Kk アクティブスナバ付フォワードコンバータ
JP2004032991A (ja) * 2002-05-10 2004-01-29 Shindengen Electric Mfg Co Ltd スイッチング回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10754366B2 (en) 2018-06-06 2020-08-25 L3 Cincinnati Electronics Corporation Power switching circuits having a saturable inductor

Also Published As

Publication number Publication date
JP4858815B2 (ja) 2012-01-18

Similar Documents

Publication Publication Date Title
KR101017017B1 (ko) Dc-dc 컨버터
JP5221268B2 (ja) パワースイッチング素子の駆動回路、その駆動方法及びスイッチング電源装置
US20050213355A1 (en) Switching power source
JP2003088117A (ja) スイッチング電源装置
JP2008109775A (ja) Dc−dcコンバータおよびその制御方法
JP2007043886A (ja) 電力スイッチングデバイス用の絶縁ゲートドライバ回路
JP2010050460A (ja) 半導体光源を作動させるための回路装置
JP5201388B2 (ja) 同期整流駆動回路
JP4548484B2 (ja) 同期整流型フォワードコンバータ
JP2008125217A (ja) スイッチング電源装置
JP2004032937A (ja) 同期整流用mosfetの制御回路
JP2007202313A (ja) スイッチング制御回路
JP4858815B2 (ja) フォワードコンバータ
JP5129208B2 (ja) スイッチング電源装置
JP2011061953A (ja) 多出力スイッチング電源装置
JP2008136326A (ja) スイッチング素子のゲート駆動回路
JP2835899B2 (ja) 電流不連続モードの他励式スイッチング電源のソフトスイッチング回路
JP2005143282A (ja) 降圧型pwmコンバータ
JP2002305876A (ja) スイッチング電源装置
JP5841098B2 (ja) ゼロカレントスイッチング回路及びフルブリッジ回路
JP3748876B2 (ja) 半導体装置
JP2006340498A (ja) インバータ電源装置
JP4539272B2 (ja) 電源装置
JP2017079511A (ja) スイッチング電源装置
JP2000209857A (ja) タ―ンオンロスを改善したリンギングチョ―クコンバ―タ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081017

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111018

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111020

R150 Certificate of patent or registration of utility model

Ref document number: 4858815

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141111

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees