JP2007151274A - Dc−dcコンバータ - Google Patents
Dc−dcコンバータ Download PDFInfo
- Publication number
- JP2007151274A JP2007151274A JP2005341008A JP2005341008A JP2007151274A JP 2007151274 A JP2007151274 A JP 2007151274A JP 2005341008 A JP2005341008 A JP 2005341008A JP 2005341008 A JP2005341008 A JP 2005341008A JP 2007151274 A JP2007151274 A JP 2007151274A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- timing
- output control
- voltage
- inductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】 出力制御用スイッチング素子SW1と、整流用スイッチング素子SW2と、インダクタLと、共振用キャパシタCrとを備え、該出力制御用スイッチング素子SW1、整流用スイッチング素子SW2、インダクタL、および共振用キャパシタCrのそれぞれが中点3で接続される、自然転流方式のDC−DCコンバータであって、
前記中点3の電圧Vmおよびインダクタ電流ILといった電気信号を検知する検出回路11・22・23と、該検出回路の検知結果に基づいて、整流用スイッチング素子SW2のスイッチタイミングを生成するタイミング生成手段である状態保持回路14・24とを備える。
【選択図】 図2
Description
例えば、特許文献1に示すDC−DCコンバータはチョッパ型に構成されている。
また、チョッパ型のDC−DCコンバータとしては、図1に示すように、直流電源入力をオン・オフする出力制御用スイッチング素子SW1と、整流用スイッチング素子SW2と、インダクタLと、前記出力制御用スイッチング素子SW1に並列接続されるリアクタンス素子である共振用キャパシタCrとを備え、該出力制御用スイッチング素子SW1、整流用スイッチング素子SW2、インダクタL、および共振用キャパシタCrのそれぞれが中点3で接続して、共振型のDC−DCコンバータに構成したものがある。
次に、時刻t1となったときに出力制御用スイッチング素子SW1がオフされるが、このときには、該出力制御用スイッチング素子SW1に流れていた電流が共振用キャパシタCrにより吸収されるため、出力制御用スイッチング素子SW1の端子間の電圧Vmの上昇が抑えられ、ゼロ電圧スイッチングが実現される。
その後、時刻t2に達すると整流用スイッチング素子SW2がオンされ、インダクタLの電流ILは該整流用スイッチング素子SW2を通じて出力側へ流れ、該インダクタLの電流ILは減少していく。インダクタLの電流ILは減少していき、時刻t3でゼロとなる。
そして、時刻t4において、電圧Vmがゼロになった時点で共振用キャパシタCrの電荷がゼロとなり、出力制御用スイッチング素子SWの寄生整流素子を通じてインダクタLに電流が流れ始め、インダクタLの逆流電流は徐徐に減少する。この時点で出力制御用スイッチング素子SW1をオンすることにより、ゼロ電圧スイッチングを実現することができる。
ここで、出力制御用スイッチング素子SW1および整流用スイッチング素子SW2のオン・オフタイミングを、一般的に行われる通常のチョッパ型DC−DCコンバータをPWM(Pulse Width Modulation)制御にて決定する場合には、電源入力Vinおよび電源出力Voutを変数として演算を行い、比較的容易に決定することができる。
しかし、自然転流方式により制御を行う場合には、電源入力Vinおよび電源出力Voutだけでなく、インダクタLおよび共振用キャパシタCrをも変数として用い、複雑な理論式にて演算を行って、出力制御用スイッチング素子SW1および整流用スイッチング素子SW2のオン・オフタイミングを決定する必要がある。
即ち、請求項1記載の如く、出力制御用スイッチング素子と、整流用スイッチング素子と、インダクタと、リアクタンスとを備え、該出力制御用スイッチング素子、整流用スイッチング素子、インダクタ、およびリアクタンスのそれぞれが中点で接続される、自然転流方式のDC−DCコンバータであって、前記中点の電気信号を検知する検知手段と、該検知手段の検知結果に基づいて、整流用スイッチング素子のスイッチタイミングを生成するタイミング生成手段と、を備える。
これにより、従来のような複雑な演算を行うことなく、前記中点の電圧やインダクタ電流といった電気信号を検出することにより、出力制御用スイッチング素子および整流用スイッチング素子のオン・オフのスイッチタイミングを容易に決定することが可能となる。
これにより、簡単な構成により、発熱を生じることもなく、整流用スイッチング素子のオフタイミングを決定することができる。
これにより、整流用スイッチング素子のスイッチング動作を行う際に、該整流用スイッチング素子の駆動回路における相補型駆動トランジスタのデッドタイムを確保した上で、余計な回路遅延がないスイッチング動作を行うことができ、スイッチング損失を抑制することが可能となる。
これにより、出力制御用スイッチング素子のスイッチング動作を行う際に、該出力制御用スイッチング素子の駆動回路における相補型駆動トランジスタのデッドタイムを確保した上で、余計な回路遅延がないスイッチング動作を行うことができ、スイッチング損失を抑制することが可能となる。
また、出力制御用スイッチング素子や整流用スイッチング素子のスイッチング損失を抑制することができる。
出力制御用スイッチング素子SW1は整流素子D1を備えており、整流用スイッチング素子SW2は整流素子D2を備えている。
また、前記出力制御用スイッチング素子SW1、整流用スイッチング素子SW2、インダクタL、およびリアクタンス素子である共振用キャパシタCrは、それぞれ中点3にて接続されている。
制御回路10は、前記中点3の電圧Vmが0Vになったことを検出する電圧0検出回路11と、出力制御用スイッチング素子SW1のオフタイミング信号を出力する出力電力制御回路12と、電圧0検出回路11からの出力および出力電力制御回路12からの出力が入力され、入力された電圧0検出回路11からの出力および出力電力制御回路12からの出力に基づいて、ドライバ15へ制御信号を出力する状態保持回路14と、を備えている。
前記電圧0検出回路11としては、例えば、0Vよりも僅かに高い電圧が基準電圧として設定されたコンパレータが用いられ、該コンパレータの入力電圧と前記基準電圧とを比較して、該入力電圧が基準電圧よりも低い場合に電圧0を検出するように構成している。
また、該状態保持回路14は、電圧0検出回路11といった検知手段の検知結果や出力電圧制御回路12からの出力に基づいて、出力制御用スイッチング素子SW1のスイッチタイミングを生成するタイミング生成手段として機能する。
制御回路20は、前記中点3の電圧VmがHiレベルになったことを検出する電圧Hi検出回路22と、シャント抵抗等の電流センサ21と、電流センサ21により検出されたインダクタLに流れる電流ILが、0になったことを検出する電流0検出回路23と、電圧Hi検出回路22および電流0検出回路23からの出力が入力され、入力された電圧Hi検出回路22および電流0検出回路23からの出力に基づいて、ドライバ25へ制御信号を出力する状態保持回路24と、を備えている。
該状態保持回路24は、電圧Hi検出回路22および電流0検出回路23といった検知手段の検知結果に基づいて、整流用スイッチング素子SW2のスイッチタイミングを生成するタイミング生成手段として機能する。
また、前記電圧0検出回路23としては、例えば、0Vよりも僅かに高い電圧が基準電圧として設定されたコンパレータが用いられ、該コンパレータの入力電圧と前記基準電圧とを比較して、該入力電圧が基準電圧よりも低い場合に電圧0を検出するように構成している。
図2に示すように、まず、時刻t0に出力制御用スイッチング素子SW1をオンし、インダクタ電流ILを流してエネルギーを蓄える。
次に、インダクタ電流ILが予め設定された所定値ILmaxまで上昇すると、時刻t1にて出力電力制御回路12から出力制御用スイッチング素子SW1のオフタイミング信号が出力され、状態保持回路14からドライバ15に対して出力制御用スイッチング素子SW1をオフする旨の信号(Loレベルの信号)が出力されて、該ドライバ15により出力制御用スイッチング素子SW1がオフされる。
このときには、該出力制御用スイッチング素子SW1に流れていた電流が共振用キャパシタCrにより吸収されるため電圧Vmの上昇が抑えられ、電圧Vmが0Vの状態で出力制御用スイッチング素子SW1のオン・オフが切り換えられる、ゼロ電圧スイッチングが行われる。
整流用スイッチング素子SW2がオンされることにより、インダクタ電流ILが整流用スイッチング素子SW2を流れ始め、該インダクタ電流ILが減少する。
そして、時刻t4において電圧Vmが0になると、電圧0検出回路11から状態保持回路14の入力SにHiレベルの信号が入力され、状態保持回路14からドライバ15に対して、出力制御用スイッチング素子SW1をオンする旨の信号(Hiレベルの信号)が出力されて、該ドライバ15により出力制御用スイッチング素子SW1がオンされる。
従って、従来のような複雑な演算を行うことなく、前記中点3の電気信号である電圧Vmおよびインダクタ電流ILを検出することにより、出力制御用スイッチング素子SW1および整流用スイッチング素子SW2のオン・オフのスイッチタイミングを容易に決定することが可能となる。
これに対し、本DC−DCコンバータでは、整流用スイッチング素子SW2のオン・オフ制御を、前述のように状態保持回路24を用いて行っているので、図4に示すように、整流用スイッチング素子SW2のオンタイミングにおいてリンギングが発生した場合でも、電圧Vmが電圧Vm1に最初に達した時点で確実に整流用スイッチング素子SW2をオンさせることができ、損失低減を図ることが可能となっている。
しかし、シャント抵抗は電流が流れると発熱が生じ、ホール素子は構成が複雑となってしまう。
そこで、整流用スイッチング素子SW2のオフタイミングを、簡単な構成で発熱を生じさせずに設定可能とするために、次のように構成することもできる。
ここで、前記時刻t0から時刻t1までを期間T1、時刻t0から時刻t2までを期間T2、時刻t0から時刻t3までを期間T3、時刻t0から時刻t4までを期間T4とした場合、期間T4と期間T3との差分期間Taは、次の数1にて表わされる。
そこで、前記期間T4から差分期間Taを減じて、期間T3を求めるようにする。
なお、本例では、期間T3初期値設定部32にて期間T3の初期値を設定したが、最初の数周期は整流用スイッチング素子SW2のオン・オフ制御を行わず、期間T3の値を学習により取得することも可能である。
この遅延時間は、スイッチング損失が増大するのを防止するために、できるだけ小さくすることが望ましい。
例えば、ドライバ15・25の出力がLo出力からHi出力へ切り換わる際には、まずローサイドスイッチング素子をオフして所定のデッドタイムが経過した後に、ハイサイドスイッチング素子をオンしなければいけない。
このデッドタイムは回路遅延であるため、前述のようにスイッチング損失増大の原因となる。
例えば、出力制御用スイッチング素子SW1をオフさせるタイミングの場合は、真に出力制御用スイッチング素子SW1をオフさせるべきタイミングから、デッドタイムを差し引いたタイミングで事前にハイサイドスイッチング素子をオフさせておき、真のオフタイミングに達した時点でローサイドスイッチング素子をオンさせることで、出力制御用スイッチング素子SW1が、適切なタイミングで実際にオフすることとなる。
状態保持回路40a・40bは、ともにRS−フリップフロップに構成されている。
これにより、時刻t2の時点で、整流用スイッチング素子SW2を実際にオンさせることができる。
これにより、時刻t4の時点で、出力制御用スイッチング素子SW1を実際にオンさせることができる。
Cr 共振用キャパシタ
SW1 出力制御用スイッチング素子
SW2 整流用スイッチング素子
3 中点
11 電圧0検出回路
12 出力電力制御回路
21 電流センサ
22 電圧Hi検出回路
23 電流0検出回路
10・20 制御回路
14・24 状態保持回路
15・25 ドライバ
Claims (4)
- 出力制御用スイッチング素子と、整流用スイッチング素子と、インダクタと、リアクタンスとを備え、
該出力制御用スイッチング素子、整流用スイッチング素子、インダクタ、およびリアクタンスのそれぞれが中点で接続される、
自然転流方式のDC−DCコンバータであって、
前記中点の電気信号を検知する検知手段と、
該検知手段の検知結果に基づいて、整流用スイッチング素子のスイッチタイミングを生成するタイミング生成手段と、
を備えることを特徴とするDC−DCコンバータ。 - 出力制御用スイッチング素子と、整流用スイッチング素子と、インダクタと、リアクタンスとを備え、
該出力制御用スイッチング素子、整流用スイッチング素子、インダクタ、およびリアクタンスのそれぞれが中点で接続される、
自然転流方式のDC−DCコンバータであって、
前記整流用スイッチング素子のオフタイミング信号生成手段を備え、
該オフタイミング信号生成手段は、前記出力制御用スイッチング素子または整流用スイッチング素子のオンタイミング周期を計測する計測手段と、計測したオンタイミング周期から、予め設定された所定時間を減算する演算手段とを有する、
ことを特徴とするDC−DCコンバータ。 - 出力制御用スイッチング素子と、整流用スイッチング素子と、インダクタと、リアクタンスとを備え、
該出力制御用スイッチング素子、整流用スイッチング素子、インダクタ、およびリアクタンスのそれぞれが中点で接続される、
自然転流方式のDC−DCコンバータであって、
前記整流用スイッチング素子を駆動する駆動回路は、一対の相補型駆動トランジスタを備え、
少なくとも、該相補型駆動トランジスタのデッドタイム開始タイミングを、
出力制御用スイッチング素子のオフタイミングに基づいて決定する、
ことを特徴とするDC−DCコンバータ。 - 前記DC−DCコンバータにおける、前記出力制御用スイッチング素子を駆動する駆動回路は、一対の相補型駆動トランジスタを備え、
少なくとも、該相補型駆動トランジスタのデッドタイム開始タイミングを、
整流用スイッチング素子のオフタイミングに基づいて決定する、
ことを特徴とする請求項3に記載のDC−DCコンバータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005341008A JP4595795B2 (ja) | 2005-11-25 | 2005-11-25 | Dc−dcコンバータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005341008A JP4595795B2 (ja) | 2005-11-25 | 2005-11-25 | Dc−dcコンバータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007151274A true JP2007151274A (ja) | 2007-06-14 |
JP4595795B2 JP4595795B2 (ja) | 2010-12-08 |
Family
ID=38212011
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005341008A Expired - Fee Related JP4595795B2 (ja) | 2005-11-25 | 2005-11-25 | Dc−dcコンバータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4595795B2 (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6359763A (ja) * | 1986-08-28 | 1988-03-15 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | インダクタ電流制御回路 |
JPH1141919A (ja) * | 1997-07-18 | 1999-02-12 | Fujitsu General Ltd | Dc/dcコンバータ |
JPH1155944A (ja) * | 1997-07-29 | 1999-02-26 | Fujitsu Denso Ltd | スイッチング電源装置 |
JP2000324812A (ja) * | 1999-05-07 | 2000-11-24 | Canon Inc | 電源装置及びスイッチング制御方法 |
JP2001309646A (ja) * | 2000-04-26 | 2001-11-02 | Matsushita Electric Ind Co Ltd | スイッチング電源装置 |
JP2002044937A (ja) * | 2000-07-27 | 2002-02-08 | Sanyo Electric Co Ltd | 同期整流回路 |
JP2005304218A (ja) * | 2004-04-14 | 2005-10-27 | Renesas Technology Corp | 電源ドライバ装置及びスイッチング電源装置 |
-
2005
- 2005-11-25 JP JP2005341008A patent/JP4595795B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6359763A (ja) * | 1986-08-28 | 1988-03-15 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | インダクタ電流制御回路 |
JPH1141919A (ja) * | 1997-07-18 | 1999-02-12 | Fujitsu General Ltd | Dc/dcコンバータ |
JPH1155944A (ja) * | 1997-07-29 | 1999-02-26 | Fujitsu Denso Ltd | スイッチング電源装置 |
JP2000324812A (ja) * | 1999-05-07 | 2000-11-24 | Canon Inc | 電源装置及びスイッチング制御方法 |
JP2001309646A (ja) * | 2000-04-26 | 2001-11-02 | Matsushita Electric Ind Co Ltd | スイッチング電源装置 |
JP2002044937A (ja) * | 2000-07-27 | 2002-02-08 | Sanyo Electric Co Ltd | 同期整流回路 |
JP2005304218A (ja) * | 2004-04-14 | 2005-10-27 | Renesas Technology Corp | 電源ドライバ装置及びスイッチング電源装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4595795B2 (ja) | 2010-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100913571B1 (ko) | 스위칭 레귤레이터, 스위칭 레귤레이터의 제어 회로, 및스위칭 레귤레이터의 제어 동작 방법 | |
US7498784B2 (en) | Average current detector circuit | |
JP4241852B2 (ja) | 電力変換回路及びその駆動方法並びに駆動装置 | |
JP4636249B2 (ja) | 電流共振型dc/dcコンバータおよびそのゼロ電流スイッチング実現方法 | |
JP6909052B2 (ja) | 制御装置 | |
US20090045786A1 (en) | Mode transitioning in a dc/dc converter using a constant duty cycle difference | |
JP4158513B2 (ja) | 車両用発電制御装置 | |
JP2007028830A (ja) | スイッチング電源およびその制御方法 | |
JP2007028829A (ja) | 電流共振型dc/dcコンバータおよびその共振電流制御方法 | |
US20180301987A1 (en) | Multiphase converter | |
JP3987953B2 (ja) | ソレノイド駆動装置及び駆動方法 | |
US8928297B2 (en) | Ćuk based current source | |
JP2006311729A (ja) | 直流−直流電圧変換器 | |
JP3664173B2 (ja) | 直流変換装置 | |
JP2009225642A (ja) | 電源装置および半導体集積回路装置 | |
JP4595795B2 (ja) | Dc−dcコンバータ | |
JP2009278766A (ja) | 昇圧コンバータ制御装置、モータ制御装置、電気自動車 | |
JP2013176218A (ja) | 電源制御装置 | |
JP2007020327A (ja) | Dc−dcコンバータの制御装置 | |
JP2019017149A (ja) | 多相コンバータ | |
JP7276064B2 (ja) | Dcdcコンバータ | |
JP5194666B2 (ja) | 電源装置 | |
JP2008120170A (ja) | 電動パワーステアリング装置 | |
JP2017143653A (ja) | 電力変換装置 | |
JP6464034B2 (ja) | 電力変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080214 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100623 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100706 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100805 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100824 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100906 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4595795 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131001 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |