JP2007150807A - 固体撮像装置 - Google Patents

Abstract

【課題】読み出される画素信号の振幅を十分大きくとることができ、かつ同相ノイズを除去することができる固体撮像装置を提供する。
【解決手段】入射光を光電変換するフォトダイオードＰＤ１と、該フォトダイオードの端子電圧である画素電位を増幅し該画素電位と同相の第１の画素信号を第１の列信号読み出し線に出力する第１の回路手段と、画素電位を増幅し該画素電位と逆相の第２の画素信号を第２の列信号読み出し線に出力する第２の回路手段とを含んで１画素が構成され、前記第１、第２の信号読み出し線に出力された前記第１、第２の画素信号と、該第１、第２の画素信号信号を取得後に前記フォトダイオードの画素電位をリセットした際のリセット電圧をそれぞれサンプリングし、これらの信号に基づいて固定パターンノイズを除去するように演算する演算手段３２を有する。
【選択図】図１

Description

本発明は、ＣＭＯＳイメージセンサ等の固体撮像装置に関する。

従来の固体撮像装置としてＣＭＯＳイメージセンサの構成を図９に示す（非特許文献１参照）。同図において、画素Ｐijが２次元マトリクス状に多数、配置されている。図では、便宜上、２×２の４画素（Ｐ11，Ｐ12，Ｐ21，Ｐ22）についてしか示していない。各画素は同一構成である。画素Ｐ11は、フォトダイオードＰＤ11と、リセットトランジスタＮＭ111と、増幅用トランジスタＮＭ112と、選択トランジスタＮＭ113とを有している。

また、画素Ｐ12は、フォトダイオードＰＤ12と、リセットトランジスタＮＭ121と、増幅用トランジスタＮＭ122と、選択トランジスタＮＭ123とを有している。画素Ｐ21は、フォトダイオードＰＤ21と、リセットトランジスタＮＭ211と、増幅用トランジスタＮＭ212と、選択トランジスタＮＭ213とを有している。
画素Ｐ22は、フォトダイオードＰＤ22と、リセットトランジスタＮＭ221と、増幅用トランジスタＮＭ222と、選択トランジスタＮＭ223とを有している。

リセットトランジスタＮＭ111，ＮＭ121，増幅用トランジスタＮＭ112，ＮＭ122のドレインは電源電圧Ｖddの電源ライン１０１−１に、リセットトランジスタＮＭ211，ＮＭ221，増幅用トランジスタＮＭ212，ＮＭ222のドレインは電源電圧Ｖddの電源ライン１０１−２にそれぞれ、接続されている。
リセットトランジスタＮＭ111，ＮＭ121，ＮＭ211，ＮＭ221のソースは、それぞれ、フォトダイオードＰＤ11，ＰＤ12，ＰＤ21，ＰＤ22のカソードに接続され、フォトダイオードＰＤ11，ＰＤ12のアノードは電源電圧Ｖssの電源ライン１０２−１に、フォトダイオードＰＤ21，ＰＤ22のアノードは電源電圧Ｖssの電源ライン１０２−２にそれぞれ、接続されている。

また、リセットトランジスタＮＭ111，ＮＭ121，ＮＭ211，ＮＭ221のソースは、増幅用トランジスタＮＭ112，ＮＭ122，ＮＭ212，ＮＭ222のゲートにそれぞれ接続されている。
さらに、増幅用トランジスタＮＭ112，ＮＭ122，ＮＭ212，ＮＭ222のソースは、それぞれ選択トランジスタＮＭ113，ＮＭ123，ＮＭ213，ＮＭ223のドレインに接続されている。

１００は、垂直シフトレジスタであり、垂直シフトレジスタ１００から行方向（水平方向）配線されているリセット線１０３−１、１０３−２は、各行のリセットトランジスタＮＭ111，ＮＭ121，ＮＭ211，ＮＭ221のゲートに接続されている。
また、垂直シフトレジスタ１００から行方向（水平方向）配線されている水平選択線１０４−１、１０４−２は、各行の選択トランジスタＮＭ113，ＮＭ123，ＮＭ213，ＮＭ223のゲートに接続されている。

さらに列方向（垂直方向）に電源電圧Ｖssの電源ライン１０６と相関二重サンプリング回路（Correlated Double Sampling circuit，ＣＤＳ）１１０−１の入力端との間に定電流源１０１−１を介して接続されるように配線された列信号読み出し線ＳＰ１は、選択トランジスタＮＭ113，ＮＭ213のソースと接続されている。
また、列方向に電源電圧Ｖssの電源ライン１０７と相関二重サンプリング回路（ＣＤＳ）１１０−２の入力端との間に定電流源１０１−２を介して接続されるように配線された列信号読み出し線ＳＰ２は、ＮＭ123，ＮＭ223のソースと接続されている。

相関二重サンプリング回路（ＣＤＳ）１１０−１、１１０−２は、各画素において、列読み出し線に読み出された画素信号と、フォトダイオードのカソード電位である画素電位をリセットした際のリセット電圧との差を演算する回路である。
相関二重サンプリング回路（ＣＤＳ）１１０−１、１１０−２は、それぞれ図示してない水平シフトレジスタにより制御されるスイッチ素子１１１−１、１１１−２を介して行信号読み出し線１２０に接続されている。また行信号読み出し線１２０は出力回路１３０を介して出力端子１４０に接続されている。

上記構成からなる固体撮像装置の動作を説明する。垂直方向に順次、リセット信号Ｒesｉ（ｉ＝１，２，…）がアクティブ状態になることにより、各画素Ｐij（ｉ，j＝１，２，…）内の画素電位、すなわちフォトダイオードＰＤijのカソード電位がリセット電位にリセットされる。その後、各画素に入射した光量（入射照度）に応じて、各画素内電位が低下する。露光時間が終了し、順次、垂直シフトレジスタ１００より順次、水平選択信号Ｓelｉがアクティブ状態になり、画素Ｐij内の画素電位が列信号読み出し線ＳＰｉに読み出される。各画素での入射照度（入射光量）に対する列信号読み出し線に読み出される電圧との関係を図７に示す。この特性図から明らかなように、入射照度が高くなるにつれて読み出し電圧が低くなることが判る。

水平選択信号Ｓelｉによる読み出し動作では、露光量に依存する画素信号と、リセット信号の両方の電位が読み出される。例えば、水平選択信号Ｓel１が電源電圧Ｖddになると、画素Ｐ11と画素Ｐ12内の露光量に依存する画素電位が列信号読み出し線ＳＰ１とＳＰ２にそれぞれ、読み出される。これらの電位が各相関二重サンプリング回路１１０−１、１１０−２によりそれぞれ、サンプルホールドされ、一旦保持される。

次に、リセット信号Ｒes１が電源電圧Ｖddのレベルになることにより、水平選択されている画素Ｐ11と画素Ｐ12内のリセット電位が列信号読み出し線ＳＰ１と列信号読み出し線ＳＰ２にそれぞれ、読み出される。各相関二重サンプリング回路１１０−１、１１０−２でこの読み出されたリセット信号電位と既に各相関二重サンプリング回路１１０−１、１１０−２に保持された画素信号の差分が取られ、この差分電圧を列信号読み出し線ＳＰ１、ＳＰ２、…と順次、スイッチ素子１１１−１、１１１−２、…を介して行信号読み出し線１２０により水平方向に読み出すことで、選択された水平方向の画素の信号が全て読み出される。図１０は、このときにおける画素Ｐ11についての読み出し動作を示している。同図において列信号読み出し線ＳＰ１に読み出されたＶs1は、画素信号電位であり、Ｖr1はリセット信号電位である。
トランジスタ技術 ２００３年２月号、特集 ＣＭＯＳ／ＣＣＤ画像センサ入門Ｐ１２９〜１３４

しかしながら、非特許文献１に示す従来の固体撮像装置にあっては、各画素について最終的に行信号読み出し線に読み出される画素信号の電圧振幅は、リセット電圧との差電圧で、振幅が十分でない場合があるという問題が有った。
また、各画素から信号を読み出すための信号線が1本であるため、同相ノイズを除去することができないという問題も有った。

本発明は、このような事情に鑑みてなされたものであり、読み出される画素信号の振幅を十分大きくとることができ、かつ同相ノイズを除去することができる固体撮像装置を提供することを目的とする。

上記目的を達成するために請求項１に記載の発明は、入射光を光電変換するフォトダイオードと、該フォトダイオードの端子電圧である画素電位を増幅し該画素電位と同相の第１の画素信号を第１の列信号読み出し線に出力する第１の回路手段と、前記フォトダイオードの端子電圧である画素電位を増幅し該画素電位と逆相の第２の画素信号を第２の列信号読み出し線に出力する第２の回路手段とを含んで１画素が構成され、前記第１、第２の信号読み出し線に出力された前記第１、第２の画素信号と、該第１、第２の画素信号を取得後に前記フォトダイオードの画素電位をリセットした際のリセット電圧をそれぞれサンプリングし、これらの信号に基づいて固定パターンノイズを除去するように演算する演算手段を有することを特徴とする。

また、請求項２に記載の発明は、請求項１に記載の固体撮像装置において、前記演算手段は、前記第１の画素信号と、前記第２の画素信号と、前記第１、第２の画素信号を取得後に、前記フォトダイオードの画素電位をリセットした際の各リセット電圧を取り込み、前記第１の画素信号とリセット電圧との差分である第１の信号成分と、第２の画素信号とリセット電圧との差分である第２の信号成分とを求めると共に、前記第１の信号成分から第２の信号成分を減算し、該減算して得られた信号成分を1画素の信号電圧として行信号読み出し線に出力することを特徴とする。

また、請求項３に記載の発明は、入射光を光電変換するフォトダイオードと、該フォトダイオードの端子電圧である画素電位を増幅し単一の列信号読み出し線に出力する第３の回路手段を含んで１画素が構成され、前記第３の回路手段は、前記画素電位を読み出す際に該画素電位に対して同相の第３の画素信号と逆相の第４の画素信号の両方を、タイミングをずらして前記単一の列信号読み出し線に出力し、前記単一の列信号読み出し線に異なるタイミングで出力された前記第３、第４の画素信号と、該第３、第４の画素信号を取得後に前記フォトダイオードの画素電位をリセットした際のリセット電圧をそれぞれサンプリングし、これらの信号に基づいて固定パターンノイズを除去するように演算する演算手段を有することを特徴とする。

また、請求項４に記載の発明は、請求項３に記載の固体撮像装置において、前記演算手段は、前記第３の画素信号と、前記第４の画素信号と、前記第３、第４の画素信号を取得後に、前記フォトダイオードの画素電位をリセットした際の各リセット電圧を取り込み、前記第３の画素信号とリセット電圧との差分である第３の信号成分と、第４の画素信号とリセット電圧との差分である第４の信号成分とを求めると共に、前記第３の信号成分から第４の信号成分を減算し、該減算して得られた信号成分を1画素の信号電圧として行信号読み出し線に出力することを特徴とする。

以上説明したように、本発明によれば、各画素から読み出す画素信号を、画素電位と同相の信号と、画素電位と逆相の信号の２信号とし、これらを減算するようにしたので、画素信号（読み出し信号）の振幅が２倍になり、その分Ｓ／Ｎが改善される。また、画素信号の読み出し線を２本とし、これらの対の信号線を使用することにより同相ノイズを除去することができる。

以下、本発明の実施形態を、図面を参照して詳細に説明する。本発明の第１実施形態に係る固体撮像装置の要部の構成を図１に示す。各実施形態において、固体撮像装置の構成は、説明の便宜上、１画素についてのみ示し、他の画素については図示を省略することとする。
本発明の第１実施形態に係る固体撮像装置は、入射光を光電変換するフォトダイオードＰＤ１と、フォトダイオードＰＤ１の端子電圧である画素電位を増幅し該画素電位と同相の第１の画素信号を第１の列信号読み出し線ＳＰに出力する第１の回路手段と、前記フォトダイオードＰＤ１の端子電圧である画素電位を増幅し該画素電位と逆相の第２の画素信号を第２の列信号読み出し線ＳＭに出力する第２の回路手段とを含んで１画素Ｐijが構成されている。実際には、この画素がマトリクス状に形成されている。

すなわち、本発明の第１実施形態に係る固体撮像装置は、入射光を光電変換するフォトダイオードＰＤ１と、フォトダイオードＰＤ１のカソードにゲートが接続され、該ゲートにおける電位である画素電位を増幅するＮＭＯＳトランジスタＮＭ１と、前記カソードと電源電圧Ｖddを供給する電源ライン１０との間に接続され、フォトダイオードＰＤ１のカソード電位を電源電圧（Ｖdd）レベルにリセットするためのＮＭＯＳトランジスタＮＭ０と、ＮＭＯＳトランジスタＮＭ１と列信号読み出し線ＳＰとの間に接続されＮＭＯＳトランジスタＮＭ１の出力を列信号読み出し線ＳＰに出力するＮＭＯＳトランジスタＮＭ２とを有している。

フォトダイオードＰＤ１のアノードは、電源電圧Ｖssを供給する電源ライン１１に接続され、ＮＭＯＳトランジスタＮＭ１のドレインは電源ライン１０に接続されている。ＮＭＯＳトランジスタＮＭ１のソースにＮＭＯＳトランジスタＮＭ２のドレインが接続され、ＮＭＯＳトランジスタＮＭ２のソースは列信号読み出し線ＳＰに接続されている。列信号読み出し線ＳＰは本発明の第１の列信号読み出し線に相当する。
また、ＮＭＯＳトランジスタＮＭ２のゲートは、水平選択線２０に接続されている。ＮＭＯＳトランジスタＮＭ０のドレインは電源ライン１０に接続され、そのソースはフォトダイオードＰＤ１のカソードに接続され、ゲートはリセット線２１に接続されている。ＮＭＯＳトランジスタＮＭ１、ＮＭＯＳトランジスタＮＭ２はソースフォロアを構成している。ＮＭＯＳトランジスタＮＭ０、ＮＭＯＳトランジスタＮＭ１、ＮＭＯＳトランジスタＮＭ２は本発明の第１の回路手段に相当する。

また、本発明の第１実施形態に係る固体撮像装置は、さらにフォトダイオードＰＤ１のカソードにゲートが接続され、ソースが電源ライン１１に接続され、ドレインがＮＭＯＳトランジスタＮＭ４のソースに接続されているＮＭＯＳトランジスタＮＭ３と、ゲートが水平選択線２０に接続され、ドレインが列信号読み出し線ＳＭに接続されているＮＭ４で構成される。ＮＭＯＳトランジスタＮＭ０、ＮＭＯＳトランジスタＮＭ３、ＮＭＯＳトランジスタＮＭ４は本発明の第２の回路手段に相当する。
また、列信号読み出し線ＳＭは、本発明の第２の列信号読み出し線に相当する。

さらに列信号読み出し線ＳＰは、列方向（垂直方向）に電源電圧Ｖssの電源ライン１３と相関二重サンプリング回路（ＣＤＳ）３２の一方の入力端との間に定電流源３０を介して接続されている。
また、列信号読み出し線ＳＭは、列方向に電源電圧Ｖddの電源ライン１２と相関二重サンプリング回路（ＣＤＳ）３２の他方の入力端との間に抵抗Ｒ１を介して接続されている。
相関二重サンプリング回路（ＣＤＳ）３２は、それぞれ図示してない水平シフトレジスタにより制御されるスイッチ素子３４を介して行信号読み出し線３６に接続されている。
相関二重サンプリング回路（ＣＤＳ）３２は、列信号読み出し線ＳＰ，ＳＭにそれぞれ出力された第１、第２の画素信号と、該第１、第２の画素信号を取得後に前記フォトダイオードの画素電位をリセットした際のリセット電圧をそれぞれサンプリングし保持して、これらの信号に基づいて固定パターンノイズを除去するように演算するよう構成されている。相関二重サンプリング回路３２は本発明の演算手段に相当する。

上記構成からなる本発明の第１実施形態に係る固体撮像装置の動作を図２のタイミングチャートを参照して説明する。図２において、時刻ｔ１以前のタイミングでリセットトランジスタとして機能するＮＭＯＳトランジスタＮＭ０のゲートにリセット信号（電圧レベルはＶdd）がリセット線２１を介して入力され、フォトダイオードＰＤ１のカソード電位（画素電位）は、（Ｖdd−Ｖth）（但し、ＶthはＮＭＯＳトランジスタのスレッシュホールド電圧）となる。

この後、フォトダイオードＰＤ１に光が入射すると、フォトダイオードＰＤ１は逆バイアスされているためにその入射光量に応じて電流が流れ、画素電位は低下しその入射量に応じた電位となる。この状態で、時刻ｔ１で水平選択信号Ｓel（図２（Ｂ））が水平選択線２０に出力されると、ＮＭＯＳトランジスタＮＭ２，ＮＭ４がオン状態となる。ここで、ＮＭＯＳトランジスタＮＭ１とＮＭＯＳトランジスタＮＭ２、定電流源３０とでソースフォロアを構成しているため、フォトダイオードＰＤ１のカソード電位と略、同等の画素信号電圧Ｖspが列信号読み出し線ＳＰに出力される（図２（Ｃ））。

一方、本発明の第２の回路手段を構成するＮＭＯＳトランジスタＮＭ３，ＮＭ４は、ＮＭＯＳトランジスタＮＭ１，ＮＭ２で構成されるソースフォロアとは、逆の入出力特性となる。すなわち、ＮＭＯＳトランジスタＮＭ３のゲートへの入力電圧である高い状態では、ＮＭＯＳトランジスタＮＭ３のオン抵抗が低いため電源ライン１３より抵抗Ｒ１、ＮＭＯＳトランジスタＮＭ４を介してＮＭＯＳトランジスタＮＭ３に電流が多く流れ込むので、ＳＭに出力される電圧Ｖsmは低くなり（図２（Ｄ））、逆にフォトダイオードＰＤ１のカソード電位が低くなると、ＮＭＯＳトランジスタＮＭ３のオン抵抗が高くなるためにＮＭＯＳトランジスタＮＭ３に流れ込む電流量は少なくなるので列電極読み出し線ＳＭに出力される電圧Ｖsmは高くなる。したがって、各画素での入射照度（入射光量）に対する列読み出し線ＳＰ，ＳＭに読み出される画素信号の電圧との関係は図８における曲線Ａ，Ｂに示すようになる。

このようにして、列電極読み出し線ＳＰ，ＳＭに読み出された画素信号の電圧Ｖsp，Ｖsmが時刻ｔ２で相関二重サンプリング回路（ＣＤＳ）３２に入力され、相関二重サンプリング回路（ＣＤＳ）３２でサンプルホールドされる（サンプリングタイミング信号…図では省略）。その後、時刻ｔ３でリセット信号Ｒesがリセット線２１に出力されると、画素電位、すなわちフォトダイオードＰＤ１のＬかソード電位がリセットされる。リセット電圧が整定した後の時刻ｔ４でリセット時に列電極読み出し線ＳＰ，ＳＭに読み出されたリセット信号電圧Ｖrp，Ｖrmが相関二重サンプリング回路（ＣＤＳ）３２によりサンプルホールドされる。

相関二重サンプリング回路３２では、時刻ｔ２でサンプリングし保持した画素信号電圧Ｖsp，Ｖsmと時刻ｔ４でサンプリングしたリセット信号電圧Ｖrp，Ｖrmとが各列信号読み出し線ＳＰ，ＳＭ毎に減算され、さらに、その各列信号読み出し線ＳＰについての減算結果から列信号読み出し線ＳＭについての減算結果が減算される。すなわち、（Ｖsp−Ｖrp）−（Ｖsm−Ｖrm）が演算され出力される。この演算出力が相関二重サンプリング回路３２からスイッチ素子３４を介して水平信号読み出し線３６に出力される。

本発明の第１実施形態に係る固体撮像装置によれば、各画素から読み出す画素信号を、画素電位と同相の信号と、画素電位と逆相の信号の２信号とし、これらを減算するようにしたので、画素信号（読み出し信号）の振幅が２倍になり、その分Ｓ／Ｎが改善される。また、画素信号の読み出し線を２本とし、これらの対の信号線を使用することにより同相ノイズを除去することができる。
さらに、画素電位を増幅し、該画素電位と同相の画素信号を読み出す回路と、画素電位を増幅し、該画素電位と逆相の画素信号を読み出す回路とをＮＭＯＳトランジスタで構成するようにしたので、各ＭＯＳトランジスタ素子のアイソレーションが不要なので、画素サイズを小さくすることができる。

次に、本発明の第２実施形態に係る固体撮像装置の構成を図３に示す。本発明の第２実施形態に係る固体撮像装置が第１実施形態に係る固体撮像装置と構成上、異なるのは、画素電位を増幅し、該画素電位と逆相の画素信号を読み出す回路を、図１におけるＮＭＯＳトランジスタＮＭ３，ＮＭ４の代わりにＰＭＯＳトランジスタＰＭ１，ＰＭ２とし、ＰＭＯＳトランジスタのソースフォロアとした点であり、他の構成は全く同様である。なお、ＮＭＯＳトランジスタＮＭ３，ＮＭ４の代わりにＰＭＯＳトランジスタＰＭ１，ＰＭ２を設けたため、ＰＭＯＳトランジスタ用の水平選択線ＳelＰを設け、ＰＭＯＳトランジスタＰＭ１，ＰＭ２を電源電圧Ｖddに接続された定電流源４０により定電流駆動している。

上記構成からなる本発明の第２実施形態に係る固体撮像装置の動作を図４のタイミングチャートを参照して説明する。図４において、時刻ｔ11以前のタイミングでＮＭＯＳトランジスタＮＭ０のゲートにリセット信号（電圧レベルはＶdd）がリセット線２１を介して入力され、フォトダイオードＰＤ１のカソード電位は、（Ｖdd−Ｖth）となる。この後、フォトダイオードＰＤ１に光が入射すると、その入射光量に応じて電流が流れ、画素電位は低下しその入射量に応じた電位となる。この状態で、時刻ｔ11で水平選択信号ＳelN（図４（Ｂ））が水平選択線２０−１に出力されると、ＮＭＯＳトランジスタＮＭ２がオン状態となる。ここで、ＮＭＯＳトランジスタＮＭ１とＮＭＯＳトランジスタＮＭ２、定電流源３０とでソースフォロアを構成しているため、フォトダイオードＰＤ１のカソード電位と略、同等の画素信号電圧Ｖspが列信号読み出し線ＳＰに出力される（図４（Ｄ））。

また、本発明の第２の回路手段を構成するＰＭＯＳトランジスタＰＭ１，ＰＭＯＳトランジスタＰＭ２は、ＰＭＯＳトランジスタで構成されたソースフォロアであるので、ＮＭＯＳトランジスタＮＭ１，ＮＭ２で構成されるソースフォロアとは、全く逆の入出力特性となる。ＰＭＯＳトランジスタＰＭ２のゲートに対しても時刻ｔ11でローレベルとなる水平選択信号ＳelPが出力される（図４（Ｃ））。この結果、フォトダイオードＰＤ１のカソード電位と逆相の画素信号電圧Ｖsm が列信号読み出し線ＳＭに出力される（図４（Ｅ））。

このようにして、列電極読み出し線ＳＰ，ＳＭに読み出された画素信号の電圧Ｖsp，Ｖsmが時刻ｔ12で相関二重サンプリング回路（ＣＤＳ）３２に入力され、相関二重サンプリング回路３２でサンプルホールドされる。その後、時刻ｔ13でリセット信号Ｒesがリセット線２１に出力されると、画素電位、すなわちフォトダイオードＰＤ１のカソード電位がリセットされる。リセット電圧が整定した後の時刻ｔ14でリセット時に列電極読み出し線ＳＰ，ＳＭに読み出されたリセット信号電圧Ｖrp，Ｖrmが相関二重サンプリング回路３２によりサンプルホールドされる。

相関二重サンプリング回路３２では、時刻ｔ12でサンプリングし保持した画素信号電圧Ｖsp，Ｖsmと時刻ｔ14でサンプリングしたリセット信号電圧Ｖrp，Ｖrmとが各列信号読み出し線ＳＰ，ＳＭ毎に減算され、さらに、その各列信号読み出し線ＳＰについての減算結果から列信号読み出し線ＳＭについての減算結果が減算される。すなわち、（Ｖsp−Ｖrp）−（Ｖsm−Ｖrm）が演算され出力される。この演算出力が相関二重サンプリング回路３２からスイッチ素子３４を介して水平信号読み出し線３６に出力される。

本発明の第２実施形態に係る固体撮像装置においても、第１実施形態と同様Ｊの効果が得られる。なお、画素を構成する回路にＮＭＯＳトランジスタとＰＭＯＳトランジスタとで構成したので、画素サイズは大きくなるが、画素電位と同相の画素信号を列信号読み出し線に出力する回路と、画素電位と逆相の画素信号を列信号読み出し線に出力する回路の両方を、特性が対称のソースフォロアで構成したので、固定パターンノイズを第１実施形態よりも低減できる。

次に本発明の第３実施形態に係る固体撮像装置の構成を図５に示す。本発明の第３実施形態に係る固体撮像装置が第１実施形態に係る固体撮像装置と構成上、異なるのは、単一の列信号読み出し線に、画素電位と同相の画素信号と、画素電位と逆相の画素信号とをタイミングをずらして読み出すように構成したものである。

すなわち、図５において、第３実施形態に係る固体撮像装置は、入射光を光電変換するフォトダイオードＰＤ１と、フォトダイオードＰＤ１のカソードにゲートが接続され、該ゲートにおける電位である画素電位を増幅するＮＭＯＳトランジスタＮＭ１と、前記カソードと電源電圧Ｖddを供給する電源ライン１０との間に接続され、フォトダイオードＰＤ１のカソード電位を電源電圧（Ｖdd）レベルにリセットするためのＮＭＯＳトランジスタＮＭ０と、ＮＭＯＳトランジスタＮＭ１と列信号読み出し線ＳＰとの間に接続されＮＭＯＳトランジスタＮＭ１の出力を列信号読み出し線ＳＰに出力するＮＭＯＳトランジスタＮＭ２とを有している。

また、フォトダイオードＰＤ１のアノードは、電源電圧Ｖssを供給する電源ライン１１に接続され、ＮＭＯＳトランジスタＮＭ１のドレインは電源ライン４０に接続されている。ＮＭＯＳトランジスタＮＭ１のソースにＮＭＯＳトランジスタＮＭ２のドレインが接続され、ＮＭＯＳトランジスタＮＭ２のソースは単一の列信号読み出し線ＳＰに接続されている。
単一の列信号読み出し線ＳＰの一端は、スイッチＳＷ１により抵抗Ｒ１を介して電源電圧Ｖddが供給される電源ライン１３に、または定電流源３０を介して電源電圧Ｖssが供給される電源ライン１４に接続できるようになっている。
単一の列信号読み出し線ＳＰの他端は、相関二重サンプリング回路３７の入力端に接続され、相関二重サンプリング回路３７の出力端は、スイッチ素子３２を介して水平信号読み出し線３６に接続されている。

また、電源ライン４０における電圧Ｖ１は、スイッチＳＷ２により電源電圧Ｖssが供給される電源ライン１５または、電源電圧Ｖddが供給される電源ライン１６に接続できるようになっている。
また、ＮＭＯＳトランジスタＮＭ２のゲートは、水平選択線２０に接続されている。ＮＭＯＳトランジスタＮＭ０のドレインは電源ライン１０に接続され、そのソースはフォトダイオードＰＤ１のカソードに接続され、ゲートはリセット線２１に接続されている。ＮＭＯＳトランジスタＮＭ１、ＮＭＯＳトランジスタＮＭ２はソースフォロアを構成している。ＮＭＯＳトランジスタＮＭ０、ＮＭＯＳトランジスタＮＭ１、ＮＭＯＳトランジスタＮＭ２は本発明の第３の回路手段に相当する。

上記構成からなる第３実施形態に係る固体撮像装置の動作を図６のタイミングチャートを参照して説明する。
上記構成において、露光後、スイッチＳＷ１、ＳＷ２を接点“０”側に切り替えた状態で（図６（Ｃ））時刻ｔ50で水平選択信号Ｓelを電源電圧Ｖddにして（図６（Ｂ））画素Ｐij内の画素電位（フォトダイオードＰＤ１のカソード電位）を読み出す。このとき、画素電位と同相の画素信号、すなわち画素への入射光量（入射照度）が高い程、読み出し信号（画素信号）の電位が低くなる方の画素信号の電位Ｖs1が列信号読み出し線ＳＰに読み出され、相関二重サンプリング回路３７によりサンプルホールドされる（図６（Ｄ））（サンプリングタイミング信号…図では省略）。

つぎに、時刻ｔ51でスイッチＳＷ１、ＳＷ２を接点“１”側に切り替えて画素電位と逆相の画素信号、すなわち画素への入射光量（入射照度）が高い程、読み出し信号（画素信号）の電位が高くなる方の画素信号の電位Ｖs2が列信号読み出し線ＳＰに読み出され、相関二重サンプリング回路３７によりサンプルホールドされる（図６（Ｄ））。その後の時刻ｔ５２でＳＷ１、ＳＷ２を接点“０”側に切り替えておく。

次いで、時刻ｔ53でリセット線２１にリセット信号Ｒesが出力され、画素電位がリセットされる。このときスイッチＳＷ１、ＳＷ２が接点“０”側に切り替えられた状態でフォトダイオードＰＤ１のカソード電位であるリセット電位が列信号読み出し線ＳＰに読み出される。列信号読み出し線ＳＰに読み出されたこのリセット電位をＶr1とする。
その後の時刻ｔ54でスイッチＳＷ１、ＳＷ２を接点“１”側に切り替えた状態で列信号読み出し線ＳＰに読み出したリセット電位をＶr2とする。これらのリセット電位Ｖr1，Ｖr2もまた、相関二重サンプリング回路３２によりサンプルホールドされる（図６（Ｄ））。

相関二重サンプリング回路３２では、サンプルホールドした画素信号の電位Ｖs1，Ｖs2，リセット電位Ｖr1，Ｖr2から（Ｖs2−Ｖr2）−（Ｖs1−Ｖr1）を算出し出力するように構成されている。この演算結果をスイッチ素子３４を介して水平信号読み出し線３６に出力する。
これにより、第３実施形態に係る固体撮像装置によれば、画素電位における固定パターンノイズを除去できる同時に、画素信号の振幅が２倍とれ、Ｓ／Ｎの向上が図れる。また、回路構成の簡単化が図れるという効果もある。

本発明の第１実施形態に係る固体撮像装置の構成を示す回路図。 図１に示した本発明の第１実施形態に係る固体撮像装置の動作を示すタイミングチャート。 本発明の第２実施形態に係る固体撮像装置の構成を示す回路図。 図３に示した本発明の第１実施形態に係る固体撮像装置の動作を示すタイミングチャート。 本発明の第３実施形態に係る固体撮像装置の構成を示す回路図。 図５に示した本発明の第３実施形態に係る固体撮像装置の動作を示すタイミングチャート。 従来の固体撮像装置の画素における入射照度に対する読み出し信号線の電圧の関係を示す特性図。 本発明の実施形態に係る固体撮像装置の画素における入射照度に対する読み出し信号線の電圧の関係を示す特性図。 従来の固体撮像装置の具体的構成を示す回路図。 図９に示した従来の固体撮像装置の動作を示すタイミングチャート。

符号の説明

１０、１１、１２、１３…電源ライン、２０…水平選択線、２１…リセット線、３０…定電流源、３２…相関二重サンプリング回路（ＣＤＳ）、３４…スイッチ素子、３６…水平信号読み出し線、Ｐij…画素、ＰＤ１…フォトダイオード、ＮＭ０、ＮＭ１，ＮＭ２，ＮＭ３，ＮＭ４…ＮＭＯＳトランジスタ、Ｒes…リセット信号、Ｓel…水平選択信号

Claims (4)

1. 入射光を光電変換するフォトダイオードと、該フォトダイオードの端子電圧である画素電位を増幅し該画素電位と同相の第１の画素信号を第１の列信号読み出し線に出力する第１の回路手段と、前記フォトダイオードの端子電圧である画素電位を増幅し該画素電位と逆相の第２の画素信号を第２の列信号読み出し線に出力する第２の回路手段とを含んで１画素が構成され、
   前記第１、第２の列信号読み出し線に出力された前記第１、第２の画素信号と、該第１、第２の画素信号を取得後に前記フォトダイオードの画素電位をリセットした際のリセット電圧をそれぞれサンプリングし、これらの信号に基づいて固定パターンノイズを除去するように演算する演算手段を有することを特徴とする固体撮像装置。
2. 前記演算手段は、前記第１の画素信号と、前記第２の画素信号と、前記第１、第２の画素信号を取得後に、前記フォトダイオードの画素電位をリセットした際の各リセット電圧を取り込み、前記第１の画素信号とリセット電圧との差分である第１の信号成分と、第２の画素信号とリセット電圧との差分である第２の信号成分とを求めると共に、前記第１の信号成分から第２の信号成分を減算し、該減算して得られた信号成分を1画素の信号電圧として行信号読み出し線に出力することを特徴とする請求項１に記載の固体撮像装置。
3. 入射光を光電変換するフォトダイオードと、該フォトダイオードの端子電圧である画素電位を増幅し単一の列信号読み出し線に出力する第３の回路手段を含んで１画素が構成され、
   前記第３の回路手段は、前記画素電位を読み出す際に該画素電位に対して同相の第３の画素信号と逆相の第４の画素信号の両方を、タイミングをずらして前記単一の列信号読み出し線に出力し、前記単一の列信号読み出し線に異なるタイミングで出力された前記第３、第４の画素信号と、該第３、第４の画素信号を取得後に前記フォトダイオードの画素電位をリセットした際のリセット電圧をそれぞれサンプリングし、これらの信号に基づいて固定パターンノイズを除去するように演算する演算手段を有することを特徴とする固体撮像装置。
4. 前記演算手段は、前記第３の画素信号と、前記第４の画素信号と、前記第３、第４の画素信号を取得後に、前記フォトダイオードの画素電位をリセットした際の各リセット電圧を取り込み、前記第３の画素信号とリセット電圧との差分である第３の信号成分と、第４の画素信号とリセット電圧との差分である第４の信号成分とを求めると共に、前記第３の信号成分から第４の信号成分を減算し、該減算して得られた信号成分を1画素の信号電圧として行信号読み出し線に出力することを特徴とする請求項３に記載の固体撮像装置。
   
   

Images