JP2007142123A - 回路基板とその製造方法 - Google Patents
回路基板とその製造方法 Download PDFInfo
- Publication number
- JP2007142123A JP2007142123A JP2005333465A JP2005333465A JP2007142123A JP 2007142123 A JP2007142123 A JP 2007142123A JP 2005333465 A JP2005333465 A JP 2005333465A JP 2005333465 A JP2005333465 A JP 2005333465A JP 2007142123 A JP2007142123 A JP 2007142123A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- resin
- metal
- package unit
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【課題】樹脂封止型半導体装置を一括成形法で製造する際の金属屑の発生を抑え、ショート不良を防止する。
【解決手段】半導体チップと電気的に接続される導体部を有して半導体チップが搭載されるパッケージユニット領域が配列され、半導体チップの搭載後の複数のパッケージユニット領域、すなわちパッケージユニット5が形成された領域のチップ搭載面を封止金型を用いて一括して樹脂封止する際の樹脂注入路となる領域に樹脂剥離用の金属ゲート部7が形成されたシート状の回路基板1において、金属ゲート部7が、樹脂封止後にパッケージユニット領域ごとに切断するために設定されるダイシングレーン14上を避けて形成される。ダイシングレーン14上にも金属ゲート部7が形成されている場合と較べて、切断の際の金属屑の発生を大きく削減することができる。
【選択図】図1
【解決手段】半導体チップと電気的に接続される導体部を有して半導体チップが搭載されるパッケージユニット領域が配列され、半導体チップの搭載後の複数のパッケージユニット領域、すなわちパッケージユニット5が形成された領域のチップ搭載面を封止金型を用いて一括して樹脂封止する際の樹脂注入路となる領域に樹脂剥離用の金属ゲート部7が形成されたシート状の回路基板1において、金属ゲート部7が、樹脂封止後にパッケージユニット領域ごとに切断するために設定されるダイシングレーン14上を避けて形成される。ダイシングレーン14上にも金属ゲート部7が形成されている場合と較べて、切断の際の金属屑の発生を大きく削減することができる。
【選択図】図1
Description
本発明は、BGA(Ball Grid Array)、LGA(Land Grid Array)等の樹脂封止型半導体装置を一括成形法で製造するために使用するシート状の回路基板とその製造方法に関するものである。
近年、携帯電子機器の小型化に対応するために、半導体部品の高密度実装が要求され、半導体パッケージの小型化、薄型化が進んでいる。最近では、小型薄型の樹脂封止型半導体装置として、BGA(Ball Grid Array)、LGA(Land Grid Array)等のエリアアレイタイプや、QFNタイプの樹脂封止半導体装置が市場に投入されている。
QFNタイプの樹脂封止型半導体装置の製造方法を簡略に説明する。
図10(a)に示すように、リードフレーム100に形成した複数のダイパッド部101のそれぞれに銀ペースト等の接着剤を用いて半導体チップ103を搭載し、各半導体チップ103の電極パッドとリードフレーム100のリード部102の所定接続箇所とを金線等の金属細線104で電気的に接続する。
図10(a)に示すように、リードフレーム100に形成した複数のダイパッド部101のそれぞれに銀ペースト等の接着剤を用いて半導体チップ103を搭載し、各半導体チップ103の電極パッドとリードフレーム100のリード部102の所定接続箇所とを金線等の金属細線104で電気的に接続する。
図10(b)に示すように、半導体チップ103を搭載したパッケージユニット105ごとに、トランスファーモールド法によって封止樹脂106で封止する。この樹脂封止の際には、リードフレーム100の裏面に樹脂フィルム(図示せず)を貼付して、封止樹脂106の回り込みを確実に防止することにより、リード部102の裏面が露出する片面封止構造とする。
図10(c)に示すように、封止樹脂106で封止したパッケージユニット105ごとに、切断金型のポンチ107によってリードフレーム100を切断する。この際には、封止樹脂106の側面近傍にポンチ107を降ろすことにより、リード部102の端面を封止樹脂106の側面とほぼ面一とする。図中ではリードフレーム100を上面側から切断しているが、裏面側から切断する場合もあり、またポンチ107に代えて回転ブレードを用いる場合もある。
図10(d)は、個片化した樹脂封止型半導体装置108を示す。樹脂封止が個々のパッケージユニット105ごとに行われるため、リード部102の裏面が封止樹脂106の底面に並ぶとともに、リード部102の側端面が封止樹脂106の側面に露出した、QFNタイプの構造である。装置の外形は、パッケージユニット105ごとに封止した封止樹脂106の外形をほぼそのまま受け継いでいて、封止樹脂106の上面に近づくほど幅狭くなる角錐台形状である。
しかしこのようにリードフレーム100に形成した複数のパッケージユニット105を個別に樹脂封止する方法は、近年の携帯機器の普及とそのスピードに対応できる量産工法ではない。量産化技術としては、より早く、より安く、より高精度に、且つより高効率で製造することが求められる。そこで近年、1枚のリードフレームあるいは回路基板に形成した複数のパッケージユニットを連続して樹脂封止する「一括成形法」と呼ばれる工法が開発されている。
回路基板に一括成形法を適用するBGA型の樹脂封止型半導体装置の製造方法を簡略に説明する。
図11(a)に示すように、回路基板1に設けた複数のパッケージユニット領域2の上に半導体チップ3を銀ペースト等により搭載し、図11(b)に示すように、各半導体チップ3の電極パッド部と各パッケージユニット領域2の電極部とを金線などの金属細線4により接続して、前記複数のパッケージユニット領域2に対応する複数のパッケージユニット5を形成する。
図11(a)に示すように、回路基板1に設けた複数のパッケージユニット領域2の上に半導体チップ3を銀ペースト等により搭載し、図11(b)に示すように、各半導体チップ3の電極パッド部と各パッケージユニット領域2の電極部とを金線などの金属細線4により接続して、前記複数のパッケージユニット領域2に対応する複数のパッケージユニット5を形成する。
図11(c)に示すように、回路基板1のチップ搭載面を複数のパッケージユニット5ずつ一括にトランスファーモールド法により封止樹脂6で封止する(金属細線4の図示は省略している)。7は封止金型のキャビティに注入される封止樹脂6の樹脂注入路となるゲート部であり、金属めっきで形成されている。
図11(d)に示すように、チップ搭載面に背反する面にパッケージユニット領域2ごとに形成されたランド8上に、外部との電気的接続を行う外部電極としての半田ボール9を搭載する。
図12(a)に示すように、回路基板1を半田ボール9を上向きにしてダイシングテープ10に貼り付けたうえで、封止樹脂6とともに、パッケージユニット5ごとにパッケージダイサーの回転ブレード11で一括に切断して、図12(b)(c)に示すような個片の樹脂封止型半導体装置12とする。
特開2004−158539号公報
上述したように、樹脂封止型半導体装置を一括成形法で製造するための回路基板1には、樹脂注入路となる金属製のゲート部7が形成される。このゲート部7は、封止後に残留する不要な樹脂をきれいに取り除く(ゲートブレイク)ためのもので、チップ搭載面の製品エリア外に設けられており、個片の半導体装置12へと切断するときに切除される。しかしその際にゲート部7の切削屑たる金属屑が発生し、切削水や回転ブレード11の高速回転などに伴われて半田ボール9上に飛散したり、切断後の洗浄工程で半田ボール9上に飛散する恐れがあり、ショート不良の原因となり得るという問題がある。
本発明は上記問題を解決するもので、樹脂封止型半導体装置を一括成形法で製造する際の金属屑の発生を抑え、ショート不良を防止することを目的とする。
上記課題を解決するために本発明は、半導体チップと電気的に接続される導体部を有して半導体チップが搭載されるパッケージユニット領域が配列され、半導体チップの搭載後に複数のパッケージユニット領域のチップ搭載面を封止金型を用いて一括して樹脂封止する際の樹脂注入路となる領域に樹脂剥離用の金属部が形成されたシート状の回路基板において、前記金属部が、樹脂封止後にパッケージユニット領域ごとに切断するために設定されるダイシングレーン上を避けて形成されていることを特徴とする。これによれば、ダイシングレーン上にも金属部が形成されている場合と較べて、切断の際の金属屑の発生を大きく削減することができ、ショート不良を抑えることができる。
金属部が形成されない領域の幅がダイシングレーンの幅の120〜150%であるのが好ましい。ダイシングレーンの幅は一般に150〜250umなので、金属部が形成されない領域は幅180〜375となり、この程度であれば、樹脂剥離を支障なく行うことが可能だからである。
また本発明は、半導体チップと電気的に接続される導体部を有して半導体チップが搭載されるパッケージユニット領域が配列され、半導体チップの搭載後に複数のパッケージユニット領域のチップ搭載面を封止金型を用いて一括して樹脂封止する際の樹脂注入路となる領域に樹脂剥離用の金属部が形成されたシート状の回路基板において、前記金属部が、樹脂封止後にパッケージユニット領域ごとに切断するために設定されるダイシングレーンに沿う方向に各々が伸びるように、縞状に形成されていることを特徴とする。これによれば、切断の際に発生する金属屑はその1片あたりの幅が非常に細くなり、粉砕されやすくなり、電極部間の距離よりも小さければ、ショート不良の原因とはなり難い。
金属部の幅がダイシングレーンの幅と同等かそれ以下であるのが好ましい。切断の際に発生する金属屑が粉砕される可能性がより高いからである
ダイシングレーンの位置を認識するための認識マークを具備しているのが好ましい。切断精度を向上することができ、回路基板の形成精度や反りの影響を最小限にできるからである。
ダイシングレーンの位置を認識するための認識マークを具備しているのが好ましい。切断精度を向上することができ、回路基板の形成精度や反りの影響を最小限にできるからである。
認識マークは導体部と同一材料を用いてダイシングレーンを避けて形成されたものであってよい。ダイシングレーン外であれば、切断の際の金属屑の発生を大きく削減することができ、ショート不良を抑えられるからである。認識マークは半導体チップ搭載部外に配置することができる。
認識マークはダイシングレーンの切断開始部と切断終了部の近傍にそれぞれ配置されているのが好ましい。基板のθ方向の切断精度を向上できるからである。
認識マークはダイシングレーンの切断開始部と切断終了部とその中間部の近傍にそれぞれ配置されているのが好ましい。1本のダイシングレーン対して複数箇所に認識マークが配置されていると、なんらかの原因で回路基板の一部が欠如して、切断開始部または切断終了部の近傍の認識マークがなくなってしまった場合も、残存している認識マークを利用して位置認識することができるからである。
認識マークはダイシングレーンの切断開始部と切断終了部とその中間部の近傍にそれぞれ配置されているのが好ましい。1本のダイシングレーン対して複数箇所に認識マークが配置されていると、なんらかの原因で回路基板の一部が欠如して、切断開始部または切断終了部の近傍の認識マークがなくなってしまった場合も、残存している認識マークを利用して位置認識することができるからである。
認識マークを具備した回路基板を製造する際には、半導体チップと電気的に接続する導体部をパッケージユニット領域に形成する工程で、導体部と同一材料で樹脂剥離用の金属部と認識マークの少なくとも一方を形成することができる。工程を追加する必要がないので都合よい。
本発明の回路基板は、樹脂封止型半導体装置を一括成形法で製造する際の金属屑の発生を抑え、ショート不良を防止することを可能とする。
以下、本発明の実施の形態を図面を参照しながら説明する。
まず、回路基板に一括成形法を適用するBGA型の樹脂封止型半導体装置の製造方法を、再び図11および図12を参照しながら詳細に説明する。
まず、回路基板に一括成形法を適用するBGA型の樹脂封止型半導体装置の製造方法を、再び図11および図12を参照しながら詳細に説明する。
図11(a)に示すように、回路基板1に設けた複数のパッケージユニット領域2の上に半導体チップ3を銀ペースト等により搭載する。
回路基板1はパッケージユニット2ごとに、内層配線が施され、半導体チップ3の電極パッド部と接続される電極部がチップ搭載面に形成されるとともに、その反対面に外部との電気的接続を行うランド8(後述する図11(d)参照)が形成されている。ランド8は、中心間距離が0.5mmピッチ程度で形成されることが多い。図示したように、端部に回路基板1内の不良パッケージユニットを記録するための不良マーク13が形成されている場合もある。
回路基板1はパッケージユニット2ごとに、内層配線が施され、半導体チップ3の電極パッド部と接続される電極部がチップ搭載面に形成されるとともに、その反対面に外部との電気的接続を行うランド8(後述する図11(d)参照)が形成されている。ランド8は、中心間距離が0.5mmピッチ程度で形成されることが多い。図示したように、端部に回路基板1内の不良パッケージユニットを記録するための不良マーク13が形成されている場合もある。
チップ搭載面には、樹脂注入路となる金属製のゲート部7(以下、金属ゲート部7という)も形成されている。ここでは金属ゲート部7は、封止金型のゲート(およびランナー)が配置される端部から封止エリアまでの幅で、前記端部のほぼ全長にわたって形成されていて、封止金型のゲートの配置を自由に行えるようになっている。ゲート部金属7については後段で詳述する。
図11(b)に示すように、各半導体チップ3の電極パッド部と各パッケージユニット領域2の電極部とを金線などの金属細線4により接続して、前記複数のパッケージユニット領域2に対応する複数のパッケージユニット5を形成する。
ただし、半導体チップ3の搭載・接続はここで示した工法の他にフリップチップ工法なども可能である。また搭載される半導体チップ3の個数は1パッケージユニット領域2あたり1個とは限らず、複数の半導体チップ3を多段に接続することも可能である。この場合の接続方法としては、最下段の半導体チップ3をフリップチップ工法もしくは金属細線により接続し、他の半導体チップ3は金属細線により接続する工法がある。
図11(c)に示すように、回路基板1のチップ搭載面を複数のパッケージユニット5ずつ一括にトランスファーモールド法により封止樹脂6で封止する(金属細線4の図示は省略している)。このときの封止樹脂6の厚みは約0.7mm程度である。
図11(d)に示すように、チップ搭載面に背反する面に形成されたランド8上に、外部との電気的接続を行うための半田ボール9を搭載する。半田ボール9はφ0.3mm程度である。
図12(a)に示すように、回路基板1を半田ボール9を上向きにしてダイシングテープ10に貼り付けたうえで、封止樹脂6とともに、パッケージユニット5ごとにパッケージダイサーの回転ブレード11で一括に切断して、図12(b)(c)に示すように個片化された樹脂封止型半導体装置12を得る。
ダイシングテープ10はUV硬化型を用いることが多く、厚みは0.25mm程度である。またリング状等の枠体(図示せず)に展張して用いる。ダイシングテープ10に貼り付ける回路基板1は1フレームとは限らない。回転ブレード11は、例えば厚み0.2mm程度、外形φ56mm程度で、ダイヤモンドをボンド材にて結合したものを使用する。ボンド材にはレジン系、メタル系、電鋳系などがあげられる。上述したように回路基板1をダイシングテープ10上に貼り付けて切断する工法をテープ方式パッケージダイシングと言うが、回路基板1を直接ジグにて保持して回転ブレードで切断するジグ方式パッケージダイシングという工法もある。
図1に、上述した構成を有する本発明の第1実施形態の回路基板1を示す。(a)は概略全体構成図、(b)は金属ゲート部7の付近の拡大図である。
金属ゲート部7は、樹脂注入路となる領域、すなわち封止金型のゲートおよびランナーに対応する領域に形成されるもので、たとえば回路基板1上に予め設けた銅パターンの上にニッケル・金メッキを施すことで形成される。金メッキに対する封止樹脂の密着性が小さいため、回路基板にクラックや割れを発生させることなく樹脂剥離(ゲートブレイク)することを可能ならしめる。ゲート部金属7の厚みは10μm程度である。
金属ゲート部7は、樹脂注入路となる領域、すなわち封止金型のゲートおよびランナーに対応する領域に形成されるもので、たとえば回路基板1上に予め設けた銅パターンの上にニッケル・金メッキを施すことで形成される。金メッキに対する封止樹脂の密着性が小さいため、回路基板にクラックや割れを発生させることなく樹脂剥離(ゲートブレイク)することを可能ならしめる。ゲート部金属7の厚みは10μm程度である。
図1(a)(b)に示す金属ゲート部7において、金属領域15は少なくともダイシングレーン14を避けて形成され、ダイシングレーン14は金属を配置しない領域とされている。回路基板1が多層配線基板である場合は、各層とも、ダイシングレーン14に相当する領域には金属は配置されない。
このことにより、ダイシングレーン14の領域にも金属が配置される場合と較べて、切断の際の金属屑の発生を大きく、90%以上も、削減することが可能となり、ショート不良を大幅に抑えることができる。
金属を配置しない領域16(以下、非金属領域16という)の幅Lは、ダイシングレーン14(すなわち回転ブレード11)の幅の120〜150%とするのが好ましい。これは、非金属領域16上に封止金型のゲート、ランナーが配置された場合も、金属ゲート部7が本来の目的、ゲートブレイクを容易にすることを妨げないためである。ゲート、ランナーが配置されない箇所の非金属領域16の幅はこの範囲内でなくともよい。一般にダイシングレーン14の幅は150〜250umなので、非金属領域16の幅L1は180〜375となる。この程度であれば、支障なく樹脂剥離を行うことが可能である。
図2は、本発明の第2実施形態の回路基板1を示す。(a)は概略全体構成図、(b)は金属ゲート部7の付近の拡大図である。
この回路基板1が上記した第1実施形態のものと相違するのは、非金属領域16が、ダイシングレーン14と平行な方向に伸びるように微細なピッチで配置されていて、全体として、金属領域15と非金属領域16とが縞状に配置されている点である。非金属領域16は、例えば50umピッチ、幅20um程度とされる。
この回路基板1が上記した第1実施形態のものと相違するのは、非金属領域16が、ダイシングレーン14と平行な方向に伸びるように微細なピッチで配置されていて、全体として、金属領域15と非金属領域16とが縞状に配置されている点である。非金属領域16は、例えば50umピッチ、幅20um程度とされる。
このような縞状の配置とすることにより、ダイシングレーン6に沿って切断する際に金属領域15から発生する金属屑の1片あたりの幅は非常に細くなり、粉砕されやすい形状になる。粉砕された金属屑は、それが半田ボール9間の距離よりも小さければ、ショート不良の原因とはなりえない。
このような縞状の配置は、ダイシングレーン14の位置によらず、金属ゲート部7の全領域で実施すればよいので、様々な半導体装置について回路基板1の共用が可能となる。これに対し、第1実施形態の回路基板1は、ダイシングレーン14上を非金属領域15としているため、ダイシングレーン14の配置、すなわちパッケージユニット5、個々の半導体装置12の大きさに依存するものとなる。
本発明の回路基板1には、図3に示すように、半田ボール搭載面に、ダイシングレーン14の位置を認識するための認識マーク17を配置するのが好ましい。この認識マーク17は、半田ボール搭載エリアの外側に配置され、その形状、数量は任意に設定できる。形状は、例えば十字やT字などであってよいが、実際にカメラで認識する際に誤認識を起こさないように、周辺のパターンに類似しない形状が望ましい。また数量は、回路基板1のθ方向の切断精度を向上させるために、1本のダイシングレーン14に対して2箇所以上配置するのが望ましい。ここでは各封止エリアA1に対応させて、最外側のダイシングレーン14の切断開始部および切断終了部の近傍、計4箇所に配置されている。
図4に示す回路基板1では、全てのダイシングレーン14の両端部、すなわち切断開始部および切断終了部の近傍に認識マーク17が配置されている。このことにより、θ方向の位置あわせが可能になる。
図5に示す回路基板1では、全てのダイシングレーン14の交点の近傍に認識マーク17が配置されている。言い換えると、1本のダイシングレーン14について、各パッケージユニットに対応させて、認識マーク17が配置されている。このことにより、基板の形成精度や反りがカット精度におよぼす影響も最小限にできる。
なお、上述したように、ダイシングレーン14の領域には金属は配置されない。認識マーク17、そのための下地金属部もダイシングレーン14の領域には配置しないようにする。各パッケージユニット内に分割して配置する。
たとえば図6に示す例では、各パッケージユニット5(半田ボールの図示は省略している)内のコーナ部に円形の認識マーク17aを配置している。図7に示す例では、各パッケージユニット5内のコーナ部にL形の認識マーク17bを配置している。認識マーク17a,17bの位置は、半導体チップ搭載部3aの外側でもある。
図7〜図8を参照しながら、認識マーク17を備えた回路基板1の製造方法を説明する。ここでは有機材料を主成分とする積層基板および製造方法を例示している。
図8(a)に示すように、コア基板25aの両面にフィルム30を貼り付ける。コア基板25aは例えば、ガラスエポキシからなり、厚み100μm程度である。
図8(a)に示すように、コア基板25aの両面にフィルム30を貼り付ける。コア基板25aは例えば、ガラスエポキシからなり、厚み100μm程度である。
図8(b)に示すように、コア基板25aに、配線レイアウトに必要な数量のビアホール29aをレーザ31により穴あけ加工する。ビアホール29aは例えば直径100μm程度である。レーザ31としては例えばCO2レーザ、YAGレーザなどを用いることができる。
各ビアホール29aに、図8(c)に示すように、導電性ペースト24を充填する。導電性ペースト24は例えば銅を主成分とするものを使用するが、導電性であればどのような成分でも構わない。このときビアホール29a以外の部分はフィルム30により導電性ペースト24から保護される。充填が終了したらフィルム30は不要となるので除去する。
図8(d)に示すように、導電性ペースト24からのビア29が形成されたコア基板25aの両面に、金属薄膜26aを例えば数10μm程度に成長させる。この金属薄膜26aは無電解めっき、電解めっき、スパッタリング法などにより生成することができる。金属薄膜26aの材料としては銅などを使用するが、導電性のものであれば銅でなくとも構わない。その後に、金属薄膜26aをフォトレジストを用いたエッチングプロセス等でパターニングして、図8(e)に示すような配線26を形成する。
次に図8(f)に示すように、コア基板25aの上下に同様の基板25b,25cを積層し、同様の加工を行って、図9(a)に示すように、配線26、ビア29を持った多層配線構造とする。
このときに、基板25b,25cの表面に配線26を形成すると同時に、認識マーク形成用の下地金属部36も形成しておく。ダイシングレーン14となる領域には、配線26は当然ながら、下地金属部36も配置しないように設計しておく。このことは、全ての認識マークおよび配線パターンに対して適用され、また多層配線構造においては全ての層に適用される。
次に図9(b)に示すように、基板25b,25cの最表面にソルダーレジスト28を塗布し、その外部接続部分および認識マーク部分を開口して配線26,下地金属部36を露出させ、配線26上には金めっき35をたとえば数μm程度の厚みで施す。この金めっき35部分が上述したランドやチップ接続用の電極となる。
以上のようにして形成した回路基板1上に、先に説明したように、複数のパッケージユニット5を形成し、一括成形法で樹脂封止し、個片分割を行って、図9(c)に示すような、回路基板1A,封止樹脂6Aを有した半導体装置12を得る。
本発明の回路基板は、樹脂封止型半導体装置を一括成形法で製造する際の金属屑の発生を抑えることができ、生産性を低下させることなく、ショート不良を防止できるので、有用である。
1 回路基板
2 パッケージユニット領域
3 半導体チップ
3a 半導体チップ搭載部
5 パッケージユニット
6 封止樹脂
7 金属ゲート部
8 ランド
9 半田ボール
12 半導体装置
14 ダイシングレーン
15 金属領域
16 非金属領域
17 認識マーク
2 パッケージユニット領域
3 半導体チップ
3a 半導体チップ搭載部
5 パッケージユニット
6 封止樹脂
7 金属ゲート部
8 ランド
9 半田ボール
12 半導体装置
14 ダイシングレーン
15 金属領域
16 非金属領域
17 認識マーク
Claims (10)
- 半導体チップと電気的に接続される導体部を有して半導体チップが搭載されるパッケージユニット領域が配列され、半導体チップの搭載後に複数のパッケージユニット領域のチップ搭載面を封止金型を用いて一括して樹脂封止する際の樹脂注入路となる領域に樹脂剥離用の金属部が形成されたシート状の回路基板において、
前記金属部は、樹脂封止後にパッケージユニット領域ごとに切断するために設定されるダイシングレーン上を避けて形成された回路基板。 - 金属部が形成されない領域の幅がダイシングレーンの幅の120〜150%である請求項1記載の回路基板。
- 半導体チップと電気的に接続される導体部を有して半導体チップが搭載されるパッケージユニット領域が配列され、半導体チップの搭載後に複数のパッケージユニット領域のチップ搭載面を封止金型を用いて一括して樹脂封止する際の樹脂注入路となる領域に樹脂剥離用の金属部が形成されたシート状の回路基板において、
前記金属部は、樹脂封止後にパッケージユニット領域ごとに切断するために設定されるダイシングレーンに沿う方向に各々が伸びるように、縞状に形成された回路基板。 - 金属部の幅がダイシングレーンの幅と同等かそれ以下である請求項3記載の回路基板。
- ダイシングレーンの位置を認識するための認識マークを具備した請求項1または請求項3のいずれかに記載の回路基板。
- 認識マークが導体部と同一材料を用いてダイシングレーンを避けて形成された請求項5記載の回路基板。
- 認識マークが半導体チップ搭載部外に配置された請求項5記載の回路基板。
- 認識マークがダイシングレーンの切断開始部と切断終了部の近傍にそれぞれ配置された請求項5記載の回路基板。
- 認識マークがダイシングレーンの切断開始部と切断終了部とその中間部の近傍にそれぞれ配置された請求項5記載の回路基板。
- 請求項5記載の回路基板を製造する際に、半導体チップと電気的に接続する導体部をパッケージユニット領域に形成する工程で、導体部と同一材料で樹脂剥離用の金属部と認識マークの少なくとも一方を形成する回路基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005333465A JP2007142123A (ja) | 2005-11-18 | 2005-11-18 | 回路基板とその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005333465A JP2007142123A (ja) | 2005-11-18 | 2005-11-18 | 回路基板とその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007142123A true JP2007142123A (ja) | 2007-06-07 |
Family
ID=38204641
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005333465A Withdrawn JP2007142123A (ja) | 2005-11-18 | 2005-11-18 | 回路基板とその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007142123A (ja) |
-
2005
- 2005-11-18 JP JP2005333465A patent/JP2007142123A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7884472B2 (en) | Semiconductor package having substrate ID code and its fabricating method | |
JP2000058711A (ja) | Cspのbga構造を備えた半導体パッケージ | |
JP3436159B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
JP2009026805A (ja) | 半導体装置及びその製造方法 | |
JP2001024024A (ja) | 半導体パッケージ及びその製造方法 | |
KR19980028019A (ko) | 인쇄회로기판 스트립 구조와 이를 이용한 반도체 패키지 제조방법 | |
JP2001028420A (ja) | 半導体装置及びその製造方法 | |
JP4614818B2 (ja) | 半導体装置およびその製造方法 | |
US20180138107A1 (en) | Lead frame and electronic component device | |
JP2009147053A (ja) | 半導体装置及びその製造方法 | |
US20120264257A1 (en) | Mold array process method to prevent exposure of substrate peripheries | |
JP4825529B2 (ja) | 半導体装置 | |
JP2006344827A (ja) | 半導体装置の製造方法 | |
JP2000040676A (ja) | 半導体装置の製造方法 | |
JP2006245459A (ja) | 半導体装置の製造方法 | |
JP7148220B2 (ja) | 半導体パッケージ及びその製造方法 | |
KR100384336B1 (ko) | 반도체패키지용 인쇄회로기판 스트립의 구조 및 불량 유닛이 제거된 양호한 인쇄회로기판 스트립의 제조방법 | |
JP2007142123A (ja) | 回路基板とその製造方法 | |
JPH08153819A (ja) | ボールグリッドアレイ型半導体パッケージの製造方法 | |
JP3920657B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
JP4994148B2 (ja) | 半導体装置の製造方法 | |
JP2005277434A (ja) | 半導体装置 | |
JP2006196734A (ja) | 半導体装置及びその製造方法 | |
JP2008066491A (ja) | 半導体装置用基板及びこれを用いた半導体装置 | |
US6875639B2 (en) | Semiconductor device and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Effective date: 20080430 Free format text: JAPANESE INTERMEDIATE CODE: A7424 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080804 |
|
A761 | Written withdrawal of application |
Effective date: 20090609 Free format text: JAPANESE INTERMEDIATE CODE: A761 |