JP2007133982A5 - - Google Patents

Claims (17)

1. 基本データ長がｍビットのデータを、最小ランがｄ（ｄ＞０）、かつ最大ランがｋの、基本符号語長がｎビットの可変長符号(d,k;m,n;r)（最大拘束長ｒ＞１）に変換する変調テーブルにおいて、
   基本データ長がｍビットの基礎データからなるデータパターンを基本符号語長がｎビットの可変長符号の基礎符号からなる符号パターンに変換する基礎テーブルと、
   置換データからなるデータパターンを置換符号からなる符号パターンに置換する置換テーブルとを備え、
   前記置換テーブルは、データパターンとしての、前記最小ランの連続をＮ（Ｎ＞１）回以下に制限する最小ラン連続制限データパターンと、符号パターンとしての、前記最小ラン連続制限データパターンに対応する最小ラン連続制限符号パターンを含み、
   前記最小ラン連続制限符号パターンの少なくとも１つは、直前あるいは直後の符号語列により値が決定される不確定符号を含み、
   前記不確定符号を含む最小ラン連続制限符号パターンを全体として変換するかまたは分割して個別に変換するかを決定する条件が、前記不確定符号を含む最小ラン連続制限符号パターンに対応する前記最小ラン連続制限データパターンの直後のデータビットで規定されている
   変調テーブル。
2. 前記条件が、前記不確定符号を含む最小ラン連続制限符号パターンに対応する最小ラン連続制限データパターンである第１の最小ラン連続制限データパターンを一部に含む最小ラン連続制限データパターンであって、全体を分割して個別に変換する第２の最小ラン連続制限データパターンとして規定されている
   請求項１に記載の変調テーブル。
3. 前記第１の最小ラン連続制限データパターンに含まれる第３の最小ラン連続制限データパターンは、次の３符号が“010”であるとき、全体が一括して前記不確定符号を含まない他の置換符号に変換される
   請求項２に記載の変調テーブル。
4. 前記条件が、前記不確定符号を含む最小ラン連続制限符号パターンに対応する最小ラン連続制限データパターンの直後に位置するデータビットとして規定されている
   請求項１に記載の変調テーブル。
5. 前記不確定符号を含む最小ラン連続制限符号パターンは、ｄ＝１における最小ランの連続を制限する場合、直前の３符号が“010”のとき“０”となり、直前の３符号が“010”でないとき“１”となる不確定符号“＄”を含む符号語“$0$”を含む
   請求項１に記載の変調テーブル。
6. 前記符号語“$0$”は、さらに直前の符号が“１”のとき“000”となる
   請求項５に記載の変調テーブル。
7. 前記最小ランの連続Ｎは、５回以下である
   請求項１に記載の変調テーブル。
8. 基本データ長がｍのデータを、最小ランがｄ、かつ最大ランがｋの、基本符号語長がｎの可変長符号(d,k;m,n;r)（最大拘束長ｒ＞１）に変換する変調装置において、
   入力データの、前記最小ランの連続をＮ（Ｎ＞１）回以下に制限する第１の最小ラン連続制限データパターンと一致する部分を、一括して、前記第１の最小ラン連続制限データパターンに対応する、不確定符号を含む第１の最小ラン連続制限符号パターンに変換する第１の変換手段と、
   前記不確定符号を確定する確定手段と、
   入力データの、前記第１の最小ラン連続制限データパターンの一部を構成する部分データパターンと一致する部分を、個別に、対応する符号パターンに変換する第２の変換手段と、
   前記第１の最小ラン連続制限データパターンを前記第１の最小ラン連続制限符号パターンに一括して変換する場合の条件を、入力データを構成するデータビットから検出する検出手段と、
   入力データが前記条件を満足することが検出された場合、一括して変換され、かつ前記不確定符号が確定された前記第１の最小ラン連続制限符号パターンを選択し、入力データが前記条件を満足しないことが検出された場合、前記第１の最小ラン連続制限データパターンが、前記部分データパターン毎に個別に変換された符号パターンを選択する選択手段と
   を備える変調装置。
9. 前記選択手段は、前記入力データが前記第１の最小ラン連続制限データパターンと一致する部分を含み、かつ、その一致する部分の直後のデータビットが予め設定されている所定のデータビットではない場合、前記条件が満足されたと判定する
   請求項８に記載の変調装置。
10. RLL規則を守るための情報を生成するRLL情報生成手段と、
    前記最小ランの連続をＮ回以下に制限するための情報を生成する制限情報生成手段とをさらに備え、
    前記確定手段は、生成された前記RLL規則を守るための情報と前記最小ランの連続をＮ回以下に制限するための情報に基づいて、前記不確定符号を確定する
    請求項８に記載の変調装置。
11. 入力データの、前記第１の最小ラン連続制限データパターンの一部のデータパターンを構成する第２の最小ラン連続制限データパターンと一致する部分を、一括して、前記第１の最小ラン連続制限符号パターンと異なる第２の最小ラン連続制限符号パターンに変換する第３の変換手段をさらに備え、
    前記選択手段は、前記第２の最小ラン連続制限データパターンの次の３符号が“010”であるとき、前記第２の最小ラン連続制限符号パターンを選択する
    請求項１０に記載の変調装置。
12. 前記入力データのうちの少なくとも12ビットのデータを記憶する記憶手段をさらに備える
    請求項８に記載の変調装置。
13. 前記第１の変換手段は、前記最小ランの連続を、５回以下に制限する
    請求項８に記載の変調装置。
14. 請求項８に記載の変調装置により変調された信号が記録されている記録媒体。
15. 基本データ長がｍのデータを、最小ランがｄ、かつ最大ランがｋの、基本符号語長がｎの可変長符号(d,k;m,n;r)（最大拘束長ｒ＞１）に変換する変調方法において、
    入力データの、前記最小ランの連続をＮ（Ｎ＞１）回以下に制限する最小ラン連続制限データパターンと一致する部分を、一括して、前記最小ラン連続制限データパターンに対応する、不確定符号を含む最小ラン連続制限符号パターンに変換する第１の変換ステップと、
    前記不確定符号を確定する確定ステップと、
    入力データの、前記最小ラン連続制限データパターンの一部を構成する部分データパターンと一致する部分を、個別に、対応する符号パターンに変換する第２の変換ステップと、
    前記最小ラン連続制限データパターンを前記不確定符号を含む最小ラン連続制限符号パターンに一括して変換する場合の条件を、入力データを構成するデータビットから検出する検出ステップと、
    入力データが前記条件を満足することが検出された場合、一括して変換され、かつ前記不確定符号が確定された前記最小ラン連続制限符号パターンを選択し、入力データが前記条件を満足しないことが検出された場合、前記最小ラン連続制限データパターンが、前記部分データパターン毎に個別に変換された符号パターンを選択する選択ステップと
    を含む変調方法。
16. 基本データ長がｍのデータを、最小ランがｄ、かつ最大ランがｋの、基本符号語長がｎの可変長符号(d,k;m,n;r)（最大拘束長ｒ＞１）に変換するプログラムにおいて、
    入力データの、前記最小ランの連続をＮ（Ｎ＞１）回以下に制限する最小ラン連続制限データパターンと一致する部分を、一括して、前記最小ラン連続制限データパターンに対応する、不確定符号を含む最小ラン連続制限符号パターンに変換する第１の変換ステップと、
    前記不確定符号を確定する確定ステップと、
    入力データの、前記最小ラン連続制限データパターンの一部を構成する部分データパターンと一致する部分を、個別に、対応する符号パターンに変換する第２の変換ステップと、
    前記最小ラン連続制限データパターンを前記不確定符号を含む最小ラン連続制限符号パターンに一括して変換する場合の条件を、入力データを構成するデータビットから検出する検出ステップと、
    入力データが前記条件を満足することが検出された場合、一括して変換され、かつ前記不確定符号が確定された前記最小ラン連続制限符号パターンを選択し、入力データが前記条件を満足しないことが検出された場合、前記最小ラン連続制限データパターンが、前記部分データパターン毎に個別に変換された符号パターンを選択する選択ステップと
    をコンピュータに実行させるプログラム。
17. 請求項１６に記載のプログラムが記録されている記録媒体。