JP2007129602A - 物理量検出装置、物理量検出装置の駆動方法および撮像装置 - Google Patents

Abstract

【課題】蓄積時間が異なる２つの信号を合成するよりも、蓄積時間が異なる３つ以上の信号を合成する方が好ましいが、３系統以上のカラム回路群を配置するのはレイアウト上難しかったり、不利益を発生させたりする。
【解決手段】蓄積時間が異なる３つ以上の信号を合成してより高ダイナミックレンジ化を図るに当たって、画素アレイ部１１の１画素列あたりＭ個（本例では、Ｍ＝２）ずつ設けられたカラム回路１３Ａ，１４Ａは、平均（２／３）Ｈで順番に動作し、垂直走査によって順番に読み出される３行の読み出し行Ａ，Ｂ，Ｃの対応する画素列の３個の画素から出力される信号を順番に取り込んで処理する。
【選択図】図５

Description

本発明は、外部から与えられる物理量を検出する物理量検出装置、当該物理量検出装置の駆動方法および外部から与えられる光を物理量として検出する固体撮像装置を用いた撮像装置に関する。

外部から与えられる物理量を検出する物理量検出装置として、例えば、被写体を経た入射光の光強度を物理量として検出する固体撮像装置、あるいは、検出電極と指の表面との間に指紋の凹凸に応じて形成される静電容量を物理量として検出する指紋検出装置（静電容量検出装置）などが知られている。

物理量検出装置のうち、例えば固体撮像装置において、光電変換素子を含む画素が行列状に２次元配置されてなる画素アレイ部に対して同時に２行走査し、これら２行の各画素における信号電荷の蓄積時間を異ならせることで、当該蓄積時間の長短によって感度の異なる２つの信号を得て、これら感度の異なる信号を合成することによってダイナミックレンジの拡大を図っている（例えば、非特許文献１参照）。

Orly Yadid-Pecht and Eric R. Fossum,"Wide Intrascene Dynamic Range CMOS APS Using Dual Sampling,"IEEE TRANSACTIONS ON ELECTRON DEVICES,VOL.44,NO.10,pp.1721-1723,OCTOBER 1997

この従来技術について具体的に説明する。図１２は、従来技術の概念図である。図１２において、光電変換素子を含む画素１０１が行列状に２次元配置されてなる画素アレイ部１０２に対して、その上下に２系統のカラム回路群１０３，１０４が配置されている。カラム回路群１０３，１０４は各々、画素アレイ部１０２の１画素列に対してカラム回路１０３Ａ，１０４Ａが１個ずつ配置された構成となっている。ここでは、画素アレイ部１０２の各画素１０１に対する走査系については省略している。

画素アレイ部１０２の各画素１０１に対して、２つの行が読み出し行Ａ，Ｂとして同時に走査が行われる。読み出し行Ａと読み出し行Ｂの蓄積時間を異ならせることで、感度が異なる２つの信号を得る。読み出し行Ａの各画素の信号はカラム回路群１０３側に読み出されて各カラム回路１０３Ａで処理される。読み出し行Ｂの各画素の信号はカラム回路群１０４側に読み出されて各カラム回路１０４Ａで処理される。

図１３に、２系統のカラム回路群１０３，１０４による１Ｈ期間の動作を示す。ここに、１Ｈとは、読み出し行Ａや読み出し行Ｂの走査が１行進む時間である。

先ず、読み出し行Ａの各画素からカラム回路群１０３に信号を読み出しながら、当該カラム回路群１０３の各カラム回路１０３Ａで処理して保持する。次に、読み出し行Ｂの各画素からカラム回路群１０４に信号を読み出しながら、当該カラム回路群１０４の各カラム回路１０４Ａで処理して保持する。その後、カラム回路群１０３，１０４を水平方向に走査して信号を順に読み出す。ここで、１Ｈ期間の動作が終了し、次に読み出し行Ａと読み出し行Ｂの走査を１行進めて同じ動作を繰り返す。

また、カラム回路群１０３，１０４の各カラム回路１０３Ａ，１０４Ａがパイプライン式に信号を処理する場合（パイプライン型の場合）は、次のような動作となる。

先ず、読み出し行Ａの各画素からカラム回路群１０３の各カラム回路１０３Ａの初段に信号を読み出し、次に読み出し行Ｂの各画素からカラム回路群１０４の各カラム回路１０４Ａの初段に信号を読み出し、しかる後カラム回路１０３Ａ，１０４Ａにおいて初段の信号を２段目に転送することで１Ｈ期間が終わる。次の１Ｈ期間に、カラム回路１０３Ａ，１０４Ａの初段に次の行の信号を読み出しながら、２段目では先程の信号を処理し、また次段に転送する。これの動作を繰り返し、最終的にはどこかの１Ｈ期間に水平転送する。

上述した各読み出し動作ではいずれも、カラム回路群が１画素列につき２系統（１０３，１０４）存在することから、１Ｈ期間に２行分の信号の処理を進めることになる（後者の場合も、入力から出力までの時間差が何Ｈあるかというだけで、１Ｈに２行の割合で処理を行うという点は前者と同じである）。

ここで、ダイナミックレンジをより拡大するためには、蓄積時間が異なる２つの信号を合成するよりも、蓄積時間が異なる３つ以上の信号を合成する方が好ましい。そこで、上記従来例の拡張として、３行以上を同時に走査し、それに対応してカラム回路を１画素列に対して３個以上置く（３系統以上のカラム回路群を配置）ことが考えられている。

しかし、３系統以上のカラム回路群を配置するのはレイアウト上難しかったり、不利益を発生させたりする。例えば、画素ピッチの１／２や１／３の幅でカラム回路を配置することが考えられるが、画素の微細化が進む現在、このような細い幅にカラム回路を配置することは多くの場合不可能だったり、面積の利用効率が悪かったり、系統数が増えることでチップコストが上昇したりする。

また、図１４に示すように、カラム回路群１０４，１０５を平面図上で上下に重ねて配置するようにした場合は、カラム回路部全体の長さが延びてチップサイズの微細化の妨げになる他に、画素アレイ部１０２から遠い方のカラム回路群１０５の各カラム回路１０５Ａへは、近い方のカラム回路群１０４の各カラム回路１０４Ａを通過させて信号線を延ばさないといけないために、配線が込み合うとか、ノイズが乗るという問題があり、やはり１画素列に対して複数のカラム回路群を平面図上で上下に重ねて配置するのは難しい。

そこで、本発明は、蓄積時間が異なる３つ以上の信号を合成してより高ダイナミックレンジ化を図るに当たって、１画素列に対してより少ない数のカラム回路での信号処理の実現を可能にした物理量検出装置、物理量検出装置の駆動方法および撮像装置を提供することを目的とする。

上記目的を達成するために、本発明では、外部から与えられる物理量を電気信号に変換する画素が行列状に２次元配置されてなる画素アレイ部と、前記画素アレイ部のＮ行（Ｎは３以上の整数）を読み出し行として並行して走査しつつ前記読み出し行の各画素に対応した信号を読み出す駆動回路と、前記画素アレイ部の１画素列あたりＭ個（１＜Ｍ＜Ｎ）ずつ設けられたカラム回路からなるＭ系統の信号処理回路とを備えた物理量検出装置において、走査の単位期間をＨとするとき、各系統が平均（Ｍ／Ｎ）・Ｈの周期で次の読み出し行の信号処理に移ることによって、前記駆動回路による走査によって順番に読み出されるＮ行の読み出し行の画素から出力される信号を順番に取り込んで処理する構成を採っている。

上記構成の物理量検出装置において、前記駆動回路が画素アレイ部のＮ行を読み出し行として並行して走査しつつ前記読み出し行のＮ種類の異なる蓄積時間に対応した信号を読み出す一方、走査の単位期間をＨとして、前記信号処理回路の各系統が平均（Ｍ／Ｎ）・Ｈの周期で次の読み出し行の信号処理に移ることで、読み出し行の行数Ｎよりも少ないＭ系統の信号処理回路によってＮ行の読み出し行の信号を処理することができる。さらに、前記駆動回路が前記Ｎ行の読み出し行の各走査を互いにほぼ等間隔にずらしたタイミングで進め、前記Ｍ系統の信号処理回路はこれに同期した動作期間で信号処理を行うことで、対称性がよく効率の良い処理を行うことができる。

本発明によれば、読み出し行の行数Ｎよりも少ないＭ系統の信号処理回路によってＮ行の読み出し行の信号を処理することができるために、蓄積時間が異なる３つ以上の信号を合成してより高ダイナミックレンジ化を図るに当たって、１画素列に対してより少ない数のカラム回路での信号処理を実現できる。

以下、本発明の実施の形態について図面を参照して詳細に説明する。

ここでは、外部から与えられる物理量を検出する物理量検出装置として、例えば、被写体を経た入射光の光強度を検出する固体撮像装置を例に挙げて説明するものとする。

図１は、本発明の一実施形態に係る固体撮像装置の構成の概略を示すシステム構成図である。本実施形態では、固体撮像装置として、例えばＣＭＯＳ(Complementary Metal Oxide Semiconductor)イメージセンサを例に挙げて説明するものとする。

図１に示すように、本実施形態に係る固体撮像装置１０は、画素アレイ部１１、垂直駆動回路１２、複数であるＭ系統（本例ではＭ＝２）のカラム回路（列並列信号処理回路）群１３，１４、水平駆動回路１５，１６、出力回路１７，１８および制御回路１９を有するシステム構成となっている。

画素アレイ部１１は、入射光をその光量（外部の物理量）に応じた電荷量に光電変換する光電変換素子を含む画素２０が行列状（マトリックス状）に多数２次元配置された構成となっている。画素２０の具体的な構成については後述する。画素アレイ部１１には、行列状の画素配置に対して画素行ごとに画素駆動配線２１が配線され、画素列ごとに垂直信号線２２が配線されている。

垂直駆動回路１２は、シフトレジスタあるいはデコーダなどによって構成され、画素アレイ部１１の各画素２０を行単位で順次選択走査し、その選択行の各画素に対して画素駆動配線２１を通して必要な駆動パルス（制御パルス）を供給する。

ここでは、図示を省略するが、垂直駆動回路１２は、画素２０を行単位で順に選択して当該選択行の各画素２０の信号を読み出す読み出し動作を行うための読み出し走査系と、当該読み出し走査系による読み出し走査よりもシャッタ速度に対応した時間分だけ前に同じ行の画素２０の光電変換素子にそれまでに蓄積された電荷を捨てる（リセットする）電子シャッタ動作を行うための電子シャッタ走査系とを有する構成となっている。

画素２０における信号電荷の蓄積時間（露光時間）は、読み出し走査系による読み出し走査の間隔を何行にするかで決まる。但し、読み出し走査系による読み出し走査の後に電子シャッタ走査系によるシャッタ走査によって光電変換素子の不要な電荷がリセットされた場合には、そのタイミングから、読み出し走査系による次の読み出し走査によって画素２０の信号が読み出されるタイミングまでの期間が、画素２０における信号電荷の蓄積時間となる。すなわち、電子シャッタ動作とは、光電変換素子に蓄積された信号電荷をリセットし、新たに信号電荷の蓄積を開始する動作である。

選択行の各画素２０から出力される信号は、垂直信号線２２の各々を通してカラム回路群１３またはカラム回路群１４に供給される。カラム回路群１３，１４は、画素アレイ部１１の例えば画素列ごとに、即ち１画素列に対して１対１の対応関係をもって各カラム回路１３Ａ，１４Ａが画素アレイ部１１の上下にそれぞれ配置され、１行分の各画素２０から出力される信号を画素列ごとに受けて、その信号に対して画素固有の固定パターンノイズを除去するためのＣＤＳ(Correlated Double Sampling;相関二重サンプリング)や信号増幅などの信号処理を行う。カラム回路群１３，１４の各カラム回路１３Ａ，１４Ａに、Ａ／Ｄ（アナログ／デジタル）変換機能を持たせた構成を採ることも可能である。

水平駆動回路１５，１６は、カラム回路群１３，１４に対応して設けられている。水平駆動回路１５は、水平走査回路１５１、水平選択スイッチ群１５２および水平信号線１５３によって構成されている。水平走査回路１５１は、シフトレジスタなどによって構成され、水平選択スイッチ群１５２の各スイッチを順に選択することにより、カラム回路群１３の各カラム回路１３Ａで信号処理後の１行分の信号を水平信号線１５３に順番に出力させる。

水平駆動回路１６も、水平駆動回路１５と同様に、水平走査回路１６１、水平選択スイッチ群１６２および水平信号線１６３によって構成され、水平走査回路１６１による水平走査によって水平選択スイッチ群１６２の各スイッチを順に選択することにより、カラム回路群１４の各カラム回路１４Ａで信号処理後の１行分の信号を水平信号線１６３に順番に出力させる。

出力回路１７，１８は、カラム回路群１３，１４の各カラム回路１３Ａ，１４Ａから水平選択スイッチ群１５２，１６２および水平信号線１５３，１６３を通して順に供給される信号に対して種々の信号処理を施して出力信号ＯＵＴ１，ＯＵＴ２として出力する。これら出力回路１７，１８では、例えば、バッファリングだけを行う場合もあるし、あるいはバッファリングの前に黒レベル調整、列ごとのばらつきの補正、信号増幅、色関係処理などを行う場合もある。

制御回路１９は、図示せぬインターフェースを介して本固体撮像装置１０の動作モードなどを指令するデータを外部から受け取り、また本固体撮像装置１０の情報を含むデータを外部に出力するとともに、垂直同期信号ＶｓｙＮｃ、水平同期信号ＨｓｙＮｃおよびマスタークロックＭＣＫに基づいて、垂直駆動回路１２、カラム回路群１３，１４および水平駆動回路１５，１６などの動作の基準となるクロック信号や制御信号などを生成し、これら各回路に対して与える。

（画素回路）
図２は、画素２０の回路構成の一例を示す回路図である。

図２に示すように、本回路例に係る画素２０は、光電変換素子、例えばフォトダイオード２３に加えて、例えば転送トランジスタ２４、リセットトランジスタ２５、増幅トランジスタ２６および選択トランジスタ２７の４つのトランジスタを有する画素回路となっている。ここでは、これらトランジスタ２４〜２７として、例えばＮチャネルのＭＯＳトランジスタを用いている。この画素２０に対して、画素駆動配線２１として、転送配線２１１、リセット配線２１２および選択配線２１３が同一行の画素に対して共通に配線されている。

図２において、フォトダイオード２３は、受光した光をその光量に応じた電荷量の光電荷（ここでは、電子）に光電変換する。フォトダイオード２３のカソードは、転送トランジスタ２４を介して増幅トランジスタ２６のゲートと電気的に接続されている。この増幅トランジスタ２６のゲートと電気的に繋がったノードをＦＤ（フローティングディフュージョン）部２８と呼ぶ。このＦＤ部２８は、電荷を電圧に変換する作用をなす。

転送トランジスタ２４は、フォトダイオード２３のカソードとＦＤ部２８との間に接続され、ゲートに転送配線２１１を介して転送パルスφＴＲＦが与えられることによってオン状態となり、フォトダイオード２３で光電変換され、ここに蓄積された光電荷をＦＤ部２８に転送する。

リセットトランジスタ２５は、ドレインが電源配線Ｖｄｄに、ソースがＦＤ部２８にそれぞれ接続され、ゲートにリセット配線２１２を介してリセットパルスφＲＳＴが与えられることによってオン状態となり、フォトダイオード２３からＦＤ部２８への信号電荷の転送に先立って、ＦＤ部２８の電荷を電源配線Ｖｄｄに捨てることによって当該ＦＤ部２８をリセットする。

増幅トランジスタ２６は、ゲートがＦＤ部２８に、ドレインが電源配線Ｖｄｄにそれぞれ接続され、リセットトランジスタ２５によってリセットした後のＦＤ部２８の電位をリセットレベルとして出力し、さらに転送トランジスタ２４によってフォトダイオード２３から信号電荷を転送した後のＦＤ部２８の電位を信号レベルとして出力する。

選択トランジスタ２７は、例えば、ドレインが増幅トランジスタ２６のソースに、ソースが垂直信号線２２にそれぞれ接続され、ゲートに選択配線２１３を介して選択パルスφＳＥＬが与えられることによってオン状態となり、画素２０を選択状態として増幅トランジスタ２６から出力される信号を垂直信号線２２に中継する。

なお、この選択トランジスタ２７については、電源配線Ｖｄｄと増幅トランジスタ２６のドレインとの間に接続した回路構成を採ることも可能である。

また、画素２０としては、上記構成の４トランジスタ構成のものに限られるものではなく、増幅トランジスタ２６と選択トランジスタ２７を兼用した３トランジスタ構成のものなどであっても良い。

上記構成の固体撮像装置１０において、本発明では、画素２０における信号電荷の蓄積時間が異なる３つ以上の信号を合成してより高ダイナミックレンジ化を図る際の、画素アレイ部１１に対する垂直駆動回路１２による走査およびカラム回路群１３，１４の動作を特徴としている。

垂直駆動回路１２は、信号電荷の蓄積時間が異なる、即ち感度が異なるＮ個（Ｎは３以上の整数、本例ではＮ＝３）の信号を得るために、３つの行を読み出し行として並行して同時に走査することになる。この走査を実現するための垂直駆動回路１２の構成の一例を図３に示す。

ここでは、選択行の各画素２０の信号を読み出す読み出し動作を行うための読み出し走査系について示している。電子シャッタ走査系も基本的に、読み出し走査系と同様の構成を採ることになる。

画素アレイ部１１の３行を並行して走査して感度が異なる３つの信号を得るとした場合に、垂直駆動回路１２の読み出し走査系は、例えば３個のシフトレジスタ１２１，１２２，１２３を有し、これら３個のシフトレジスタ１２１，１２２，１２３には互いに約１／３Ｈ（Ｈは走査の単位期間）ずれた垂直クロックパルスＶＣＫ１，ＶＣＫ２，ＶＣＫ３が与えられる構成となっている。

このように、画素アレイ部１１の例えば３行を並行して走査する際に、３個のシフトレジスタ１２１，１２２，１２３に互いに約（１／３）Ｈずつずれた垂直クロックパルスＶＣＫ１，ＶＣＫ２，ＶＣＫ３を与えることで、３つの読み出し行の各走査は１Ｈ周期で行われるが、それぞれの走査タイミングはほぼ１／３Ｈずれることになる。

垂直駆動回路１２による走査の概念を図４に示す。垂直駆動回路１２により、ｎ行目、ｍ行目およびｑ行目の３つの行が読み出し行Ａ，Ｂ，Ｃとして並行して同時に走査される（Ａ）。走査が１Ｈ進むことで、３つの読み出し行Ａ，Ｂ，Ｃが（ｎ＋１）行目、（ｍ＋１）行目および（ｑ＋１）行目にそれぞれ１行進んだ状態になる（Ｂ）。

走査される行とカラム回路群１３（１４）の各カラム回路１３Ａ（１４Ａ）との対応関係を図５および図６に示す。ここで、例えば、読み出し行Ａの走査がｎ行目に来ており、カラム回路がその行の信号を処理したり、保持したりしている状態を、Ａ（ｎ）と書いている（カラム回路がパイプライン型の場合は、その初段について考えている）。読み出し行Ａ，Ｂ，Ｃそれぞれの走査は、１Ｈ周期で行っているが、それぞれの走査タイミングをほぼ１／３Ｈずつずらしている。

先ず、読み出し行Ａの走査をｎ行目に進め、ｎ行目の選択配線２１３（図２参照）を駆動してｎ行目の画素を選択し、次いでｎ行目の転送配線２１１やリセット配線２１２（図２参照）を駆動してｎ行目の読み出し行Ａの各画素の信号を読み出す。この読み出し行Ａの各画素の信号は、カラム回路群１３，１４の一方、例えばカラム回路群１３の各カラム回路１３Ａに取り込まれ、これらカラム回路１３Ａで処理が行われる。この信号処理の途中でｎ行目の読み出し動作を終了し、ｎ行目の選択配線２１３を駆動してｎ行目の画素を垂直信号線２２から切り離す。

次に、読み出し行Ｂの走査をｍ行目に進め、ｍ行目の選択配線２１３を駆動してｍ行目の画素を選択し、次いでｍ行目の転送配線２１１やリセット配線２１２を駆動してｍ行目の読み出し行Ｂの各画素の信号を読み出す。この読み出し行Ｂの各画素の信号は、カラム回路群１４の各カラム回路１４Ａに取り込まれ、これらカラム回路１４Ａで処理が行われる。この処理の途中でｍ行目の読み出し動作を終了し、ｍ行目の選択配線２１３を駆動してｍ行目の画素を垂直信号線２２から切り離す。

次に、カラム回路１３Ａのｎ行目に対する動作を終了し、読み出し行Ｃの走査をｑ行目に進め、ｑ行目の選択配線２１３を駆動してｑ行目の画素を選択し、次いでｑ行目の転送配線２１１やリセット配線２１２を駆動してｑ行目の読み出し行Ｃの各画素の信号を読み出す。この読み出し行Ｃの各画素の信号は、カラム回路群１３の各カラム回路１３Ａに取り込まれ、これらカラム回路１３Ａで処理が行われる。この処理の途中でｑ行目の読み出し動作を終了し、ｑ行目の選択配線２１３を駆動してｑ行目の画素を垂直信号線２２から切り離す。

次に、カラム回路１４Ａのｍ行目に対する動作を終了し、読み出し行Ａの走査をｎ＋１行目に進め、ｎ＋１行目の選択配線２１３を駆動してｎ＋１行目の画素を選択し、次いでｎ＋１行目の転送配線２１１やリセット配線２１２を駆動してｎ＋１行目の読み出し行Ａの各画素の信号を読み出す。この読み出し行Ａの各画素の信号は、カラム回路群１４の各カラム回路１４Ａに取り込まれ、これらカラム回路１４Ａで処理が行われる。

以降同様にして、ｍ＋１行目の読み出し行Ｂの各画素の信号がカラム回路群１３の各カラム回路１３Ａで、ｑ＋１行目の読み出し行Ｃの各画素の信号がカラム回路群１４の各カラム回路１４Ａで、ｎ＋２行目の読み出し行Ａの各画素の信号カラム回路群１３の各カラム回路１３Ａで、ｍ＋２行目の読み出し行Ｂの各画素の信号がカラム回路群１４の各カラム回路１４Ａで、ｑ＋２行目の読み出し行Ｃの各画素の信号がカラム回路群１３の各カラム回路１３Ａで、……、という具合に、読み出し行Ａ，Ｂ，Ｃの各画素の信号がカラム回路群１３，１４で交互に処理される。

このようにして、カラム回路群１３，１４で交互に処理された読み出し行Ａ，Ｂ，Ｃの蓄積時間が異なる、即ち感度が異なる３つの画素信号は、水平走査回路１６１による水平走査によって各読み出し行Ａ，Ｂ，Ｃごとに順番に読み出され、後段の信号処理系において合成処理される。この感度が異なる例えば３つの信号を合成することで、感度が異なる２つの信号を合成する場合に比べて、より広ダイナミックレンジ化を図ることができる。

ここで、１つのカラム回路動作、即ちカラム回路１３Ａ，１４Ａの各動作は、走査の単位である１Ｈ期間ではなく、平均で（２／３）Ｈの周期になるように行われる。換言すれば、画素アレイ部１１の１画素列あたりＭ個（本例では、Ｍ＝２）ずつ設けられたカラム回路１３Ａ，１４Ａは、平均（２／３）Ｈで順番に動作し、垂直駆動回路１３による走査によって順番に読み出される３行の読み出し行Ａ，Ｂ，Ｃの対応する画素列の３個の画素から出力される信号を順番に取り込んで処理する。ここで、クロックのつじつま合わせや、短い他の処理をはさむなどの理由で、厳密に（２／３）Ｈの周期の動作ではなくとも、平均して（２／３）Ｈの時間で次の行の信号処理に移ればよい。（２／３）Ｈ周期の動作に近い方が対称性が良いので好ましい。

また、カラム回路１３Ａ，１４Ａは、互いにほぼ等間隔にずれた動作期間、具体的には読み出し行Ａ，Ｂ，Ｃの各走査タイミングに同期した動作期間で信号処理を行う。さらに、画素２０とカラム回路１３Ａ，１４Ａをつなぐ期間を、カラム回路１３Ａ，１４Ａの各動作期間の前半に制限している。カラム回路１３Ａ，１４Ａの各動作期間の後半のうちに、各カラム回路１３Ａ，１４Ａは、水平信号線に信号を出力するか、パイプライン方式の場合は次段に信号を転送して、次の信号の受け入れに備える。

従来のカラム回路の動作では画素アレイ部１１の走査と同期して１Ｈごとに次の行の処理を行うようにしていたが、本発明では、上述したように、走査は１Ｈ期間に１行進むが、カラム回路１３Ａ，１４Ａの動作は１Ｈ期間ではなく、平均（２／３）Ｈの期間で次の行の処理に進むことで、読み出し行Ａ，Ｂ，Ｃから読み出される３個の信号に対して１画素列に２つのカラム回路１３Ａ，１４Ａしかないにもかかわらず、３つの読み出し行Ａ，Ｂ，Ｃの各画素の信号を扱うことができる。

また、カラム回路１３Ａ，１４Ａの各動作期間をほぼ等間隔にずらすことで、２つのカラム回路１３Ａ，１４Ａの待ち時間等が各回路１３Ａ，１４Ａで同じになる、即ち２つのカラム回路１３Ａ，１４Ａの動作が対称になって各回路１３Ａ，１４Ａの特性差を小さくすることができるとともに、一方のカラム回路に画素の信号を取り込んでいる時間に他方のカラム回路が処理を行うことで、時間を有効利用できるために、動作速度を上げることができる。

ここで、特許請求の範囲における「等間隔」とは、間隔が完全に一致する完全等間隔のみならず、±１０％程度の範囲内で差がある場合も含むものとする。例えば、完全等間隔の状態から誤差範囲内で微小な差がある場合や、完全等間隔の状態から±１０％以内の範囲で差がある場合であっても、上記の作用効果を得ることができる。

また、完全等間隔の状態から±１０％程度の範囲内に限らず、完全等間隔の状態から±３３％の範囲内でずれた動作期間で信号処理を行うことで、上記の場合と同等の作用効果を得ることができる。例えば、図７に示すように、完全等間隔の状態から±３３％の範囲内であれば非対称性があまり大きくならないために、ある程度同様の効果を得ることができる。

なお、このカラム回路１３Ａ，１４Ａの各動作期間をほぼ等間隔にずらすことに伴う作用効果については、上記実施形態に係る固体撮像装置１０に限らず、画素アレイ部１１から読み出される画素の信号を複数系統のカラム回路群によって処理する構成を採る物理量検出装置全般について言えることである。

例えば、この部分だけの適用により、図８に示すように、１行の読み出し行を走査する場合に、カラム回路１３Ａ，１４Ａで順に信号処理をすることが考えられる。例えば、画素の読み出し時間に対して、カラム回路１３Ａ，１４Ａの処理時間の方が長い場合に、時間を有効利用して動作速度を上げることができる。また、カラム回路１３Ａ，１４Ａの動作の対称性がよいので、カラム回路１３Ａ，１４Ａの特性差を小さくすることができる。

また、本実施形態の場合のように、３行の読み出し行Ａ，Ｂ，Ｃに対してカラム回路１３Ａ，１４Ａを各画素列の上下に１個ずつ、計２個配置した構成を採ることで、カラム回路１３Ａ，１４Ａを同じ側で上下に重ねて配置する場合（図１４参照）のように、垂直信号線２２を他のカラム回路を通過させて配線する必要がないために、配線が込み合うとか、ノイズが乗るという問題はなく、最も好ましい実施形態と言える。

すなわち、２系統のカラム回路群１３，１４で、それよりも多い行数の並行走査される読み出し行の信号を処理することにより、例えば、蓄積時間が異なる３つ以上の信号を２つのカラム回路１３Ａ，１４Ａで扱うことができるために、扱う信号数を増やしてのダイナミック拡大処理時の精度を上げることができる。また、カラム回路群を３系統以上配置するのに対してチップコストを安くすることできるとともに、画素の微細化への対応とノイズ低減とを両立させることができる。

ただし、並行して走査する読み出し行の行数は３行に限られるものではなく、４行以上であっても良く、またカラム回路群の系統数も２系統に限られるものではなく、３系統以上であっても良い。

カラム回路群が３系統以上の場合は、カラム回路群を画素部に対して同じ側で上下に重ねて配置する構成を採るとしても、画素アレイ部１１のＮ行（Ｎは３以上の整数）を並行して走査する際に、１画素列あたりＭ個（１＜Ｍ＜Ｎ）ずつ設けられたカラム回路において、平均（Ｍ／Ｎ）・Ｈで次の読み出し行の信号処理に移ることにより、垂直駆動回路１２による走査によって順番に読み出されるＮ行の読み出し行から出力される信号を順番に取り込んで処理することで、読み出し行の行数よりも少ない系統数のカラム回路群で処理できる利点がある。

なお、読み出し行Ａ，Ｂ，Ｃの間に、適切に電子シャッタ行を設定し、シャッタ走査を走らせることで電子シャッタ動作が可能である。もちろん、本発明は電子シャッタを利用しない固体撮像装置にも同様に適用可能である。

１Ｈ期間中で、電子シャッタ行が動作する期間は、読み出し行Ａ，Ｂ，Ｃの画素読み出し動作の直前や直後の短い時間とすることができる。また、電子シャッタ用の期間を独立に設定し、走査やカラム回路の動作の切り替わりのタイミングのずれ量は、１／３Ｈではなく、１Ｈから電子シャッタにかかる時間だけひいて、１／３した時間ずつとしても良い。このように、電子シャッタやタイミング調整やその他の理由で、走査やカラム回路の動作の切り替わりのタイミングのずれ量がちょうど１／３Ｈではなく、それとは違う値になってもよい。

上記実施形態では、垂直駆動回路１２の読み出し走査系としてシフトレジスタ１２１〜１２３（図３参照）を用いているが、変形例として、シフトレジスタ１２１〜１２３に代えて、アドレスデコーダを用いることもできる。行をアドレスデコーダで選択する場合には、図９に示すように、読出し走査系を1個のアドレスデコーダ１２４を用いて構成することができ、この場合は図１における制御回路１９において、行アドレスを適切に生成した上で、アドレスデコーダ１２４に供給する。行アドレスの生成については、図５に代えて、動作が図１０のようになるように行う。図６については変更が無い。これにより、画素読出し動作を行う期間は正しく該当行を選択するようになっている。画素読出し動作を行う期間以外は他の行を選択することができるので、例えば電子シャッタ行の駆動期間を画素読出し動作の期間と重ねない場合は、電子シャッタ走査系も同一のアドレスデコーダ１２４を用いることができる。

また、上記実施形態においては、カラム回路群１３，１４の各カラム回路１３Ａ，１４Ａを１画素列に対して１対１の対応関係をもって配置するとしたが、カラム回路１３Ａ，１４Ａを複数の画素列で共有して時分割で用いる構成を採ることも可能である。この構成を採る場合も、共有した複数の画素列の処理を終えてから次の行に走査が進む場合は、本質的に同じ動作が可能である。

また、上記実施形態においては、並行して走査している３つの行は蓄積時間が異なるとしているが、ダイナミックレンジの拡大程度が３倍で良い場合や、何らかの目的で近接した時刻の３つの信号を得たいなどの場合には、必ずしもその必要は無い。本発明は基本的に１列当たり複数のカラム回路を配して、画素部ではそれよりも多くの行を並行して走査する場合全般に適用できる。

また、上記実施形態においては、外部から与えられる物理量を検出する物理量検出装置として、被写体を経た入射光の光強度を検出する固体撮像装置を例に挙げたが、固体撮像装置に限られるものではなく、検出電極と指の表面との間に指紋の凹凸に応じて形成される静電容量を検出する指紋検出装置（静電容量検出装置）、あるいは、外部から与えられる物理量として圧力や化学物質の分布などを検出する検出装置であっても良く、外部から与えられる物理量を検出する検出部および当該検出部の信号を選択的に信号線に出力する選択トランジスタを含む画素が行列状に２次元配置されてなる物理量検出装置全般に適用可能である。

［適用例］
先述した実施形態に係る固体撮像装置１０は、デジタルスチルカメラやビデオカメラ等の撮像装置において、その撮像デバイス（画像入力デバイス）として用いて好適なものである。

ここに、撮像装置とは、撮像デバイスとしての固体撮像装置、当該固体撮像装置の撮像面（受光面）上に被写体の像光を結像させる光学系および当該固体撮像装置の信号処理回路を含むカメラモジュール（例えば、携帯電話等の電子機器に搭載されて用いられる）、当該カメラモジュールを搭載したデジタルスチルカメラやビデオカメラ等のカメラシステムを言うものとする。

図１１は、本発明に係る撮像装置の構成の一例を示すブロック図である。図１１に示すように、本例に係る撮像装置は、レンズ４１を含む光学系、撮像デバイス４２、カメラ信号処理回路４３等によって構成されている。

レンズ４１は、被写体からの像光を撮像デバイス４２の撮像面に結像する。撮像デバイス４２は、レンズ４１によって撮像面に結像された像光を画素単位で電気信号に変換して得られる画像信号を出力する。この撮像デバイス４２として、先述した実施形態に係る固体撮像装置１０が用いられる。カメラ信号処理部４３は、撮像デバイス４２から出力される画像信号に対して種々の信号処理を行う。

上述したように、ビデオカメラや電子スチルカメラ、さらには携帯電話等のモバイル機器向けカメラモジュールなどの撮像装置において、その撮像デバイス４２として先述した実施形態に係る固体撮像装置１０を用いることで、次のような作用効果を得ることができる。

すなわち、先述した実施形態に係る固体撮像装置１０では、蓄積時間が異なる３つ以上の信号を合成することで、より高ダイナミックレンジ化を図ることができるために、撮像画像の画質をより向上でき、また蓄積時間が異なる３つ以上の信号を合成してより高ダイナミックレンジ化を図るに当たって、１画素列に対してより少ない数のカラム回路での信号処理を実現できることで、チップサイズの微細化およびチップコストの低減を図ることができるために、撮像装置の小型化および低コスト化に大きく寄与できる利点がある。

本発明の一実施形態に係る固体撮像装置の構成の概略を示すシステム構成図である。 画素の回路構成の一例を示す回路図である。 垂直駆動回路の構成の一例を示すブロック図である。 垂直駆動回路による走査の概念図である。 走査される行とカラム回路との対応関係を示す図（その１）である。 走査される行とカラム回路との対応関係を示す図（その２）である。 複数のカラム回路がほぼ等間隔にずれて動作する状態の説明図である。 １行の読み出し行を走査する場合の走査される行とカラム回路との対応関係を示す図である。 垂直駆動回路の構成の他の例を示すブロック図である。 読み出し走査系を１個のアドレスデコーダを用いて構成した場合の走査される行とカラム回路との対応関係を示す図である。 本発明に係る撮像装置の構成の一例を示すブロック図である。 従来技術の概念図である。 ２系統のカラム回路群による１Ｈ期間の動作説明図である。 カラム回路群が３系統の場合における課題の説明図である。

符号の説明

１１…画素アレイ部、１２…垂直駆動回路、１３，１４…カラム回路（列並列信号処理回路）群、１５，１６…水平駆動回路、１７，１８…出力回路、１９…制御回路、２０…画素、２１…画素駆動配線、２２…垂直信号線、２３…フォトダイオード、２４…転送トランジスタ、２５…リセットトランジスタ、２６…増幅トランジスタ、２７…選択トランジスタ、２１１…転送配線、２１２…リセット配線、２１３…選択配線

Claims (9)

1. 外部から与えられる物理量を電気信号に変換する画素が行列状に２次元配置されてなる画素アレイ部と、
   前記画素アレイ部のＮ行（Ｎは３以上の整数）を読み出し行として並行して走査しつつ前記読み出し行の各画素に対応した信号を読み出す駆動回路と、
   前記画素アレイ部の１画素列あたりＭ個（１＜Ｍ＜Ｎ）ずつ設けられたカラム回路からなり、前記読み出し行から出力される信号を順番に取り込んで処理し、走査の単位期間をＨとするとき、各系統が平均（Ｍ／Ｎ）・Ｈの周期で次の読み出し行の信号処理に移るＭ系統の信号処理回路と
   を備えたことを特徴とする物理量検出装置。
2. 前記駆動回路は、前記Ｎ行の読み出し行の各走査を互いに等間隔にずらしたタイミングで進める
   ことを特徴とする請求項１記載の物理量検出装置。
3. 前記Ｍ系統の信号処理回路は、前記Ｎ行の読出し行から交互に供給される信号を受けて、各系統が互いに等間隔にずれた動作期間で信号処理を行う
   ことを特徴とする請求項１記載の物理量検出装置。
4. 前記Ｍ系統の信号処理回路は、前記Ｎ行の読出し行から交互に供給される信号を受けて、各系統が互いに等間隔から±３３％の範囲内でずれた動作期間で信号処理を行う
   ことを特徴とする請求項１記載の物理量検出装置。
5. 前記駆動回路は、前記Ｎ行の読み出し行の各走査を互いにほぼ等間隔にずらしたタイミングで進め、
   前記Ｍ系統の信号処理回路は、前記Ｎ行の読出し行から交互に供給される信号を受けて、前記Ｎ行の読み出し行の各走査タイミングに同期した動作期間で信号処理を行う
   ことを特徴とする請求項１記載の物理量検出装置。
6. Ｍ＝２であり、
   ２系統の信号処理回路は、前記画素アレイ部を挟んで１系統ずつ設けられている
   ことを特徴とする請求項１記載の物理量検出装置。
7. 外部から与えられる物理量を電気信号に変換する画素が行列状に２次元配置されてなる画素アレイ部と、
   前記画素アレイ部の各画素を行単位で走査しつつ走査行の各画素の信号を読み出す駆動回路と、
   前記画素アレイ部の１画素列あたり複数個ずつ設けられたカラム回路よりなる、前記駆動回路による走査によって読み出される読み出し行の画素から出力される信号を処理する複数系統の信号処理回路とを備え、
   前記複数系統の信号処理回路は、互いにほぼ等間隔にずれた動作期間で信号処理を行う
   ことを特徴とする物理量検出装置。
8. 外部から与えられる物理量を電気信号に変換する画素が行列状に２次元配置されてなる画素アレイ部と、
   前記画素アレイ部のＮ行（Ｎは３以上の整数）を読み出し行として並行して走査しつつ前記読み出し行の各画素に対応した信号を読み出す駆動回路と、
   前記画素アレイ部の１画素列あたりＭ個（１＜Ｍ＜Ｎ）ずつ設けられたカラム回路よりなるＭ系統の信号処理回路とを備えた物理量検出装置の駆動方法であって、
   走査の単位期間をＨとするとき、前記信号処理回路の各系統を平均（Ｍ／Ｎ）・Ｈの周期で順番に動作させることにより、前記駆動回路による走査によって順番に読み出されるＮ行の読み出し行の信号を順番に取り込んで処理する
   ことを特徴とする物理量検出装置の駆動方法。
9. 外部からの入射光を信号電荷に変換する光電変換素子を含む画素が行列状に２次元配置されてなる画素アレイ部を有する固体撮像装置と、
   被写体からの光を前記固体撮像装置の撮像面上に導く光学系とを具備し、
   前記固体撮像装置は、
   前記画素アレイ部のＮ行（Ｎは３以上の整数）を読み出し行として並行して走査しつつ前記読み出し行の各画素に対応した信号を読み出す駆動回路と、
   前記画素アレイ部の１画素列あたりＭ個（１＜Ｍ＜Ｎ）ずつ設けられたカラム回路からなり、前記読み出し行から出力される信号を順番に取り込んで処理し、走査の単位期間をＨとするとき、各系統が平均（Ｍ／Ｎ）・Ｈの周期で次の読み出し行の信号処理に移るＭ系統の信号処理回路とを備えた
   ことを特徴とする撮像装置。
   

Images