JP4213943B2 - 画質を向上させた画像処理回路 - Google Patents
画質を向上させた画像処理回路 Download PDFInfo
- Publication number
- JP4213943B2 JP4213943B2 JP2002317033A JP2002317033A JP4213943B2 JP 4213943 B2 JP4213943 B2 JP 4213943B2 JP 2002317033 A JP2002317033 A JP 2002317033A JP 2002317033 A JP2002317033 A JP 2002317033A JP 4213943 B2 JP4213943 B2 JP 4213943B2
- Authority
- JP
- Japan
- Prior art keywords
- offset
- column
- image
- pixel
- correction circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000035945 sensitivity Effects 0.000 claims description 64
- 238000006243 chemical reaction Methods 0.000 claims description 39
- 239000011159 matrix material Substances 0.000 claims description 9
- 230000000737 periodic effect Effects 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 28
- 230000000875 corresponding effect Effects 0.000 description 14
- 230000010354 integration Effects 0.000 description 11
- 239000003990 capacitor Substances 0.000 description 10
- 101710170230 Antimicrobial peptide 1 Proteins 0.000 description 4
- 241000497429 Obus Species 0.000 description 4
- 238000005070 sampling Methods 0.000 description 3
- 101710170231 Antimicrobial peptide 2 Proteins 0.000 description 2
- 230000002596 correlated effect Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 101100383179 Arabidopsis thaliana CDS5 gene Proteins 0.000 description 1
- 101000980998 Arabidopsis thaliana Phosphatidate cytidylyltransferase 4, chloroplastic Proteins 0.000 description 1
- 101710178747 Phosphatidate cytidylyltransferase 1 Proteins 0.000 description 1
- 102100031075 Serine/threonine-protein kinase Chk2 Human genes 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
- H04N25/633—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current by using optical black pixels
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Color Television Image Signal Generators (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Image Signal Circuits (AREA)
- Color Image Communication Systems (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体イメージセンサ、例えばＣＭＯＳイメージセンサやＣＣＤイメージセンサなどの画像処理回路に関し、特に、コラム毎に発生する縞模様などのノイズを抑制して画質を向上させたイメージセンサの画像処理回路に関する。
【０００２】
【従来の技術】
半導体イメージセンサのうち、例えばＣＭＯＳイメージセンサは、光電変換素子を有する画素を行列に配置した画素アレイを有し、その画素アレイ上にＲＧＢなどのカラーフィルタが設けられ、各画素が、カラーフィルタに対応して、ＲＧＢそれぞれの階調値に対応した光電変換信号を出力する。画素アレイの行方向には、各画素を選択する行選択線と、各画素の電位をリセットするリセット線とが設けられ、画素アレイの列方向には、各画素の光電変換信号をコラム出力回路に伝播するコラム線が設けられている。そして、このコラム線には、光電変換信号を増幅しそのリセットノイズを削除するなどの機能を有するコラム出力回路がそれぞれ設けられ、コラム出力回路の出力信号が出力バスを介して、画像処理回路に供給される。
【０００３】
画像処理回路は、カラープロセッサとも称され、センサの感度補正、色補間処理、色調整処理、ガンマ変換処理、出力フォーマット変換処理などを行って、所望のフォーマットの画像信号を出力する。
【０００４】
このようなＣＭＯＳイメージセンサは、例えば、以下の先行技術に開示されている。
【０００５】
【特許文献１】
特開平２００２−２１８３２４号公報
【０００６】
【発明が解決しようとする課題】
イメージセンサは、コラム毎にコラム出力回路が設けられ、その出力信号である画素信号が共通の出力バスを介してカラープロセッサに供給される。各コラム出力回路と、そのコラム出力回路からカラープロセッサまでの画素信号を供給する回路は、並列構成であり、各コラム毎に特性バラツキがないように設計される。
【０００７】
しかしながら、イメージセンサから生成される画像信号によって画像表示または画像出力を行うと、その出力画像に縦方向の縞模様が規則的にまたは周期的に発生するという問題がある。特に、一様な色の画像を出力する場合に、このような縦方向の縞模様が目立つことがある。
【０００８】
そこで、本発明の目的は、出力画像に縦方向の縞模様が発生することを抑制できるイメージセンサを提供することにある。
【０００９】
【課題を解決するための手段】
上記の目的を達成するために、本発明の一つの側面は、光電変換素子を有し行列方向に配置された画素の光電変換信号を各列毎に増幅して出力される画素信号に対して、所定のオフセットを加減算し、所定のゲインを乗算する色感度補正回路を有し、前記所定のオフセットは、各色に応じて設定された第１のオフセットと複数のコラムに応じて設定された第２のオフセットとを含むことを特徴とするカラーイメージセンサ用の画像処理回路である。
【００１０】
本発明の側面によれば、色感度補正回路のオフセットに、各色に応じて設定された第１のオフセットと複数のコラムに応じて設定された第２のオフセットとを含ませることにより、コラム毎のコラム出力回路や出力信号供給回路などに起因する周期的な縦方向の縞模様を抑制することができ、画質を向上させることができる。
【００１１】
上記の発明の側面において、より好ましい実施例によれば、少なくとも１フレームの画像の輝度に応じて、前記第２のオフセットを調整するオフセット調整部を有する。このオフセット調整部は、例えば、より高い輝度の場合は第２のオフセットがより大きく調整され、より低い輝度の場合は第２のオフセットがより小さく調整される。これにより、高い輝度の画面で縦縞の発生がより効果的に抑制される。
【００１２】
上記の発明の側面において、より好ましい実施例によれば、コラム毎の画素信号と、少なくとも１フレームの画像の輝度に対応する基準値とを比較して、前記第２のオフセットを動的に生成するオフセット生成部を有することを特徴とする。これにより、各イメージセンサ毎に最適化された第２のオフセットが生成され、より適切に出力画像内の縦縞の発生が抑制される。
【００１３】
上記の目的を達成するために、本発明の第２の側面は、光電変換素子を有し行列方向に配置された画素の光電変換信号を各列毎に増幅して出力される画素信号に対して、複数のコラムに応じて設定されたオフセットを加減算する補正回路を有することを特徴とするイメージセンサ用の画像処理回路である。
【００１４】
上記の第２の側面によれば、画素信号の供給経路に依存して周期的に発生するオフセットが、補正回路により修正されるので、出力画像に現れる縦縞が抑制される。
【００１５】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態例を説明する。しかしながら、本発明の保護範囲は、以下の実施の形態例に限定されるものではなく、特許請求の範囲に記載された発明とその均等物にまで及ぶものである。本発明は、イメージセンサに広く適用可能であるが、以後の実施の形態では、ＣＭＯＳイメージセンサを例にして説明する。
【００１６】
図１は、本実施の形態におけるＣＭＯＳイメージセンサの画素アレイの構成を示す図である。画素アレイ１０は、行方向に配置された複数のリセット電源線ＶＲ、行選択線SLCT、リセット線ＲＳＴと、コラム方向に配置された複数のコラム線ＣＬと、各行選択線、リセット線とコラム線との交差位置に配置された画素PX00〜PX33とを有する。各画素には、画素PX03に示されるとおり、リセット用トランジスタＭ１と、光電変換素子であるフォトダイオードＰＤと、フォトダイオードのカソード電位を増幅するソースフォロワートランジスタＭ２と、行選択線SLCTに応答して、ソースフォロワートランジスタＭ２のソースとコラム線ＣＬとを接続する選択トランジスタＭ３とからなる光電変換回路が設けられる。
【００１７】
行方向に配置された行選択線SLCTやリセット線ＲＳＴは、垂直走査シフトレジスタ及びリセット制御回路１２により駆動制御される。また、列方向に配置された各コラム線ＣＬは、それぞれコラム出力回路１４に接続される。コラム出力回路１４は、後述するとおり、各画素からコラム線ＣＬを経由して供給される光電変換信号を増幅し、リセット動作に伴うリセットノイズを削除して、画素信号を出力する。
【００１８】
コラム出力回路１４から出力される画素信号は、水平走査シフトレジスタ１６により選択されるコラム選択トランジスタＣＳ０〜ＣＳ３を介して、共通出力バスOBusに出力され、出力バスに接続された増幅器AMPにより増幅される。増幅器AMPの出力は、後述するカラープロセッサに供給される。
【００１９】
図２は、コラム出力回路の具体例を示す図であり、図３は、コラム出力回路の動作を示す信号波形図である。図２には、１つの画素ＰＸの回路と、それに図示しないコラム線を介して接続されるコラム出力回路１４とが示される。コラム出力回路１４は、第１のスイッチＳＷ１と、第２のスイッチＳＷ２と、第１のサンプル・ホールドキャパシタＣ１、第２のサンプリング・ホールドキャパシタＣ２と、基準電圧VREFと、第１及び第２のアンプAMP1,AMP2とを有する相関二重サンプリング回路である。また、画素ＰＸとコラム出力回路１４との間に、電流源Ｉ１が設けられている。
【００２０】
この画素ＰＸとコラム出力回路１４の動作について、図３を参照しながら説明する。説明を簡単にするために、行選択線ＳＬＣＴはＨレベルに維持されて、選択トランジスタＭ３は導通状態を維持するものとする。そして、その状態において、リセット期間Ｔ１では、リセット線ＲＳＴがＨレベルになりリセットトランジスタＭ１を導通し、フォトダイオードＰＤのカソード電位VPDがリセットレベルVRにされる。リセット線ＲＳＴがＬレベルになりリセットトランジスタＭ１が非導通になると、カソード電位VPDは、入力光の光量に応じてフォトダイオードＰＤが発生する電流により徐々にレベルを下げる。これが積分期間Ｔ２である。
【００２１】
所定の積分期間Ｔ２を経過した後に、スイッチＳＷ１，ＳＷ２が一時的に導通状態にされて、カソード電位VPDに応じて生成されるソースフォロワートランジスタＭ２からの駆動電流が、選択トランジスタＭ３と図示しないコラム線を介して、キャパシタＣ１を充電する。これにより、ノードＶＣ１は、リセット時の電位Ｖｎに積分期間で低下した電位Ｖｓ（負電位）を加えたレベルＶｓ＋Ｖｎになる。また、ノードＶＣ１の電位は、第１のアンプAMP1を介して第２のキャパシタＣ２にも伝えられる。この時、第２のスイッチＳＷ２も導通状態であり、第１のアンプAMP1の増幅率が１とすると、第２のキャパシタＣ２も第１のキャパシタと同じ電圧状態に充電される。上記のリセット時の電位Ｖｎには、リセット動作に伴うリセットノイズが含まれる。
【００２２】
積分期間Ｔ２の終了後に、リセット線ＲＳＴに再度リセットパルスが供給されて、リセットトランジスタＭ１が導通する。それによりカソード電位VPDは再度リセットレベルに充電される。その後、リセットノイズ読み出し期間Ｔ４経過後に、第１のスイッチＳＷ１が一時的に導通状態にされ、第２のスイッチＳＷ２は非導通状態に維持される。このリセットノイズ読み出し期間Ｔ４においても、積分期間Ｔ２と同様に、カソード電位VPDは受光光量に応じたフォトダイオードの電流によりレベルが低下するが、このリセットノイズ読み出し期間Ｔ４は、積分期間Ｔ２に比較すると短く設定される。但し、積分期間Ｔ２は、入力光の輝度レベルに応じて最適の期間に制御されるので、必ずしも両期間Ｔ２，Ｔ４を単純には比較できない。
【００２３】
このリセットノイズ読み出し期間Ｔ４経過後に、スイッチＳＷ１が導通状態になり、第１のキャパシタＣ１のノードＶＣ１は、リセット後のレベルに応じた電位Ｖｎになる。この電位Ｖｎは、第１のアンプAMP1を介して第２のキャパシタＣ２の第１のアンプ側の端子にも伝えられる。この時、第２のスイッチＳＷ２が非導通状態であるので、第２のキャパシタＣ２のノードＶＣ２はオープン状態になっている。従って、第２のキャパシタＣ２のノードＶＣ２には、積分期間Ｔ２終了時のノードＶＣ１の電位Ｖｓ＋Ｖｎと、リセットノイズ読み出し期間Ｔ４終了時のノードＶＣ１の電位Ｖｎとの差電圧（Ｖｓ＋Ｖｎ）−Ｖｎ＝Ｖｓ分の変動が生じて、それに最初のサンプリング時の基準電圧VREFを加えた電圧VREF＋ＶｓがノードＶＣ２に生成される。この電圧ＶＲＥＦ＋Ｖｓからは、リセットノイズを含む電圧Ｖｎが削除されている。
【００２４】
図２の第３のスイッチＳＷ３は、図１におけるコラムゲートＣＳ０〜ＣＳ３に対応し、上記のノードＶＣ２の電圧（ＶＲＥＦ＋Ｖｓ）が、第２のアンプAMP2により増幅され、水平走査シフトレジスタ１６により導通制御されたコラムゲートＳＷ３を介して、出力バスOBusに出力される。そして、出力バスOBusに設けられた共通増幅器ＡＭＰにより増幅され、後段のＡ／Ｄ変換回路に画素信号として供給される。
【００２５】
図４は、イメージセンサのレイアウト例を示す図である。画素アレイは、図１と同様に、光電変換素子を有する画素PX00〜PX37が行列方向に配置され、行方向に、リセット電源線ＶＲと、行選択線SLCT0-3と、リセット線RST0-3とが設けられ、垂直走査シフトレジスタ兼リセット制御回路１２によりそれぞれ制御される。また、列方向には、コラム線CL0-7が設けられ、それぞれのコラム線CL0-7にコラム出力回路（相関二重サンプリング回路）CDS0-7が設けられている。このコラム出力回路は、コラム線ピッチに整合して配置することが困難であるので、４本のコラム線のピッチに一致する幅を有し、４つのコラム出力回路CDS0-3、CDS4-7が、コラム方向に配列されている。
【００２６】
このようなコラム出力回路の配列に伴って、４本の出力バスOBUS0-3がそれぞれバススイッチBSWを介して、共通のアンプAMPに接続される。従って、コラム線CL0に接続される画素PX00〜PX30の光電変換信号は、コラム出力回路CDS0で検出され、その画素信号は、出力バスOBUS0とバススイッチBSWを介してアンプAMPに供給される。同様に、コラム線CL4に接続される画素PX04〜PX34の光電変換信号も、コラム出力回路CDS4、出力バスOBUS0、バススイッチBSWを介してアンプAMPに供給される。これが、第１の画素信号出力経路である。
【００２７】
更に、コラムCL1やCL5に接続される画素の光電変換信号は、コラム出力回路CDS1、CDS5、出力バスOBUS1を介して、アンプAMPに供給される。これが第２の画素信号出力経路である。同様に、コラムCL2,CL6に接続される画素の信号は、第３の画素信号出力経路を介してアンプAMPに供給され、コラムCL3,CL7に接続される画素の信号は、第４の画素信号出力経路を介してアンプAMPに供給される。
【００２８】
図４のようなレイアウト例の場合は、４つの画素信号出力経路の回路特性や配線特性に応じて、一様な色の画像であっても、コラム毎に画素信号に所定のオフセットが発生して、周期的な縦縞またはコラム方向の縞模様が発生してしまう。このような縦縞の発生を抑制するためには、レイアウトの規則性を失わせるような修正が必要であり、設計工数の増大を招いている。
【００２９】
図５は、本実施の形態におけるイメージセンサのカラープロセッサ（画像処理回路）の構成を示す図である。画素アレイ１０で検出された光電変換信号が、出力バスOBUS、アンプAMP、Ａ／Ｄ変換回路ADCを介して、画素信号Pinとしてカラープロセッサ２０に供給される。画素アレイ１０にＲＧＢのカラーフィルタが設けられている場合は、画素信号Pinは、ＲＧＢ各色の信号になる。
【００３０】
カラープロセッサ２０は、画素アレイ１０の駆動に利用された水平同期信号Hsyncと、垂直同期信号Vsyncと画素クロックPCLKとから、各種のタイミング信号を生成するタイミング発生回路２２を有する。更に、カラープロセッサ２０は、画素信号Pinの色の感度に依存する特性を補正する感度補正回路２４と、各画素で検出される色以外の色の階調値を周囲の画素の画素信号から補間演算によって求める色補間処理回路２８と、色合い（青っぽい青など）を調整する色調整回路３２と、ＬＣＤやＣＲＴなどの画像を出力するデバイス特性（ガンマ特性）に合わせるためのガンマ変換回路３４とを有する。そして、最後に表示装置に適合した画像信号のフォーマットに変換するフォーマット変換回路３８により、画素信号が、NTSCやYUV、YCbCrなどのデジタルコンポーネントのフォーマットに変換されて出力される。
【００３１】
感度補正回路２４は、色の感度に依存する特性を補正するために、各色に対応して設けられた感度補正テーブル２６を参照して、補正演算を行う。
【００３２】
図６はカラーフィルタの一例を示す図であり、図７、図８は、感度補正を説明するための図である。図６に示したカラーフィルタは、ベイヤー配列と称されるものであり、人間の目に最も敏感な緑色（Ｇ）の検出信号をより多く出力することが人間に対して高感度を与えるとの理由から、奇数行には赤色（Ｒ）と緑色（Ｇ）が交互に配置され、偶数行には青色（Ｂ）と緑色（（Ｇ）とが交互に配置される。つまり、このカラーフィルタは、緑色（Ｇ）が市松模様に配置され、赤色（Ｒ）と青色（Ｂ）とが別の市松模様に配置される。このカラーフィルタが設けられることにより、画素アレイからは、各色の階調値（輝度）に対応した画素信号が出力される。
【００３３】
図７は、波長と相対感度との関係を示す図である。ＲＧＢは波長が大、中、小の順に対応し、それぞれの感度は、画素のセンサ感度とカラーフィルタ特性によって決まるものであり、デバイス依存性を持つ。図示されるとおり、緑色（Ｇ）が最も感度が高く、赤色（Ｒ）、青色（Ｂ）は順に感度が低くなる。
【００３４】
図８（Ａ）は、画素アレイへの入力光の光量と、それに対する光電変換されコラム出力回路で増幅されＡ／Ｄ変換された出力値である画素信号Pinとの関係を示している。図７で示したとおり、ＲＧＢによって相対感度が異なることに伴って、入力光に対する出力値の関係は、ＧＲＢの順にゲインが異なり、更に、ＲＧＢそれぞれが異なるオフセット値を有する。従って、このようなオフセットとゲインが異なる画素信号Pinに対して、感度補正を行って、入力光と出力値（画素信号Pin）とをＲＧＢで同じ特性にするためには、図８（Ｂ）に示されるような所定のオフセットKoffとゲインKgainを利用して、画素信号Pinを補正すれば良い。
【００３５】
即ち、図８（Ａ）に示す特性のずれを有するＲＧＢの画素信号Pinに対して、それぞれの色に対して設定された色別のオフセットKoffを減算または加算し、設定された色別のゲインKgainを乗算または除算（以下簡単に乗算で説明する）することで、図８（Ｃ）に示すような特性がそろった画素信号Ｐを得ることができる。即ち、
Ｐ＝（Pin−Koff）×Kgain
の演算が、感度補正回路２４により行われる。上記オフセットKoffとゲインＫgainとが、各色毎に設定され、感度補正テーブル２６に格納されている。図６のベイヤー配列のカラーフィルタの場合は、奇数行の赤色（Ｒ）と緑色（Ｇｒ）、及び偶数行の青色（Ｂ）と緑色（Ｇｂ）とが、異なる感度を有するので、それに対応して、４種類の補正用のオフセットKoffとゲインKgainとがあらかじめ感度補正テーブル２６に格納されている。
【００３６】
カラーフィルタがＲＧＢの補色の色空間であるＣＭＹＫで構成される場合は、ＣＭＹＫそれぞれで感度が異なるので、それにともなって、感度補正テーブル２６には、ＣＭＹＫそれぞれのオフセットとゲインとが設定される。
【００３７】
図５に戻り、色補間処理回路２８は、各画素毎にＲＧＢの画素信号を生成する。図６に示したカラーフィルタの場合は、赤色（Ｒ）に対応する画素には、緑色（Ｇ）や青色（Ｂ）の画素信号を得ることができない。そこで、色補間処理回路２８にて、周囲の画素の信号を補間演算することで、赤色（Ｒ）のカラーフィルタの画素にも、緑色（Ｇ）や青色（Ｂ）の画素信号を生成することができる。そのために、補間用メモリ３０には、周囲の画素の画素信号が一時的に記録されている。そして、色補間処理回路２８は、この補間用メモリ３０内に一時的に記録されている周囲の画素の画素信号に対して補間演算を行う。
【００３８】
ガンマテーブル３６には、ＣＲＴやＬＣＤなどの画像出力デバイスのガンマ特性に変換するための変換テーブルが格納されている。また、フォーマット変換テーブル４０は、NTSCやYUVなどの表示信号フォーマットに変換するためのテーブルである。
【００３９】
さて、図４において説明したように、レイアウト上の制約などから、画素部から出力される画像信号は、コラム毎に所定の特性が重畳されていて、一様な色の画像を撮像した場合に、周期的に縦縞が発生することが確認されている。そこで、本実施の形態では、カラープロセッサ２０内の感度補正回路２４にて、この周期的な縦縞を抑制するための演算を行う。具体的には、感度補正テーブル２６に、感度補正用のオフセットに加えて、周期的な縦縞抑制用のオフセットを設けて、レイアウト上の制約などに起因する縦縞の発生を抑制する。
【００４０】
図９は、本実施の形態における感度補正回路を示す図である。図８にて説明したとおり、感度補正回路２４は、オフセット補正回路２４２とゲイン補正回路２４３とが設けられ、オフセット補正回路２４２にて、画素信号Pinから各色Ｒ、Ｇｒ、Ｂ、Ｇｂ毎に異なるオフセットを加算または減算し、ゲイン補正回路２４３にて、各色毎に異なるゲインを乗算する。それに伴って、感度補正テーブル２６には、各色Ｒ、Ｇｒ、Ｇｂ、Ｂ毎に異なるオフセットRO、GrO、GbO、BOを有する第１のオフセットテーブル２６１と、ゲインRG、GrG、GbG、BGを有するゲインテーブル２６３とが設けられる。
【００４１】
更に、周期的に現れる縦縞を抑制するために、感度補正テーブル２６は、周期性を有する４つのコラム毎に異なるオフセットC1,C2,C3,C4を有する第２のオフセットテーブル２６２を有する。これらのオフセットテーブル２６１，２６２及びゲインテーブル２６３内の設定値は、タイミング発生回路２２が生成するタイミング信号に応じてセレクタ２４５，２４６，２４７でそれぞれ選択され、補正回路２４２，２４３に出力される。そして、第１のオフセットテーブル２６１のオフセット値と、第２のオフセットテーブル２６２のオフセット値とは、加算回路２４４にて加算演算（又は減算演算）され、オフセット補正回路２４２に供給される。
【００４２】
このように、本実施の形態では、感度補正回路２４にオフセット補正回路２４２が設けられているので、その演算機能を利用して、周期的に現れる縦縞模様を抑制する。そのために、コラム毎の特性に違いに伴うオフセット値C1,C2,C3,C4をあらかじめ設定して、感度補正テーブル２６に格納しておく。図４の回路レイアウト例では、４コラム毎に縦縞模様が発生するので、それを抑制するオフセット値も４種類Ｃ１〜Ｃ４である。
【００４３】
尚、図９には、カラーフィルタがＣＭＹＫの場合の感度補正テーブル２６６，２６７，２６８が示されている。その場合は、感度補正用のオフセットテーブル２６６と、縦縞補正用のオフセットテーブル２６７と、感度補正用のゲインテーブル２６８が、テーブル２６１，２６２，２６３に代わって格納される。
【００４４】
図１０は、感度補正回路の演算例を示す図である。（Ａ）はベイヤー配列されたＲＧＢカラーフィルタの場合に、一様な色の画像を撮像したときの４行４列の画素から出力される画素信号Pinの一例である。つまり、１行目の画素信号Pinは、Ｒ１１，Ｇ１２，Ｔ１３，Ｇ１４の画素信号が出力され、２行目の画素信号Pinは、Ｇ２１，Ｂ２２，Ｇ２３，Ｂ２４の画素信号が出力される。３行目、４行目も同様である。この例では、緑色（Ｇ）の画素信号に注目すると、１列目の「６０」に比較して、２列目は＋１、３列目は＋２、４列目は−１になっている。
【００４５】
図１０（Ｂ）に、オフセット値とゲインの設定値が示されている。コラム毎のオフセット値は、上記の傾向を考慮して、Ｃ１＝０，Ｃ２＝１，Ｃ３＝２，Ｃ４＝−１と設定されている。また、色別のオフセットＲＯ，ＧＯ，ＢＯと、色別のゲインＲＧ，ＧＧ，ＢＧも図示の通り設定されている。尚、この例では、奇数行の緑色（Ｇｒ）と偶数行の緑色（Ｇｂ）とは区別されていない。
【００４６】
そこで、図（Ｃ）には、１行目と２行目のコラム１〜４について、感度補正回路の演算式が示されている。コラム毎のオフセットと色別のオフセットを加算したものを、画素信号Pinから減算し、更に色別のゲインを乗算することで、各画素の補正値R11m〜G14m、G21m〜B24mが求められる。このようにして求められた補正後の画素信号Ｐは、図１０（Ｄ）に示される通り、全て同じ「６０」になっている。
【００４７】
図１１は、図９の感度補正回路の変形例を示す図である。図９の例では、色別のオフセットテーブル２６１とコラム別のオフセットテーブル２６２とを別々に設けて、それらを加算回路２４４で加算している。それに対して、図１１の例では、色別のオフセットとコラム別のオフセットとを加算したオフセットC1RO、C2GrO、C3RO、C4GrO、C1GbO、C2BO、C3Gb、C4BOをあらかじめ演算して求めておき、合体したオフセットテーブル２６１に格納している。従って、オフセット用のセレクタ２４５が１つ設けられるだけであり、加算回路２４４は必要ない。ゲインテーブル２６３は図９の例と同じである。
【００４８】
図１２は、第２の実施の形態における感度補正回路を示す図である。この例では、撮像される画像の明るさを示すアンプAPMのゲイン制御信号Gaに従って、コラム別のオフセットＣ１〜Ｃ４を調整するオフセット調整回路２４８が設けられている。それ以外の構成は、図９と同じである。イメージセンサは、画像の明るさに応じて、画素アレイでの積分期間の長さを自動制御する。明るい画像の場合は、積分時間を短く制御して、光電変換信号が飽和しないようにし、また、暗い画像の場合は、積分時間を長く制御して、光電変換信号が十分なレベルになるようにする。従って、画像の明るさを検出して何らかの制御信号を生成している。この制御信号の１つが、アンプAMPのゲイン制御信号Gaである。または、Ａ／Ｄ変換回路ADCのダイナミックレンジ制御信号Daである。明るい画像の場合は、アンプAMPのゲインは低く制御され、またはＡ／Ｄ変換回路のダイナミックレンジは広く制御される。暗い画像の場合は、アンプAMPのゲインは高く制御され、またはＡ／Ｄ変換回路のダイナミックレンジは狭く制御される。
【００４９】
このように画像の明るさに依存する制御信号、例えばゲイン制御信号Gaをオフセット調整回路２４８に与えることで、コラム別のオフセット値を調整する。つまり、明るい画像の時は、コラム別のオフセットがより強調されやすいので、オフセット値もより大きく調整される。また、暗い画像の時は、コラム別のオフセットはあまり強調されないので、オフセット値はより小さく調整される。こうすることにより、画像の輝度に応じた最適なコラム別オフセットをオフセット補正回路２４２に与えることができる。オフセット調整回路２４８は、Ａ／Ｄ変換回路のダイナミックレンジ制御信号Daに基づいてコラム別オフセットを調整してもよい。
【００５０】
図１３は、第３の実施の形態例における感度補正回路を示す図である。この例は、図９と同じ感度補正回路２４及び感度補正テーブル２６に加えて、オフセット設定回路２５を有する。このオフセット設定回路２５は、例えばイメージセンサの電源立ち上げ時において、１フレームの画像についてその平均的輝度レベルとコラム別の画像信号Pinのレベルとから、最適なオフセットを生成して、コラム別オフセットテーブル２６２に設定する。具体的には、生成されたコラム別オフセットＣ１〜Ｃ４がオフセットテーブル２６２に格納される。
【００５１】
１フレームの画像の平均的輝度レベルは、例えばアンプAMPのゲインコントロール信号Gaをもとに、基準値生成部２５２が生成する。また、コラム別の画像信号のレベルは、画像信号Pinのコラム別のレベルを累積するコラム累積部２５１が生成する。そして、基準値とコラム毎の累積値との差が、オフセット生成部２５３により求められ、最適なコラム別オフセットＣ１〜Ｃ４が生成される。
【００５２】
このように、オフセット設定回路２５を設けることにより、工場出荷時においてあらかじめコラム別オフセットをテーブル２６２に設定する必要がない。そして、デバイス毎のバラツキ、製造ロット毎のバラツキ、更にデバイスの経年変化によるバラツキを考慮して、コラム別のオフセットＣ１〜Ｃ２が生成され、テーブルに設定される。従って、設定フリーであり且つ最適なコラム別オフセットが設定されて画質が向上する。
【００５３】
図１４は、第４の実施の形態における補正回路を示す図である。本例では、色感度補正回路２４とは別に、コラム別のオフセットを補正するためのコラムオフセット補正回路２７を設けた例である。この例では、コラムオフセット補正回路２７と、コラム別オフセットテーブル２７４とが設けられ、セレクタ２７２により画素に対応するコラム別オフセットＣ１〜Ｃ４が選択され、オフセット補正回路２７１で画素信号Pinに加減算される。その後は、前述の感度補正回路２４により、感度補正が行われる。
【００５４】
以上、実施の形態例をまとめると以下の付記の通りである。
【００５５】
(付記１)光電変換素子をそれぞれ有し行列方向に配置された画素の光電変換信号を各列毎に増幅して得られた画素信号に対して、所定のオフセットを加減算し、所定のゲインを乗算する色感度補正回路を有し、
前記所定のオフセットは、各色に応じて設定された第１のオフセットと複数のコラムに応じて設定された第２のオフセットとを含むことを特徴とする画像処理回路。
【００５６】
(付記２)付記１において、
前記色感度補正回路は、
前記第１のオフセットを格納した第１のオフセットテーブルと、前記第２のオフセットを格納した第２のオフセットテーブルとを有し、当該第１及び第２のオフセットテーブルから出力された第１及び第２のオフセットを、前記画素信号に加減算することを特徴とする画像処理回路。
【００５７】
(付記３)付記１において、
前記色感度補正回路は、
前記第１のオフセットと第２のオフセットとを組み合わせたオフセットを有するオフセットテーブルを有し、当該オフセットテーブルから出力されたオフセットを、前記画素信号に加減算することを特徴とする画像処理回路。
【００５８】
(付記４)付記１において、
前記色感度補正回路は、少なくとも１フレームの画像の輝度に応じて、前記第２のオフセットを調整するオフセット調整部を有することを特徴とする画像処理回路。
【００５９】
(付記５)付記４において、
前記オフセット調整部は、画像がより高い輝度の場合は第２のオフセットをより大きく調整し、画像がより低い輝度の場合は第２のオフセットをより小さく調整することを特徴とする画像処理回路。
【００６０】
(付記６)付記４において、
前記オフセット調整部は、少なくとも１フレームの画像に対応する前記画像信号を増幅するアンプのゲインに基づいて、前記アンプのゲインがより小さい場合は前記第２のオフセットをより大きく調整し、前記アンプのゲインがより大きい場合は前記第２のオフセットをより小さく調整することを特徴とする画像処理回路。
【００６１】
(付記７)付記１において、
前記色感度補正回路は、コラム毎の画素信号と、少なくとも１フレームの画像の輝度に対応する基準値とを比較して、前記第２のオフセットを動的に生成するオフセット生成部を有することを特徴とする画像処理回路。
【００６２】
(付記８)付記７において、
前記基準値は、少なくとも１フレームの画像に対応する前記画像信号を増幅するアンプのゲインに基づいて決められることを特徴とする画像処理回路。
【００６３】
(付記９)光電変換素子をそれぞれ有し行列方向に配置された画素の光電変換信号を各列毎に増幅して得られた画素信号に対して、複数のコラムに応じて設定されたコラム別オフセットを加減算する補正回路とを有することを特徴とする画像処理回路。
【００６４】
(付記１０)付記９において、
前記補正回路は、更に、前記画素信号に、色別に設定された色別オフセットを加減算し、色別に設定されたゲインを乗算することを特徴とする画像処理回路。
【００６５】
(付記１１)付記１０において、
前記補正回路は、更に、コラム別オフセットを格納するオフセットテーブルを有し、当該オフセットテーブルから出力されるコラム別オフセットを前記画素信号に加減算することを特徴とする画像処理回路。
【００６６】
(付記１２)付記１１において、
前記補正回路は、少なくとも１フレームの画像の輝度に応じて、前記コラム別オフセットを調整するオフセット調整部を有することを特徴とするイメージセンサ。
【００６７】
(付記１３)付記１１において、
前記補正回路は、コラム毎の画素信号と、少なくとも１フレームの画像の輝度に対応する基準値とを比較して、前記コラム別オフセットを動的に生成して、前記オフセットテーブルに格納するオフセット生成部を有することを特徴とするイメージセンサ。
【００６８】
(付記１４)付記１２において、
前記オフセット調整部は、少なくとも１フレームの画像に対応する前記画像信号を増幅するアンプのゲインに基づいて、前記コラム別オフセットを調整することを特徴とする画像処理回路。
【００６９】
(付記１５)付記１３において、
前記基準値は、少なくとも１フレームの画像に対応する前記画像信号を増幅するアンプのゲインに基づいて決められることを特徴とする画像処理回路。
【００７０】
(付記１６)付記１〜１５のいずれかに記載の画像処理回路と、
前記画素を行列方向に配置した画素アレイと、
各列毎に設けられ、列方向に配置された前記画素の光電変換信号を増幅して、前記画像信号を出力するコラム出力回路と
を有することを特徴とするカラーイメージセンサ。
【００７１】
【発明の効果】
以上、本発明によれば、イメージセンサの出力画像に周期的に現れる縦縞を抑制して、画質を向上させることができる。
【図面の簡単な説明】
【図１】本実施の形態におけるＣＭＯＳイメージセンサの画素アレイの構成を示す図である。
【図２】コラム出力回路の具体例を示す図である。
【図３】コラム出力回路の動作を示す信号波形図である。
【図４】イメージセンサのレイアウト例を示す図である。
【図５】本実施の形態におけるイメージセンサのカラープロセッサの構成を示す図である。
【図６】カラーフィルタの一例を示す図である。
【図７】感度補正を説明するための図である。
【図８】感度補正を説明するための図である。
【図９】本実施の形態における感度補正回路を示す図である。
【図１０】感度補正回路の演算例を示す図である。
【図１１】図９の感度補正回路の変形例を示す図である。
【図１２】第２の実施の形態における感度補正回路を示す図である。
【図１３】第３の実施の形態における感度補正回路を示す図である。
【図１４】第４の実施の形態における補正回路を示す図である。
【符号の説明】
１０ 画素アレイ、１４ コラム出力回路、２４ 感度補正回路、２６ 感度補正テーブル、２７ 補正回路、２７４ コラム別オフセットテーブル
ＰＸ 画素
【発明の属する技術分野】
本発明は、半導体イメージセンサ、例えばＣＭＯＳイメージセンサやＣＣＤイメージセンサなどの画像処理回路に関し、特に、コラム毎に発生する縞模様などのノイズを抑制して画質を向上させたイメージセンサの画像処理回路に関する。
【０００２】
【従来の技術】
半導体イメージセンサのうち、例えばＣＭＯＳイメージセンサは、光電変換素子を有する画素を行列に配置した画素アレイを有し、その画素アレイ上にＲＧＢなどのカラーフィルタが設けられ、各画素が、カラーフィルタに対応して、ＲＧＢそれぞれの階調値に対応した光電変換信号を出力する。画素アレイの行方向には、各画素を選択する行選択線と、各画素の電位をリセットするリセット線とが設けられ、画素アレイの列方向には、各画素の光電変換信号をコラム出力回路に伝播するコラム線が設けられている。そして、このコラム線には、光電変換信号を増幅しそのリセットノイズを削除するなどの機能を有するコラム出力回路がそれぞれ設けられ、コラム出力回路の出力信号が出力バスを介して、画像処理回路に供給される。
【０００３】
画像処理回路は、カラープロセッサとも称され、センサの感度補正、色補間処理、色調整処理、ガンマ変換処理、出力フォーマット変換処理などを行って、所望のフォーマットの画像信号を出力する。
【０００４】
このようなＣＭＯＳイメージセンサは、例えば、以下の先行技術に開示されている。
【０００５】
【特許文献１】
特開平２００２−２１８３２４号公報
【０００６】
【発明が解決しようとする課題】
イメージセンサは、コラム毎にコラム出力回路が設けられ、その出力信号である画素信号が共通の出力バスを介してカラープロセッサに供給される。各コラム出力回路と、そのコラム出力回路からカラープロセッサまでの画素信号を供給する回路は、並列構成であり、各コラム毎に特性バラツキがないように設計される。
【０００７】
しかしながら、イメージセンサから生成される画像信号によって画像表示または画像出力を行うと、その出力画像に縦方向の縞模様が規則的にまたは周期的に発生するという問題がある。特に、一様な色の画像を出力する場合に、このような縦方向の縞模様が目立つことがある。
【０００８】
そこで、本発明の目的は、出力画像に縦方向の縞模様が発生することを抑制できるイメージセンサを提供することにある。
【０００９】
【課題を解決するための手段】
上記の目的を達成するために、本発明の一つの側面は、光電変換素子を有し行列方向に配置された画素の光電変換信号を各列毎に増幅して出力される画素信号に対して、所定のオフセットを加減算し、所定のゲインを乗算する色感度補正回路を有し、前記所定のオフセットは、各色に応じて設定された第１のオフセットと複数のコラムに応じて設定された第２のオフセットとを含むことを特徴とするカラーイメージセンサ用の画像処理回路である。
【００１０】
本発明の側面によれば、色感度補正回路のオフセットに、各色に応じて設定された第１のオフセットと複数のコラムに応じて設定された第２のオフセットとを含ませることにより、コラム毎のコラム出力回路や出力信号供給回路などに起因する周期的な縦方向の縞模様を抑制することができ、画質を向上させることができる。
【００１１】
上記の発明の側面において、より好ましい実施例によれば、少なくとも１フレームの画像の輝度に応じて、前記第２のオフセットを調整するオフセット調整部を有する。このオフセット調整部は、例えば、より高い輝度の場合は第２のオフセットがより大きく調整され、より低い輝度の場合は第２のオフセットがより小さく調整される。これにより、高い輝度の画面で縦縞の発生がより効果的に抑制される。
【００１２】
上記の発明の側面において、より好ましい実施例によれば、コラム毎の画素信号と、少なくとも１フレームの画像の輝度に対応する基準値とを比較して、前記第２のオフセットを動的に生成するオフセット生成部を有することを特徴とする。これにより、各イメージセンサ毎に最適化された第２のオフセットが生成され、より適切に出力画像内の縦縞の発生が抑制される。
【００１３】
上記の目的を達成するために、本発明の第２の側面は、光電変換素子を有し行列方向に配置された画素の光電変換信号を各列毎に増幅して出力される画素信号に対して、複数のコラムに応じて設定されたオフセットを加減算する補正回路を有することを特徴とするイメージセンサ用の画像処理回路である。
【００１４】
上記の第２の側面によれば、画素信号の供給経路に依存して周期的に発生するオフセットが、補正回路により修正されるので、出力画像に現れる縦縞が抑制される。
【００１５】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態例を説明する。しかしながら、本発明の保護範囲は、以下の実施の形態例に限定されるものではなく、特許請求の範囲に記載された発明とその均等物にまで及ぶものである。本発明は、イメージセンサに広く適用可能であるが、以後の実施の形態では、ＣＭＯＳイメージセンサを例にして説明する。
【００１６】
図１は、本実施の形態におけるＣＭＯＳイメージセンサの画素アレイの構成を示す図である。画素アレイ１０は、行方向に配置された複数のリセット電源線ＶＲ、行選択線SLCT、リセット線ＲＳＴと、コラム方向に配置された複数のコラム線ＣＬと、各行選択線、リセット線とコラム線との交差位置に配置された画素PX00〜PX33とを有する。各画素には、画素PX03に示されるとおり、リセット用トランジスタＭ１と、光電変換素子であるフォトダイオードＰＤと、フォトダイオードのカソード電位を増幅するソースフォロワートランジスタＭ２と、行選択線SLCTに応答して、ソースフォロワートランジスタＭ２のソースとコラム線ＣＬとを接続する選択トランジスタＭ３とからなる光電変換回路が設けられる。
【００１７】
行方向に配置された行選択線SLCTやリセット線ＲＳＴは、垂直走査シフトレジスタ及びリセット制御回路１２により駆動制御される。また、列方向に配置された各コラム線ＣＬは、それぞれコラム出力回路１４に接続される。コラム出力回路１４は、後述するとおり、各画素からコラム線ＣＬを経由して供給される光電変換信号を増幅し、リセット動作に伴うリセットノイズを削除して、画素信号を出力する。
【００１８】
コラム出力回路１４から出力される画素信号は、水平走査シフトレジスタ１６により選択されるコラム選択トランジスタＣＳ０〜ＣＳ３を介して、共通出力バスOBusに出力され、出力バスに接続された増幅器AMPにより増幅される。増幅器AMPの出力は、後述するカラープロセッサに供給される。
【００１９】
図２は、コラム出力回路の具体例を示す図であり、図３は、コラム出力回路の動作を示す信号波形図である。図２には、１つの画素ＰＸの回路と、それに図示しないコラム線を介して接続されるコラム出力回路１４とが示される。コラム出力回路１４は、第１のスイッチＳＷ１と、第２のスイッチＳＷ２と、第１のサンプル・ホールドキャパシタＣ１、第２のサンプリング・ホールドキャパシタＣ２と、基準電圧VREFと、第１及び第２のアンプAMP1,AMP2とを有する相関二重サンプリング回路である。また、画素ＰＸとコラム出力回路１４との間に、電流源Ｉ１が設けられている。
【００２０】
この画素ＰＸとコラム出力回路１４の動作について、図３を参照しながら説明する。説明を簡単にするために、行選択線ＳＬＣＴはＨレベルに維持されて、選択トランジスタＭ３は導通状態を維持するものとする。そして、その状態において、リセット期間Ｔ１では、リセット線ＲＳＴがＨレベルになりリセットトランジスタＭ１を導通し、フォトダイオードＰＤのカソード電位VPDがリセットレベルVRにされる。リセット線ＲＳＴがＬレベルになりリセットトランジスタＭ１が非導通になると、カソード電位VPDは、入力光の光量に応じてフォトダイオードＰＤが発生する電流により徐々にレベルを下げる。これが積分期間Ｔ２である。
【００２１】
所定の積分期間Ｔ２を経過した後に、スイッチＳＷ１，ＳＷ２が一時的に導通状態にされて、カソード電位VPDに応じて生成されるソースフォロワートランジスタＭ２からの駆動電流が、選択トランジスタＭ３と図示しないコラム線を介して、キャパシタＣ１を充電する。これにより、ノードＶＣ１は、リセット時の電位Ｖｎに積分期間で低下した電位Ｖｓ（負電位）を加えたレベルＶｓ＋Ｖｎになる。また、ノードＶＣ１の電位は、第１のアンプAMP1を介して第２のキャパシタＣ２にも伝えられる。この時、第２のスイッチＳＷ２も導通状態であり、第１のアンプAMP1の増幅率が１とすると、第２のキャパシタＣ２も第１のキャパシタと同じ電圧状態に充電される。上記のリセット時の電位Ｖｎには、リセット動作に伴うリセットノイズが含まれる。
【００２２】
積分期間Ｔ２の終了後に、リセット線ＲＳＴに再度リセットパルスが供給されて、リセットトランジスタＭ１が導通する。それによりカソード電位VPDは再度リセットレベルに充電される。その後、リセットノイズ読み出し期間Ｔ４経過後に、第１のスイッチＳＷ１が一時的に導通状態にされ、第２のスイッチＳＷ２は非導通状態に維持される。このリセットノイズ読み出し期間Ｔ４においても、積分期間Ｔ２と同様に、カソード電位VPDは受光光量に応じたフォトダイオードの電流によりレベルが低下するが、このリセットノイズ読み出し期間Ｔ４は、積分期間Ｔ２に比較すると短く設定される。但し、積分期間Ｔ２は、入力光の輝度レベルに応じて最適の期間に制御されるので、必ずしも両期間Ｔ２，Ｔ４を単純には比較できない。
【００２３】
このリセットノイズ読み出し期間Ｔ４経過後に、スイッチＳＷ１が導通状態になり、第１のキャパシタＣ１のノードＶＣ１は、リセット後のレベルに応じた電位Ｖｎになる。この電位Ｖｎは、第１のアンプAMP1を介して第２のキャパシタＣ２の第１のアンプ側の端子にも伝えられる。この時、第２のスイッチＳＷ２が非導通状態であるので、第２のキャパシタＣ２のノードＶＣ２はオープン状態になっている。従って、第２のキャパシタＣ２のノードＶＣ２には、積分期間Ｔ２終了時のノードＶＣ１の電位Ｖｓ＋Ｖｎと、リセットノイズ読み出し期間Ｔ４終了時のノードＶＣ１の電位Ｖｎとの差電圧（Ｖｓ＋Ｖｎ）−Ｖｎ＝Ｖｓ分の変動が生じて、それに最初のサンプリング時の基準電圧VREFを加えた電圧VREF＋ＶｓがノードＶＣ２に生成される。この電圧ＶＲＥＦ＋Ｖｓからは、リセットノイズを含む電圧Ｖｎが削除されている。
【００２４】
図２の第３のスイッチＳＷ３は、図１におけるコラムゲートＣＳ０〜ＣＳ３に対応し、上記のノードＶＣ２の電圧（ＶＲＥＦ＋Ｖｓ）が、第２のアンプAMP2により増幅され、水平走査シフトレジスタ１６により導通制御されたコラムゲートＳＷ３を介して、出力バスOBusに出力される。そして、出力バスOBusに設けられた共通増幅器ＡＭＰにより増幅され、後段のＡ／Ｄ変換回路に画素信号として供給される。
【００２５】
図４は、イメージセンサのレイアウト例を示す図である。画素アレイは、図１と同様に、光電変換素子を有する画素PX00〜PX37が行列方向に配置され、行方向に、リセット電源線ＶＲと、行選択線SLCT0-3と、リセット線RST0-3とが設けられ、垂直走査シフトレジスタ兼リセット制御回路１２によりそれぞれ制御される。また、列方向には、コラム線CL0-7が設けられ、それぞれのコラム線CL0-7にコラム出力回路（相関二重サンプリング回路）CDS0-7が設けられている。このコラム出力回路は、コラム線ピッチに整合して配置することが困難であるので、４本のコラム線のピッチに一致する幅を有し、４つのコラム出力回路CDS0-3、CDS4-7が、コラム方向に配列されている。
【００２６】
このようなコラム出力回路の配列に伴って、４本の出力バスOBUS0-3がそれぞれバススイッチBSWを介して、共通のアンプAMPに接続される。従って、コラム線CL0に接続される画素PX00〜PX30の光電変換信号は、コラム出力回路CDS0で検出され、その画素信号は、出力バスOBUS0とバススイッチBSWを介してアンプAMPに供給される。同様に、コラム線CL4に接続される画素PX04〜PX34の光電変換信号も、コラム出力回路CDS4、出力バスOBUS0、バススイッチBSWを介してアンプAMPに供給される。これが、第１の画素信号出力経路である。
【００２７】
更に、コラムCL1やCL5に接続される画素の光電変換信号は、コラム出力回路CDS1、CDS5、出力バスOBUS1を介して、アンプAMPに供給される。これが第２の画素信号出力経路である。同様に、コラムCL2,CL6に接続される画素の信号は、第３の画素信号出力経路を介してアンプAMPに供給され、コラムCL3,CL7に接続される画素の信号は、第４の画素信号出力経路を介してアンプAMPに供給される。
【００２８】
図４のようなレイアウト例の場合は、４つの画素信号出力経路の回路特性や配線特性に応じて、一様な色の画像であっても、コラム毎に画素信号に所定のオフセットが発生して、周期的な縦縞またはコラム方向の縞模様が発生してしまう。このような縦縞の発生を抑制するためには、レイアウトの規則性を失わせるような修正が必要であり、設計工数の増大を招いている。
【００２９】
図５は、本実施の形態におけるイメージセンサのカラープロセッサ（画像処理回路）の構成を示す図である。画素アレイ１０で検出された光電変換信号が、出力バスOBUS、アンプAMP、Ａ／Ｄ変換回路ADCを介して、画素信号Pinとしてカラープロセッサ２０に供給される。画素アレイ１０にＲＧＢのカラーフィルタが設けられている場合は、画素信号Pinは、ＲＧＢ各色の信号になる。
【００３０】
カラープロセッサ２０は、画素アレイ１０の駆動に利用された水平同期信号Hsyncと、垂直同期信号Vsyncと画素クロックPCLKとから、各種のタイミング信号を生成するタイミング発生回路２２を有する。更に、カラープロセッサ２０は、画素信号Pinの色の感度に依存する特性を補正する感度補正回路２４と、各画素で検出される色以外の色の階調値を周囲の画素の画素信号から補間演算によって求める色補間処理回路２８と、色合い（青っぽい青など）を調整する色調整回路３２と、ＬＣＤやＣＲＴなどの画像を出力するデバイス特性（ガンマ特性）に合わせるためのガンマ変換回路３４とを有する。そして、最後に表示装置に適合した画像信号のフォーマットに変換するフォーマット変換回路３８により、画素信号が、NTSCやYUV、YCbCrなどのデジタルコンポーネントのフォーマットに変換されて出力される。
【００３１】
感度補正回路２４は、色の感度に依存する特性を補正するために、各色に対応して設けられた感度補正テーブル２６を参照して、補正演算を行う。
【００３２】
図６はカラーフィルタの一例を示す図であり、図７、図８は、感度補正を説明するための図である。図６に示したカラーフィルタは、ベイヤー配列と称されるものであり、人間の目に最も敏感な緑色（Ｇ）の検出信号をより多く出力することが人間に対して高感度を与えるとの理由から、奇数行には赤色（Ｒ）と緑色（Ｇ）が交互に配置され、偶数行には青色（Ｂ）と緑色（（Ｇ）とが交互に配置される。つまり、このカラーフィルタは、緑色（Ｇ）が市松模様に配置され、赤色（Ｒ）と青色（Ｂ）とが別の市松模様に配置される。このカラーフィルタが設けられることにより、画素アレイからは、各色の階調値（輝度）に対応した画素信号が出力される。
【００３３】
図７は、波長と相対感度との関係を示す図である。ＲＧＢは波長が大、中、小の順に対応し、それぞれの感度は、画素のセンサ感度とカラーフィルタ特性によって決まるものであり、デバイス依存性を持つ。図示されるとおり、緑色（Ｇ）が最も感度が高く、赤色（Ｒ）、青色（Ｂ）は順に感度が低くなる。
【００３４】
図８（Ａ）は、画素アレイへの入力光の光量と、それに対する光電変換されコラム出力回路で増幅されＡ／Ｄ変換された出力値である画素信号Pinとの関係を示している。図７で示したとおり、ＲＧＢによって相対感度が異なることに伴って、入力光に対する出力値の関係は、ＧＲＢの順にゲインが異なり、更に、ＲＧＢそれぞれが異なるオフセット値を有する。従って、このようなオフセットとゲインが異なる画素信号Pinに対して、感度補正を行って、入力光と出力値（画素信号Pin）とをＲＧＢで同じ特性にするためには、図８（Ｂ）に示されるような所定のオフセットKoffとゲインKgainを利用して、画素信号Pinを補正すれば良い。
【００３５】
即ち、図８（Ａ）に示す特性のずれを有するＲＧＢの画素信号Pinに対して、それぞれの色に対して設定された色別のオフセットKoffを減算または加算し、設定された色別のゲインKgainを乗算または除算（以下簡単に乗算で説明する）することで、図８（Ｃ）に示すような特性がそろった画素信号Ｐを得ることができる。即ち、
Ｐ＝（Pin−Koff）×Kgain
の演算が、感度補正回路２４により行われる。上記オフセットKoffとゲインＫgainとが、各色毎に設定され、感度補正テーブル２６に格納されている。図６のベイヤー配列のカラーフィルタの場合は、奇数行の赤色（Ｒ）と緑色（Ｇｒ）、及び偶数行の青色（Ｂ）と緑色（Ｇｂ）とが、異なる感度を有するので、それに対応して、４種類の補正用のオフセットKoffとゲインKgainとがあらかじめ感度補正テーブル２６に格納されている。
【００３６】
カラーフィルタがＲＧＢの補色の色空間であるＣＭＹＫで構成される場合は、ＣＭＹＫそれぞれで感度が異なるので、それにともなって、感度補正テーブル２６には、ＣＭＹＫそれぞれのオフセットとゲインとが設定される。
【００３７】
図５に戻り、色補間処理回路２８は、各画素毎にＲＧＢの画素信号を生成する。図６に示したカラーフィルタの場合は、赤色（Ｒ）に対応する画素には、緑色（Ｇ）や青色（Ｂ）の画素信号を得ることができない。そこで、色補間処理回路２８にて、周囲の画素の信号を補間演算することで、赤色（Ｒ）のカラーフィルタの画素にも、緑色（Ｇ）や青色（Ｂ）の画素信号を生成することができる。そのために、補間用メモリ３０には、周囲の画素の画素信号が一時的に記録されている。そして、色補間処理回路２８は、この補間用メモリ３０内に一時的に記録されている周囲の画素の画素信号に対して補間演算を行う。
【００３８】
ガンマテーブル３６には、ＣＲＴやＬＣＤなどの画像出力デバイスのガンマ特性に変換するための変換テーブルが格納されている。また、フォーマット変換テーブル４０は、NTSCやYUVなどの表示信号フォーマットに変換するためのテーブルである。
【００３９】
さて、図４において説明したように、レイアウト上の制約などから、画素部から出力される画像信号は、コラム毎に所定の特性が重畳されていて、一様な色の画像を撮像した場合に、周期的に縦縞が発生することが確認されている。そこで、本実施の形態では、カラープロセッサ２０内の感度補正回路２４にて、この周期的な縦縞を抑制するための演算を行う。具体的には、感度補正テーブル２６に、感度補正用のオフセットに加えて、周期的な縦縞抑制用のオフセットを設けて、レイアウト上の制約などに起因する縦縞の発生を抑制する。
【００４０】
図９は、本実施の形態における感度補正回路を示す図である。図８にて説明したとおり、感度補正回路２４は、オフセット補正回路２４２とゲイン補正回路２４３とが設けられ、オフセット補正回路２４２にて、画素信号Pinから各色Ｒ、Ｇｒ、Ｂ、Ｇｂ毎に異なるオフセットを加算または減算し、ゲイン補正回路２４３にて、各色毎に異なるゲインを乗算する。それに伴って、感度補正テーブル２６には、各色Ｒ、Ｇｒ、Ｇｂ、Ｂ毎に異なるオフセットRO、GrO、GbO、BOを有する第１のオフセットテーブル２６１と、ゲインRG、GrG、GbG、BGを有するゲインテーブル２６３とが設けられる。
【００４１】
更に、周期的に現れる縦縞を抑制するために、感度補正テーブル２６は、周期性を有する４つのコラム毎に異なるオフセットC1,C2,C3,C4を有する第２のオフセットテーブル２６２を有する。これらのオフセットテーブル２６１，２６２及びゲインテーブル２６３内の設定値は、タイミング発生回路２２が生成するタイミング信号に応じてセレクタ２４５，２４６，２４７でそれぞれ選択され、補正回路２４２，２４３に出力される。そして、第１のオフセットテーブル２６１のオフセット値と、第２のオフセットテーブル２６２のオフセット値とは、加算回路２４４にて加算演算（又は減算演算）され、オフセット補正回路２４２に供給される。
【００４２】
このように、本実施の形態では、感度補正回路２４にオフセット補正回路２４２が設けられているので、その演算機能を利用して、周期的に現れる縦縞模様を抑制する。そのために、コラム毎の特性に違いに伴うオフセット値C1,C2,C3,C4をあらかじめ設定して、感度補正テーブル２６に格納しておく。図４の回路レイアウト例では、４コラム毎に縦縞模様が発生するので、それを抑制するオフセット値も４種類Ｃ１〜Ｃ４である。
【００４３】
尚、図９には、カラーフィルタがＣＭＹＫの場合の感度補正テーブル２６６，２６７，２６８が示されている。その場合は、感度補正用のオフセットテーブル２６６と、縦縞補正用のオフセットテーブル２６７と、感度補正用のゲインテーブル２６８が、テーブル２６１，２６２，２６３に代わって格納される。
【００４４】
図１０は、感度補正回路の演算例を示す図である。（Ａ）はベイヤー配列されたＲＧＢカラーフィルタの場合に、一様な色の画像を撮像したときの４行４列の画素から出力される画素信号Pinの一例である。つまり、１行目の画素信号Pinは、Ｒ１１，Ｇ１２，Ｔ１３，Ｇ１４の画素信号が出力され、２行目の画素信号Pinは、Ｇ２１，Ｂ２２，Ｇ２３，Ｂ２４の画素信号が出力される。３行目、４行目も同様である。この例では、緑色（Ｇ）の画素信号に注目すると、１列目の「６０」に比較して、２列目は＋１、３列目は＋２、４列目は−１になっている。
【００４５】
図１０（Ｂ）に、オフセット値とゲインの設定値が示されている。コラム毎のオフセット値は、上記の傾向を考慮して、Ｃ１＝０，Ｃ２＝１，Ｃ３＝２，Ｃ４＝−１と設定されている。また、色別のオフセットＲＯ，ＧＯ，ＢＯと、色別のゲインＲＧ，ＧＧ，ＢＧも図示の通り設定されている。尚、この例では、奇数行の緑色（Ｇｒ）と偶数行の緑色（Ｇｂ）とは区別されていない。
【００４６】
そこで、図（Ｃ）には、１行目と２行目のコラム１〜４について、感度補正回路の演算式が示されている。コラム毎のオフセットと色別のオフセットを加算したものを、画素信号Pinから減算し、更に色別のゲインを乗算することで、各画素の補正値R11m〜G14m、G21m〜B24mが求められる。このようにして求められた補正後の画素信号Ｐは、図１０（Ｄ）に示される通り、全て同じ「６０」になっている。
【００４７】
図１１は、図９の感度補正回路の変形例を示す図である。図９の例では、色別のオフセットテーブル２６１とコラム別のオフセットテーブル２６２とを別々に設けて、それらを加算回路２４４で加算している。それに対して、図１１の例では、色別のオフセットとコラム別のオフセットとを加算したオフセットC1RO、C2GrO、C3RO、C4GrO、C1GbO、C2BO、C3Gb、C4BOをあらかじめ演算して求めておき、合体したオフセットテーブル２６１に格納している。従って、オフセット用のセレクタ２４５が１つ設けられるだけであり、加算回路２４４は必要ない。ゲインテーブル２６３は図９の例と同じである。
【００４８】
図１２は、第２の実施の形態における感度補正回路を示す図である。この例では、撮像される画像の明るさを示すアンプAPMのゲイン制御信号Gaに従って、コラム別のオフセットＣ１〜Ｃ４を調整するオフセット調整回路２４８が設けられている。それ以外の構成は、図９と同じである。イメージセンサは、画像の明るさに応じて、画素アレイでの積分期間の長さを自動制御する。明るい画像の場合は、積分時間を短く制御して、光電変換信号が飽和しないようにし、また、暗い画像の場合は、積分時間を長く制御して、光電変換信号が十分なレベルになるようにする。従って、画像の明るさを検出して何らかの制御信号を生成している。この制御信号の１つが、アンプAMPのゲイン制御信号Gaである。または、Ａ／Ｄ変換回路ADCのダイナミックレンジ制御信号Daである。明るい画像の場合は、アンプAMPのゲインは低く制御され、またはＡ／Ｄ変換回路のダイナミックレンジは広く制御される。暗い画像の場合は、アンプAMPのゲインは高く制御され、またはＡ／Ｄ変換回路のダイナミックレンジは狭く制御される。
【００４９】
このように画像の明るさに依存する制御信号、例えばゲイン制御信号Gaをオフセット調整回路２４８に与えることで、コラム別のオフセット値を調整する。つまり、明るい画像の時は、コラム別のオフセットがより強調されやすいので、オフセット値もより大きく調整される。また、暗い画像の時は、コラム別のオフセットはあまり強調されないので、オフセット値はより小さく調整される。こうすることにより、画像の輝度に応じた最適なコラム別オフセットをオフセット補正回路２４２に与えることができる。オフセット調整回路２４８は、Ａ／Ｄ変換回路のダイナミックレンジ制御信号Daに基づいてコラム別オフセットを調整してもよい。
【００５０】
図１３は、第３の実施の形態例における感度補正回路を示す図である。この例は、図９と同じ感度補正回路２４及び感度補正テーブル２６に加えて、オフセット設定回路２５を有する。このオフセット設定回路２５は、例えばイメージセンサの電源立ち上げ時において、１フレームの画像についてその平均的輝度レベルとコラム別の画像信号Pinのレベルとから、最適なオフセットを生成して、コラム別オフセットテーブル２６２に設定する。具体的には、生成されたコラム別オフセットＣ１〜Ｃ４がオフセットテーブル２６２に格納される。
【００５１】
１フレームの画像の平均的輝度レベルは、例えばアンプAMPのゲインコントロール信号Gaをもとに、基準値生成部２５２が生成する。また、コラム別の画像信号のレベルは、画像信号Pinのコラム別のレベルを累積するコラム累積部２５１が生成する。そして、基準値とコラム毎の累積値との差が、オフセット生成部２５３により求められ、最適なコラム別オフセットＣ１〜Ｃ４が生成される。
【００５２】
このように、オフセット設定回路２５を設けることにより、工場出荷時においてあらかじめコラム別オフセットをテーブル２６２に設定する必要がない。そして、デバイス毎のバラツキ、製造ロット毎のバラツキ、更にデバイスの経年変化によるバラツキを考慮して、コラム別のオフセットＣ１〜Ｃ２が生成され、テーブルに設定される。従って、設定フリーであり且つ最適なコラム別オフセットが設定されて画質が向上する。
【００５３】
図１４は、第４の実施の形態における補正回路を示す図である。本例では、色感度補正回路２４とは別に、コラム別のオフセットを補正するためのコラムオフセット補正回路２７を設けた例である。この例では、コラムオフセット補正回路２７と、コラム別オフセットテーブル２７４とが設けられ、セレクタ２７２により画素に対応するコラム別オフセットＣ１〜Ｃ４が選択され、オフセット補正回路２７１で画素信号Pinに加減算される。その後は、前述の感度補正回路２４により、感度補正が行われる。
【００５４】
以上、実施の形態例をまとめると以下の付記の通りである。
【００５５】
(付記１)光電変換素子をそれぞれ有し行列方向に配置された画素の光電変換信号を各列毎に増幅して得られた画素信号に対して、所定のオフセットを加減算し、所定のゲインを乗算する色感度補正回路を有し、
前記所定のオフセットは、各色に応じて設定された第１のオフセットと複数のコラムに応じて設定された第２のオフセットとを含むことを特徴とする画像処理回路。
【００５６】
(付記２)付記１において、
前記色感度補正回路は、
前記第１のオフセットを格納した第１のオフセットテーブルと、前記第２のオフセットを格納した第２のオフセットテーブルとを有し、当該第１及び第２のオフセットテーブルから出力された第１及び第２のオフセットを、前記画素信号に加減算することを特徴とする画像処理回路。
【００５７】
(付記３)付記１において、
前記色感度補正回路は、
前記第１のオフセットと第２のオフセットとを組み合わせたオフセットを有するオフセットテーブルを有し、当該オフセットテーブルから出力されたオフセットを、前記画素信号に加減算することを特徴とする画像処理回路。
【００５８】
(付記４)付記１において、
前記色感度補正回路は、少なくとも１フレームの画像の輝度に応じて、前記第２のオフセットを調整するオフセット調整部を有することを特徴とする画像処理回路。
【００５９】
(付記５)付記４において、
前記オフセット調整部は、画像がより高い輝度の場合は第２のオフセットをより大きく調整し、画像がより低い輝度の場合は第２のオフセットをより小さく調整することを特徴とする画像処理回路。
【００６０】
(付記６)付記４において、
前記オフセット調整部は、少なくとも１フレームの画像に対応する前記画像信号を増幅するアンプのゲインに基づいて、前記アンプのゲインがより小さい場合は前記第２のオフセットをより大きく調整し、前記アンプのゲインがより大きい場合は前記第２のオフセットをより小さく調整することを特徴とする画像処理回路。
【００６１】
(付記７)付記１において、
前記色感度補正回路は、コラム毎の画素信号と、少なくとも１フレームの画像の輝度に対応する基準値とを比較して、前記第２のオフセットを動的に生成するオフセット生成部を有することを特徴とする画像処理回路。
【００６２】
(付記８)付記７において、
前記基準値は、少なくとも１フレームの画像に対応する前記画像信号を増幅するアンプのゲインに基づいて決められることを特徴とする画像処理回路。
【００６３】
(付記９)光電変換素子をそれぞれ有し行列方向に配置された画素の光電変換信号を各列毎に増幅して得られた画素信号に対して、複数のコラムに応じて設定されたコラム別オフセットを加減算する補正回路とを有することを特徴とする画像処理回路。
【００６４】
(付記１０)付記９において、
前記補正回路は、更に、前記画素信号に、色別に設定された色別オフセットを加減算し、色別に設定されたゲインを乗算することを特徴とする画像処理回路。
【００６５】
(付記１１)付記１０において、
前記補正回路は、更に、コラム別オフセットを格納するオフセットテーブルを有し、当該オフセットテーブルから出力されるコラム別オフセットを前記画素信号に加減算することを特徴とする画像処理回路。
【００６６】
(付記１２)付記１１において、
前記補正回路は、少なくとも１フレームの画像の輝度に応じて、前記コラム別オフセットを調整するオフセット調整部を有することを特徴とするイメージセンサ。
【００６７】
(付記１３)付記１１において、
前記補正回路は、コラム毎の画素信号と、少なくとも１フレームの画像の輝度に対応する基準値とを比較して、前記コラム別オフセットを動的に生成して、前記オフセットテーブルに格納するオフセット生成部を有することを特徴とするイメージセンサ。
【００６８】
(付記１４)付記１２において、
前記オフセット調整部は、少なくとも１フレームの画像に対応する前記画像信号を増幅するアンプのゲインに基づいて、前記コラム別オフセットを調整することを特徴とする画像処理回路。
【００６９】
(付記１５)付記１３において、
前記基準値は、少なくとも１フレームの画像に対応する前記画像信号を増幅するアンプのゲインに基づいて決められることを特徴とする画像処理回路。
【００７０】
(付記１６)付記１〜１５のいずれかに記載の画像処理回路と、
前記画素を行列方向に配置した画素アレイと、
各列毎に設けられ、列方向に配置された前記画素の光電変換信号を増幅して、前記画像信号を出力するコラム出力回路と
を有することを特徴とするカラーイメージセンサ。
【００７１】
【発明の効果】
以上、本発明によれば、イメージセンサの出力画像に周期的に現れる縦縞を抑制して、画質を向上させることができる。
【図面の簡単な説明】
【図１】本実施の形態におけるＣＭＯＳイメージセンサの画素アレイの構成を示す図である。
【図２】コラム出力回路の具体例を示す図である。
【図３】コラム出力回路の動作を示す信号波形図である。
【図４】イメージセンサのレイアウト例を示す図である。
【図５】本実施の形態におけるイメージセンサのカラープロセッサの構成を示す図である。
【図６】カラーフィルタの一例を示す図である。
【図７】感度補正を説明するための図である。
【図８】感度補正を説明するための図である。
【図９】本実施の形態における感度補正回路を示す図である。
【図１０】感度補正回路の演算例を示す図である。
【図１１】図９の感度補正回路の変形例を示す図である。
【図１２】第２の実施の形態における感度補正回路を示す図である。
【図１３】第３の実施の形態における感度補正回路を示す図である。
【図１４】第４の実施の形態における補正回路を示す図である。
【符号の説明】
１０ 画素アレイ、１４ コラム出力回路、２４ 感度補正回路、２６ 感度補正テーブル、２７ 補正回路、２７４ コラム別オフセットテーブル
ＰＸ 画素
Claims (9)
- 光電変換素子をそれぞれ有し行列方向に配置された画素の光電変換信号を各列毎に増幅して画素信号を生成するイメージセンサから得られた当該画素信号に対して、所定のオフセットを加減算し、所定のゲインを乗算する色感度補正回路を有し、
前記所定のオフセットは、各色に応じて設定された第１のオフセットと、複数の列のうち周期的な列群毎に設定され前記各列毎の画像信号の出力経路に応じて発生する周期的な縦方向の縞模様を抑制する第２のオフセットとを含むことを特徴とする画像処理回路。 - 請求項１において、
前記色感度補正回路は、
前記第１のオフセットを格納した第１のオフセットテーブルと、前記第２のオフセットを格納した第２のオフセットテーブルとを有し、当該第１及び第２のオフセットテーブルから出力された第１及び第２のオフセットを、前記画素信号に加減算することを特徴とする画像処理回路。 - 請求項１において、
前記色感度補正回路は、
前記第１のオフセットと第２のオフセットとを組み合わせたオフセットを有するオフセットテーブルを有し、当該オフセットテーブルから出力されたオフセットを、前記画素信号に加減算することを特徴とする画像処理回路。 - 請求項１において、
前記色感度補正回路は、少なくとも１フレームの画像の輝度に応じて、前記第２のオフセットを調整するオフセット調整部を有することを特徴とする画像処理回路。 - 請求項１において、
前記色感度補正回路は、コラム毎の画素信号と、少なくとも１フレームの画像の輝度に対応する基準値とを比較して、前記第２のオフセットを動的に生成するオフセット生成部を有することを特徴とする画像処理回路。 - 光電変換素子をそれぞれ有し行列方向に配置された画素の光電変換信号を各列毎に増幅して画素信号を生成するイメージセンサから得られた当該画素信号に対して、複数の列のうち周期的な列群毎に設定され前記各列毎の画像信号の出力経路に応じて発生する周期的な縦方向の縞模様を抑制するオフセットを加減算する補正回路とを有することを特徴とする画像処理回路。
- 請求項６において、
前記補正回路は、更に、前記オフセットを格納するオフセットテーブルを有し、当該オフセットテーブルから出力される前記オフセットを前記画素信号に加減算することを特徴とする画像処理回路。 - 請求項７において、
前記補正回路は、少なくとも１フレームの画像の輝度に応じて、前記オフセットを調整するオフセット調整部を有することを特徴とする画像処理回路。 - 請求項７において、
前記補正回路は、コラム毎の画素信号と、少なくとも１フレームの画像の輝度に対応する基準値とを比較して、前記オフセットを動的に生成して、前記オフセットテーブルに格納するオフセット生成部を有することを特徴とする画像処理回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002317033A JP4213943B2 (ja) | 2002-07-25 | 2002-10-31 | 画質を向上させた画像処理回路 |
| US10/625,567 US7456876B2 (en) | 2002-07-25 | 2003-07-24 | Image processing circuit providing improved image quality |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002216848 | 2002-07-25 | ||
| JP2002317033A JP4213943B2 (ja) | 2002-07-25 | 2002-10-31 | 画質を向上させた画像処理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004112741A JP2004112741A (ja) | 2004-04-08 |
| JP4213943B2 true JP4213943B2 (ja) | 2009-01-28 |
Family
ID=32300535
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002317033A Expired - Fee Related JP4213943B2 (ja) | 2002-07-25 | 2002-10-31 | 画質を向上させた画像処理回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7456876B2 (ja) |
| JP (1) | JP4213943B2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006006373A1 (ja) * | 2004-07-07 | 2006-01-19 | Nikon Corporation | 画像処理装置およびコンピュータプログラム製品 |
| US7609302B2 (en) * | 2004-08-11 | 2009-10-27 | Micron Technology, Inc. | Correction of non-uniform sensitivity in an image array |
| US20060092329A1 (en) * | 2004-10-29 | 2006-05-04 | Canon Kabushiki Kaisha | Image display apparatus and correction apparatus thereof |
| JP4486876B2 (ja) * | 2004-12-15 | 2010-06-23 | シャープ株式会社 | 多分割読出ｃｃｄ補正処理装置および方法 |
| JP4759293B2 (ja) * | 2005-03-15 | 2011-08-31 | キヤノン株式会社 | 撮像素子 |
| JP4792923B2 (ja) * | 2005-11-07 | 2011-10-12 | ソニー株式会社 | 物理量検出装置、物理量検出装置の駆動方法および撮像装置 |
| JP4389865B2 (ja) * | 2005-11-17 | 2009-12-24 | ソニー株式会社 | 固体撮像素子の信号処理装置および信号処理方法並びに撮像装置 |
| KR100782826B1 (ko) * | 2005-12-10 | 2007-12-06 | 삼성전자주식회사 | 영상 획득 장치 및 방법과 그 방법을 수행하는 프로그램이기록된 기록매체 |
| US7848569B2 (en) * | 2005-12-14 | 2010-12-07 | Micron Technology, Inc. | Method and apparatus providing automatic color balancing for digital imaging systems |
| JP2009159069A (ja) | 2007-12-25 | 2009-07-16 | Panasonic Corp | 固体撮像装置およびカメラ |
| DE102009019034A1 (de) * | 2009-04-27 | 2010-10-28 | Arnold & Richter Cine Technik Gmbh & Co. Betriebs Kg | Bildsensor |
| KR101368244B1 (ko) | 2011-12-30 | 2014-02-28 | 주식회사 실리콘웍스 | 유기발광다이오드 표시장치의 문턱전압 센싱 회로 |
| US11089247B2 (en) | 2012-05-31 | 2021-08-10 | Apple Inc. | Systems and method for reducing fixed pattern noise in image data |
| US20150334276A1 (en) * | 2012-12-31 | 2015-11-19 | Given Imaging Ltd. | System and method for displaying an image stream |
| US9838637B2 (en) * | 2015-10-21 | 2017-12-05 | Canon Kabushiki Kaisha | Solid-state image sensor, method of controlling the same, image sensing system, and camera |
| KR102613682B1 (ko) * | 2021-07-21 | 2023-12-14 | (주)캠시스 | 이물 검사를 위한 모아레 검출 방법 및 장치 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06326929A (ja) | 1993-05-14 | 1994-11-25 | Hitachi Ltd | 画像入力装置 |
| JPH0772256A (ja) | 1993-09-01 | 1995-03-17 | Fuji Photo Film Co Ltd | 画像信号補正装置および方法 |
| US6201582B1 (en) * | 1997-09-19 | 2001-03-13 | Philips Electronics North America Corporation | Circuit for moiré suppression |
| US6433822B1 (en) * | 1998-03-31 | 2002-08-13 | Intel Corporation | Method and apparatus for self-calibration and fixed-pattern noise removal in imager integrated circuits |
| JP4116254B2 (ja) * | 1998-09-30 | 2008-07-09 | ミクロナス ゲゼルシャフト ミット ベシュレンクテル ハフツング | ライン及びカラムへのアドレスが可能な画像センサーにおける露光に依存するノイズの修正方法及び装置 |
| JP2001036816A (ja) | 1999-06-23 | 2001-02-09 | Taiwan Advanced Sensors Corp | Ｃｍｏｓ型イメージセンサ内のａ／ｄ変換器の自動較正 |
| JP2001025026A (ja) | 1999-07-07 | 2001-01-26 | Olympus Optical Co Ltd | 撮像装置 |
| JP2002010275A (ja) | 2000-06-22 | 2002-01-11 | Minolta Co Ltd | 固体撮像装置 |
| JP2001268441A (ja) | 2000-03-15 | 2001-09-28 | Hitachi Ltd | 固体撮像装置およびこれを用いた通信装置 |
| GB0020280D0 (en) * | 2000-08-18 | 2000-10-04 | Vlsi Vision Ltd | Modification of column fixed pattern column noise in solid image sensors |
| KR100399954B1 (ko) | 2000-12-14 | 2003-09-29 | 주식회사 하이닉스반도체 | 아날로그 상호 연관된 이중 샘플링 기능을 수행하는씨모스 이미지 센서용 비교 장치 |
| JP3844699B2 (ja) * | 2001-02-19 | 2006-11-15 | イノテック株式会社 | 可変利得アンプ |
| US20030016294A1 (en) * | 2001-07-17 | 2003-01-23 | Sean Chiu | Compensation apparatus for digital image signal |
| US20030202111A1 (en) * | 2002-04-30 | 2003-10-30 | Jaejin Park | Apparatus and methods for dark level compensation in image sensors using dark pixel sensor metrics |
| KR100468732B1 (ko) * | 2002-05-30 | 2005-01-29 | 삼성전자주식회사 | Ｃｒｔ 모니터 시스템을 위한 수평 모아레 제거 장치 및방법 |
-
2002
- 2002-10-31 JP JP2002317033A patent/JP4213943B2/ja not_active Expired - Fee Related
-
2003
- 2003-07-24 US US10/625,567 patent/US7456876B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20040119854A1 (en) | 2004-06-24 |
| US7456876B2 (en) | 2008-11-25 |
| JP2004112741A (ja) | 2004-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4213943B2 (ja) | 画質を向上させた画像処理回路 | |
| JP4640507B2 (ja) | 固体撮像装置、固体撮像装置の信号処理方法、および撮像装置 | |
| TWI399086B (zh) | 包含ｃｍｏｓ型影像感測器的固態攝影裝置 | |
| JP6239975B2 (ja) | 固体撮像装置及びそれを用いた撮像システム | |
| JP6584131B2 (ja) | 撮像装置、撮像システム、および信号処理方法 | |
| JP5049155B2 (ja) | プログレッシブ・インタレース変換方法、画像処理装置及び画像撮像装置 | |
| US20130002916A1 (en) | Image sensing device and image sensing system | |
| KR100930008B1 (ko) | 화상 왜곡을 억제하는 이미지 센서 | |
| US9936172B2 (en) | Signal processing device, signal processing method, and signal processing program for performing color reproduction of an image | |
| US7489357B2 (en) | Solid-state image pickup element having improved resolution and signal to noise ratio and solid-state image pickup apparatus using the same | |
| US20080316336A1 (en) | Image pickup apparatus and control method for image pickup apparatus | |
| US20150130976A1 (en) | Solid-state imaging apparatus and imaging system | |
| US11202024B2 (en) | Imaging apparatus, imaging method, and storage medium | |
| US7800670B2 (en) | Image pickup apparatus and image pickup method | |
| JP2007189405A (ja) | 撮像装置及び撮像方法 | |
| JP2007318630A (ja) | 画像入力装置、撮像モジュール、及び固体撮像装置 | |
| JP3948218B2 (ja) | 固体撮像装置およびその駆動方法 | |
| JP2000059687A (ja) | 撮像装置および撮像システム | |
| US7916188B2 (en) | Correction approximating straight line group information generating method of multi-divided reading CCD, and correction processing device manufacturing method of multi-divided reading CCD | |
| US11284017B2 (en) | Image pickup device and storage medium | |
| JP2000165752A (ja) | 固体撮像装置の信号処理方法及び固体撮像装置 | |
| JP7457568B2 (ja) | 撮像装置 | |
| JP5511205B2 (ja) | 撮像装置及び撮像方法 | |
| JP2005086630A (ja) | 撮像装置 | |
| JP2021153291A (ja) | 撮像装置、コンピュータプログラム及び記憶媒体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051007 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071112 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071120 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080219 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080421 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080731 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081028 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081031 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4213943 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131107 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |