JP2007115985A - 表面処理された窒化ガリウム基板を作製する方法、表面処理された窒化ガリウム系エピタキシャル基板を作製する方法、窒化ガリウム基板および窒化ガリウム系エピタキシャル基板 - Google Patents
表面処理された窒化ガリウム基板を作製する方法、表面処理された窒化ガリウム系エピタキシャル基板を作製する方法、窒化ガリウム基板および窒化ガリウム系エピタキシャル基板 Download PDFInfo
- Publication number
- JP2007115985A JP2007115985A JP2005307466A JP2005307466A JP2007115985A JP 2007115985 A JP2007115985 A JP 2007115985A JP 2005307466 A JP2005307466 A JP 2005307466A JP 2005307466 A JP2005307466 A JP 2005307466A JP 2007115985 A JP2007115985 A JP 2007115985A
- Authority
- JP
- Japan
- Prior art keywords
- gallium nitride
- substrate
- gallium
- fluorine
- nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】窒化ガリウム半導体表面を保護するために表面処理された窒化ガリウム基板を作製する方法を提供する。
【解決手段】表面処理された窒化ガリウム基板を作製する方法は、窒化ガリウム基板を準備する工程を有する。窒化ガリウム基板11は、鏡面研磨された第1の面13と該第1の面13の反対側の第2の面15とを有する。また、この方法は、窒化ガリウム基板11の第1の面13の全面をフッ素系ガスのプラズマに晒して、第1の面13にフッ素終端を施す工程を有する。フッ素系ガスは、SF6、NF3 、CF4 、C2F6 、C3F8、C4 F8 、C5F8 、F2の少なくともいずれかのガスを含む。
【選択図】図1
【解決手段】表面処理された窒化ガリウム基板を作製する方法は、窒化ガリウム基板を準備する工程を有する。窒化ガリウム基板11は、鏡面研磨された第1の面13と該第1の面13の反対側の第2の面15とを有する。また、この方法は、窒化ガリウム基板11の第1の面13の全面をフッ素系ガスのプラズマに晒して、第1の面13にフッ素終端を施す工程を有する。フッ素系ガスは、SF6、NF3 、CF4 、C2F6 、C3F8、C4 F8 、C5F8 、F2の少なくともいずれかのガスを含む。
【選択図】図1
Description
本発明は、表面処理された窒化ガリウム基板を作製する方法、表面処理された窒化ガリウム系エピタキシャル基板を作製する方法、窒化ガリウム基板および窒化ガリウム系エピタキシャル基板に関する。
非特許文献1には、イオン注入されたレジストの剥離について記載されている。レジストの剥離には、O2プラズマ処理が用いられている。O2プラズマ処理の後に、ウエハ表面に残さが形成される。
Shuzo Fujimura et al., JapaneseJournal Of AppliedPhysics, VOL. 28, No. 10, Oct. 1989, pp.2130-2136
Shuzo Fujimura et al., JapaneseJournal Of AppliedPhysics, VOL. 28, No. 10, Oct. 1989, pp.2130-2136
窒化ガリウム系半導体領域上に形成されたレジストは、アセトン、リムーバーといったウェット処理またはO2プラズマ処理といったドライ処理により除去される。窒化ガリウム系半導体領域の表面がレジストを除去するための酸素プラズマに曝されると、窒素空孔が生じる可能性がある。窒素空孔は、窒化ガリウム系半導体領域上に成長される窒化ガリウム系半導体の結晶品質を向上することの妨げになり、また、例えば電流コラプスの発生の原因になり電子デバイス特性にも悪影響を及ぼす。つまり、窒化ガリウム系半導体の表面における窒素空孔の発生は、結晶品質およびデバイス特性にとって重要であることが理解される。一方、これまで、窒化ガリウム系半導体の表面の保護については、あまり検討されてきていない。
多くの場合、窒化ガリウム系半導体デバイスの製造メーカは窒化ガリウム系基板の製造メーカと異なる。窒化ガリウム基板が窒化ガリウム系基板の製造メーカの清浄な工場において作製された後に窒化ガリウム系半導体デバイスの製造メーカの工場において結晶成長工程に窒化ガリウム基板が仕掛かるまで、比較的長い時間が経過する。また、窒化ガリウム系半導体デバイスの製造メーカは、窒化ガリウム基板上に所望のエピタキシャル層を有するエピタキシャル基板を窒化ガリウム基板の製造メーカから購入することもある。このときも、窒化ガリウム基板と同様に、窒化ガリウム系半導体デバイスの製造メーカにおけるデバイス製造工程にエピタキシャル基板が仕掛かるまで、比較的長い時間が経過する。
窒化ガリウム基板および窒化ガリウム系エピタキシャル基板では、その表面が酸素や水分に晒されることにより窒素空孔が生じる。酸素や水分との表面反応により、各構成元素の酸化物が生成される。特に、NOx成分の蒸気圧が高いので、窒化ガリウム基板の表面から窒素の選択的な脱離が起こる。
本発明は、このような事情を鑑みてなされたものであり、窒化ガリウム半導体表面を保護するために表面処理された窒化ガリウム基板を作製する方法を提供することを目的とし、窒化ガリウム系半導体表面を保護するために表面処理された窒化ガリウム系エピタキシャル基板を作製する方法を提供することを目的とし、保護された表面を有する窒化ガリウム基板および窒化ガリウム系エピタキシャル基板を提供することを目的とする。
本発明の一側面は、表面処理された窒化ガリウム基板を作製する方法である。この方法は、(a)鏡面研磨された第1の面と該第1の面の反対側の第2の面とを有する窒化ガリウム基板を準備する工程と、(b)前記窒化ガリウム基板の前記第1の面の全面をフッ素系ガスのプラズマに晒して、前記第1の面にフッ素終端を施す工程とを備える。
この方法によれば、ウェット処理ではなくドライプロセスが用いられるので、窒化ガリウム基板の第1の面の全面が水分に晒されることがない。プラズマ処理を用いるので、窒化ガリウム基板の第1の面の全面にわたって、高い均一性のフッ素終端処理が可能であり、また、プラズマに晒す時間に応じて処理の程度を調整できる。上記の表面処理を行うことにより、安定した表面を有する窒化ガリウム基板を供給できる。
本発明に係る方法では、前記フッ素系ガスは、SF6、NF3 、CF4 、C2F6 、C3F8、C4 F8 、C5F8 、F2の少なくともいずれかのガスを含むことができる。これらは、好適なフッ素系ガスの例示である。
本発明の別の側面は、表面処理された窒化ガリウム系エピタキシャル基板を作製する方法である。前記窒化ガリウム系エピタキシャル基板は、窒化ガリウム基板と該窒化ガリウム基板上に設けられた一または複数の窒化ガリウム系半導体膜とを含む。この方法は、(a)窒化ガリウム系半導体からなる第1の面と該第1の面の反対側の第2の面とを有する窒化ガリウム系エピタキシャル基板を準備する工程と、(b)前記窒化ガリウム系エピタキシャル基板の前記第1の面の全面をフッ素系ガスのプラズマに晒して、前記第1の面にフッ素終端を施す工程とを備える。
この方法によれば、ウェット処理ではなくドライプロセスが用いられるので、窒化ガリウム系エピタキシャル基板の第1の面の全面が水分に晒されることがない。プラズマ処理を用いるので、窒化ガリウム系エピタキシャル基板の第1の面の全面にわたって、高い均一性のフッ素終端処理が可能であり、また、プラズマに晒す時間に応じて処理の程度を調整できる。上記の表面処理を行うことにより、安定した表面を有する窒化ガリウム基板を供給できる。
本発明に係る方法では、前記フッ素系ガスは、SF6、NF3、CF4 、C2 F6、C3F8、C4F8 、C5 F8、F2の少なくともいずれかのガスを含むことができる。これらは、好適なフッ素系ガスの例示である。
本発明の更なる別の側面は、鏡面研磨された第1の面と該第1の面の反対側の第2の面とを有する窒化ガリウム基板であって、前記第1の面の全体にフッ化ガリウムが形成されている。
この窒化ガリウム基板によれば、表面処理を行うことにより第1の面の全体にフッ化ガリウムが形成されている。フッ素終端化処理された表面を有する窒化ガリウム基板では、その表面が酸素や水分の影響を受けにくくなり、窒素空孔が発生しにくくなる。化学的な安定な表面を有する窒化ガリウム基板が供給される。
本発明の更なる別の側面に係る窒化ガリウム系エピタキシャル基板は、(a)鏡面研磨された第1の面と該第1の面の反対側の第2の面とを有する窒化ガリウム基板と、(b)前記第1の面上に設けられた窒化ガリウム系半導体層とを備え、前記窒化ガリウム系半導体層の表面の全体にフッ化ガリウムが形成されている。
この窒化ガリウム系エピタキシャル基板によれば、表面処理を行うことにより窒化ガリウム系半導体層の表面の全体にフッ化ガリウムが形成されている。フッ素終端化処理された表面を有する窒化ガリウム系エピタキシャル基板では、その表面が酸素や水分の影響を受けにくくなり、窒素空孔が発生しにくくなる。化学的な安定な表面を有する窒化ガリウム系エピタキシャル基板が供給される。
本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。
以上説明したように、本発明によれば、窒化ガリウム半導体表面を保護するために表面処理された窒化ガリウム基板を作製する方法が提供され、また窒化ガリウム系半導体表面を保護するために表面処理された窒化ガリウム系エピタキシャル基板を作製する方法が提供され、保護された表面を有する窒化ガリウム基板および窒化ガリウム系エピタキシャル基板が提供される。
本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、本発明の表面処理された窒化ガリウム基板を作製する方法、表面処理された窒化ガリウム系エピタキシャル基板を作製する方法、窒化ガリウム基板および窒化ガリウム系エピタキシャル基板に係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。
(第1の実施の形態)
図1は、本実施の形態に係る、表面処理された窒化ガリウム基板を作製する方法を示す図面である。図1(A)に示されるように、窒化ガリウム基板11を準備する。窒化ガリウム基板11は、第1の面13と該第1の面13の反対側の第2の面15とを有する。第1の面13は鏡面研磨されている。窒化ガリウム基板11のサイズは、例えば2インチ程度またはそれ以上である。窒化ガリウム基板11のサイズは基板の作製技術の進歩と共に変更されるのであり、上記の値は一例に過ぎない。窒化ガリウム基板11は、自立可能な厚さを有しており、例えば300マイクロメートル以上である。
図1は、本実施の形態に係る、表面処理された窒化ガリウム基板を作製する方法を示す図面である。図1(A)に示されるように、窒化ガリウム基板11を準備する。窒化ガリウム基板11は、第1の面13と該第1の面13の反対側の第2の面15とを有する。第1の面13は鏡面研磨されている。窒化ガリウム基板11のサイズは、例えば2インチ程度またはそれ以上である。窒化ガリウム基板11のサイズは基板の作製技術の進歩と共に変更されるのであり、上記の値は一例に過ぎない。窒化ガリウム基板11は、自立可能な厚さを有しており、例えば300マイクロメートル以上である。
次いで、図1(B)に示されるように、窒化ガリウム基板11をプラズマ処理装置17内に配置する。プラズマ処理装置17には、ガスソースからフッ素系ガスGFが供給される。プラズマ処理装置17に高周波電力を印加すると、フッ素系ガスGFのプラズマ19が発生される。窒化ガリウム基板11の第1の面13の全面は、フッ素系ガスプラズマ19に晒される。第1の面13はプラズマ19に晒されると、窒化ガリウム基板11aは、第1の面13にフッ素処理が施された面13aを有する。プラズマ処理が完了すると、図1(C)に示されるように、フッ素終端された面13bを有する窒化ガリウム基板11bが作製される。
この方法によれば、ウェット処理ではなくドライプロセスが用いられるので、窒化ガリウム基板11の第1の面13の全面が水分に晒されることがない。プラズマ処理を用いるので、窒化ガリウム基板11の第1の面13の全面にわたって、高い均一性のフッ素終端処理が可能であり、また、プラズマに晒す時間に応じて処理の程度を調整できる。上記の表面処理を行うことにより、安定した表面13aを有する窒化ガリウム基板11aを供給できる。
本実施の形態に係る方法では、フッ素系ガスGFは、SF6、NF3 、CF4 、C2F6 、C3F8、C4 F8 、C5F8 、F2の少なくともいずれかのガスを含むことができる。これらは、好適なフッ素系ガスの例示である。
プラズマ処理の一例として、
ガスSF6:20〜50sccm
チャンバ内圧力:50〜200Pa
プラズマパワー:0.002〜0.01W/mm2
である。
ガスSF6:20〜50sccm
チャンバ内圧力:50〜200Pa
プラズマパワー:0.002〜0.01W/mm2
である。
上記のプロセスの結果、図1(C)に示されるような窒化ガリウム基板が提供される。窒化ガリウム基板11bは、鏡面研磨されておりフッ化ガリウムが全体に形成されている第1の面11bと該第1の面11bの反対側の第2の面15とを有する。この窒化ガリウム基板11bによれば、表面処理を行うことにより第1の面の全体にフッ化ガリウムが形成されている。フッ素終端化処理された表面を有する窒化ガリウム基板では、その表面が酸素や水分の影響を受けにくくなり、窒素空孔が発生しにくくなる。化学的な安定な表面を有する窒化ガリウム基板が供給される。
(第2の実施の形態)
図2は、本実施の形態に係る、表面処理された窒化ガリウム系エピタキシャル基板を作製する方法を示す図面である。図2(A)に示されるように、窒化ガリウム系エピタキシャル基板21を準備する。窒化ガリウム系エピタキシャル基板21は、窒化ガリウム基板11bと該窒化ガリウム基板11b上に設けられた窒化ガリウム系半導体膜22とを含む。窒化ガリウム系半導体膜22は、例えば有機金属気相成長法または分子線エピタキシ法といった成膜方法により作製される。第1の実施の形態において説明されたように、窒化ガリウム基板11bの表面はフッ素処理されているので、窒素空孔の数が低減された表面を有する窒化ガリウム基板11b上に、窒化ガリウム系半導体膜22が堆積される。本実施の形態は、窒化ガリウム基板11bに替えて窒化ガリウム基板11を用いることができる。窒化ガリウム基板11を用いる場合にも、本実施の形態が提供する技術的な寄与が小さくなるのではない。したがって、引き続く説明では、窒化ガリウム基板11を参照しながら説明する。
図2は、本実施の形態に係る、表面処理された窒化ガリウム系エピタキシャル基板を作製する方法を示す図面である。図2(A)に示されるように、窒化ガリウム系エピタキシャル基板21を準備する。窒化ガリウム系エピタキシャル基板21は、窒化ガリウム基板11bと該窒化ガリウム基板11b上に設けられた窒化ガリウム系半導体膜22とを含む。窒化ガリウム系半導体膜22は、例えば有機金属気相成長法または分子線エピタキシ法といった成膜方法により作製される。第1の実施の形態において説明されたように、窒化ガリウム基板11bの表面はフッ素処理されているので、窒素空孔の数が低減された表面を有する窒化ガリウム基板11b上に、窒化ガリウム系半導体膜22が堆積される。本実施の形態は、窒化ガリウム基板11bに替えて窒化ガリウム基板11を用いることができる。窒化ガリウム基板11を用いる場合にも、本実施の形態が提供する技術的な寄与が小さくなるのではない。したがって、引き続く説明では、窒化ガリウム基板11を参照しながら説明する。
窒化ガリウム系エピタキシャル基板21は、第1の面23と該第1の面23の反対側の第2の面25とを有する。第1の面23は、鏡面研磨された窒化ガリウム基板11の表面上に成長された窒化ガリウム系半導体からなる。窒化ガリウム系半導体としては、GaN、InGaN、AlGaN、InAlGaNを用いることができる。本実施例では、窒化ガリウム基板11上には、単一の窒化ガリウム系半導体膜22が形成されているが、更に一以上の窒化ガリウム系半導体膜が形成されていてもよい。窒化ガリウム系半導体膜22の厚さは、例えば3マイクロメートル程度であり、上記の値は一例に過ぎない。
次いで、図2(B)に示されるように、窒化ガリウム系エピタキシャル基板21をプラズマ処理装置27内に配置する。プラズマ処理装置27には、ガスソースからフッ素系ガスGFが供給される。プラズマ処理装置27に高周波電力を印加すると、フッ素系ガスGFのプラズマ29が発生される。窒化ガリウム系エピタキシャル基板21の第1の面23の全面は、フッ素系ガスプラズマ29に晒される。第1の面23はプラズマ29に晒されると、窒化ガリウム系エピタキシャル基板21は、第1の面23にフッ素処理が施された面を有する。プラズマ処理が完了すると、図2(C)に示されるように、フッ素終端された面23bを有する窒化ガリウム系エピタキシャル基板21bが作製される。
本実施の形態に係る方法では、フッ素系ガスGFは、SF6、NF3 、CF4 、C2F6 、C3F8、C4 F8 、C5F8 、F2の少なくともいずれかのガスを含むことができる。これらは、好適なフッ素系ガスの例示である。
プラズマ処理の一例として、
ガスSF6:20〜50sccm
チャンバ内圧力:50〜200Pa
プラズマパワー:0.002〜0.01W/mm2
である。
ガスSF6:20〜50sccm
チャンバ内圧力:50〜200Pa
プラズマパワー:0.002〜0.01W/mm2
である。
上記のプロセスの結果、図2(C)に示されるような窒化ガリウム系エピタキシャル基板が提供される。窒化ガリウム系エピタキシャル基板21bは、窒化ガリウム基板11と、窒化ガリウム基板11の第1の面13上に設けられた窒化ガリウム系半導体層22bとを備え、窒化ガリウム系半導体層22bの表面の全体にフッ化ガリウムが形成されている。
この窒化ガリウム系エピタキシャル基板21bによれば、表面処理を行うことにより窒化ガリウム系半導体層の表面の全体にフッ化ガリウムが形成される。フッ素終端化処理された表面を有する窒化ガリウム系エピタキシャル基板21bでは、その表面が酸素や水分の影響を受けにくくなり、窒素空孔が発生しにくくなる。化学的な安定な表面を有する窒化ガリウム系エピタキシャル基板が供給される。
好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。
11…窒化ガリウム基板、11a…窒化ガリウム基板、11b…窒化ガリウム基板、13…窒化ガリウム基板、13a…窒化ガリウム基板の面、13b…フッ素終端された面、15…窒化ガリウム基板の面、17…プラズマ処理装置、GF…フッ素系ガス、19…プラズマ、21…窒化ガリウム系エピタキシャル基板、21a…窒化ガリウム系エピタキシャル基板、21b…窒化ガリウム系エピタキシャル基板、22…窒化ガリウム系半導体膜、22b…窒化ガリウム系半導体層、23…窒化ガリウム系エピタキシャル基板、23a…窒化ガリウム系エピタキシャル基板の面、23b…フッ素終端された面、27…プラズマ処理装置、29…プラズマ、
Claims (6)
- 表面処理された窒化ガリウム基板を作製する方法であって、
鏡面研磨された第1の面と該第1の面の反対側の第2の面とを有する窒化ガリウム基板を準備する工程と、
前記窒化ガリウム基板の前記第1の面の全面をフッ素系ガスのプラズマに晒して、前記第1の面にフッ素終端を施す工程と
を備える、ことを特徴とする方法。 - 前記フッ素系ガスは、SF6、NF3、CF4 、C2 F6、C3F8、C4F8 、C5 F8、F2の少なくともいずれかのガスを含む、ことを特徴とする請求項1に記載された方法。
- 表面処理された窒化ガリウム系エピタキシャル基板を作製する方法であって、前記窒化ガリウム系エピタキシャル基板は、窒化ガリウム基板と該窒化ガリウム基板上に設けられた一または複数の窒化ガリウム系半導体膜とを含み、
窒化ガリウム系半導体からなる第1の面と該第1の面の反対側の第2の面とを有する窒化ガリウム系エピタキシャル基板を準備する工程と、
前記窒化ガリウム系エピタキシャル基板の前記第1の面の全面をフッ素系ガスのプラズマに晒して、前記第1の面にフッ素終端を施す工程と
を備える、ことを特徴とする方法。 - 前記フッ素系ガスは、SF6、NF3、CF4 、C2 F6、C3F8、C4F8 、C5 F8、F2の少なくともいずれかのガスを含む、ことを特徴とする請求項3に記載された方法。
- 鏡面研磨された第1の面と該第1の面の反対側の第2の面とを有する窒化ガリウム基板であって、
前記第1の面の全体にフッ化ガリウムが形成されている、窒化ガリウム基板。 - 鏡面研磨された第1の面と該第1の面の反対側の第2の面とを有する窒化ガリウム基板と、
前記第1の面上に設けられた窒化ガリウム系半導体層と
を備え、
前記窒化ガリウム系半導体層の表面の全体にフッ化ガリウムが形成されている、窒化ガリウム系エピタキシャル基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005307466A JP2007115985A (ja) | 2005-10-21 | 2005-10-21 | 表面処理された窒化ガリウム基板を作製する方法、表面処理された窒化ガリウム系エピタキシャル基板を作製する方法、窒化ガリウム基板および窒化ガリウム系エピタキシャル基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005307466A JP2007115985A (ja) | 2005-10-21 | 2005-10-21 | 表面処理された窒化ガリウム基板を作製する方法、表面処理された窒化ガリウム系エピタキシャル基板を作製する方法、窒化ガリウム基板および窒化ガリウム系エピタキシャル基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007115985A true JP2007115985A (ja) | 2007-05-10 |
Family
ID=38097888
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005307466A Pending JP2007115985A (ja) | 2005-10-21 | 2005-10-21 | 表面処理された窒化ガリウム基板を作製する方法、表面処理された窒化ガリウム系エピタキシャル基板を作製する方法、窒化ガリウム基板および窒化ガリウム系エピタキシャル基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007115985A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023106346A1 (ja) * | 2021-12-08 | 2023-06-15 | レール・リキード-ソシエテ・アノニム・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード | 窒化ガリウム層の表面処理方法及び半導体デバイス |
-
2005
- 2005-10-21 JP JP2005307466A patent/JP2007115985A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023106346A1 (ja) * | 2021-12-08 | 2023-06-15 | レール・リキード-ソシエテ・アノニム・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード | 窒化ガリウム層の表面処理方法及び半導体デバイス |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6373150B2 (ja) | 基板処理システム及び基板処理方法 | |
JP2012023385A (ja) | 残存フォトレジスト及び残留側壁パッシベーションを除去する、その場でのポストエッチング工程 | |
JP2021184505A (ja) | 基板処理システム及び基板処理方法 | |
CA2778197A1 (en) | Method and apparatus for manufacturing silicon carbide semiconductor device | |
KR100784661B1 (ko) | 반도체 소자의 제조방법 | |
JP2002033383A (ja) | 半導体素子の素子分離膜形成方法 | |
JP2010003807A (ja) | 半導体装置の製造方法 | |
JP2004349676A (ja) | 半導体素子の製造方法 | |
JP2006351955A (ja) | 窒化ガリウム系トランジスタを作製する方法、窒化ガリウム系半導体領域を加工する方法、およびレジストを除去する方法 | |
JP2007115985A (ja) | 表面処理された窒化ガリウム基板を作製する方法、表面処理された窒化ガリウム系エピタキシャル基板を作製する方法、窒化ガリウム基板および窒化ガリウム系エピタキシャル基板 | |
KR101198243B1 (ko) | 탄소 함유 박막을 증착하는 박막 증착 장치의 건식 세정방법 | |
US7413993B2 (en) | Process for removing a residue from a metal structure on a semiconductor substrate | |
JP2012028431A (ja) | 半導体装置の製造方法 | |
JP2003309105A5 (ja) | ||
JP2009140944A (ja) | 酸化膜エッチング方法 | |
KR20040006481A (ko) | 식각 및 증착장비의 항상성 개선방법 | |
JP2009267220A (ja) | 半導体装置の製造方法 | |
JP2021141269A (ja) | シリコン部材及びその製造方法 | |
JP2007115752A (ja) | 窒化ガリウム系半導体領域にパターンを形成する方法 | |
JP4933720B2 (ja) | 成膜方法 | |
KR20100078953A (ko) | 반도체 소자의 제조방법 | |
KR100237020B1 (ko) | 반도체 소자의 금속층 형성 방법 | |
JP2024085226A (ja) | 半導体装置の製造方法 | |
TWI462162B (zh) | 沈積含碳膜之裝置的清潔方法 | |
US6599843B2 (en) | In-situ mask technique for producing III-V semiconductor components |