JP2007115930A - 超電導接合素子および超電導接合回路 - Google Patents
超電導接合素子および超電導接合回路 Download PDFInfo
- Publication number
- JP2007115930A JP2007115930A JP2005306499A JP2005306499A JP2007115930A JP 2007115930 A JP2007115930 A JP 2007115930A JP 2005306499 A JP2005306499 A JP 2005306499A JP 2005306499 A JP2005306499 A JP 2005306499A JP 2007115930 A JP2007115930 A JP 2007115930A
- Authority
- JP
- Japan
- Prior art keywords
- superconducting
- lower electrode
- superconducting junction
- junction
- critical current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/10—Junction-based devices
- H10N60/12—Josephson-effect devices
- H10N60/124—Josephson-effect devices comprising high-Tc ceramic materials
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/195—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N69/00—Integrated devices, or assemblies of multiple devices, comprising at least one superconducting element covered by group H10N60/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Logic Circuits (AREA)
Abstract
【解決手段】超電導接合回路10は、上部電極18が形成するインダクタを直列に接続した複数の超電導接合素子201〜205からなり、超電導接合素子201〜205は、上部電極18と下部電極14とこれらに挟まれた障壁層17からなる超電導接合部161〜165のゼロ電圧状態と有限電圧状態とのスイッチングにより磁束量子を伝搬する。超電導接合素子201〜205は、下部電極14の面積に基づいて臨界電流密度が制御される。超電導接合素子201〜205の各々の下部電極14の面積を略同等に設定することで、超電導接合素子201〜205間の臨界電流密度のばらつきを抑制する。さらには、下部電極14と超電導磁気遮蔽膜とを接続する接続窓14aの面積を所定の範囲に設定する。
【選択図】図5
Description
IEEE Trans.Appl.Supercond.vol.13,pp.809−812,2003
図5は、本発明の第1の実施の形態に係る超電導接合回路の平面図、図6は、図5に示すB−B線断面図、図7は、第1の実施の形態に係る超電導接合回路の等価回路図である。
Ic=(WD×1500)-0.19 … (1)
上記式(1)において、所望の幅WDに対して、変化割合ΔWDに設定した場合の臨界電流Icの変化割合ΔIcは、上記式(1)から、
ΔIc=(ΔWD+1)-0.19−1 … (2)
となる。例えば、ΔWDが−0.3、すなわち、所望の幅WDの70%に設定した場合、上記式(2)によればΔIc=0.7-0.19−1=0.07となり、所望の臨界電流Icに対して7%の増加になる。
Ic=(DP×1300)-0.19 … (3)
上記式(3)において、所望の奥行きDPに対して、変化割合ΔDPに設定した場合の臨界電流Icの変化割合ΔIcは、上記式(3)から、
ΔIc=(ΔDP+1)-0.19−1 … (4)
となる。上記式(4)は、上記式(2)のΔWDをΔDPに置き換えた以外は同等である。したがって、上記式(4)を用いると、所望の臨界電流Icに対して、臨界電流Icのばらつき(標準偏差σ2/平均値Avg2)を±5%以内の範囲に設定するためには、下部電極14の奥行きDPのばらつき(標準偏差σ2/平均値Avg2)を±23%以内の範囲に設定すればよいことが分かる。
第2の実施の形態では、第1の実施の形態の超電導接合回路の応用例を説明する。第2の実施の形態に係る超電導接合回路は、いわゆるトグルフリップフロップ回路を備える超電導接合回路である。
図22は、本発明の第3の実施の形態に係る超電導接合回路の平面図、図23は図22に示すC−C線断面図である。図中、先に説明した部分に対応する部分には同一の参照符号を付し、その説明を省略する。0
図22および図23を参照するに、第3の実施の形態に係る超電導接合回路70は、図5等に示す第1の実施の形態に係る超電導接合回路の変形例である。超電導接合回路70は、下部電極14の表面に接触して、各々の下部電極14を接続する下部電極接続膜71と、下部電極接続膜71を覆う保護膜72をさらに設けた以外は第1の実施の形態に係る超電導接合回路と略同様に構成されている。
第4の実施の形態に係る超電導接合回路は、図14に示す第2の実施の形態に係る超電導接合回路と、第3の実施の形態に係る超電導接合回路を組み合わせたものである。
第5の実施の形態に係る第1例〜第4例の超電導接合回路において、第1の実施の形態の超電導接合回路の応用例を説明する。
11 基板
12 超電導磁気遮蔽膜
13 第1層間絶縁膜
14,14−1,14−2a,14−2b,14−3,14−4a,14−4b,14−5 下部電極
14a 接続窓
15 第2層間絶縁膜
16,161〜165,J1〜J15,Ja1〜Ja16 超電導接合部
17,73 障壁層
18 上部電極
19,72 保護膜
20,201〜205 超電導接合素子
21,211,212,21a,21b インダクタ
22,221〜225 直流電流源
31,91,101a,101b,111a,111b,121a,121b 入力側変換回路
32,92,102a,102b,112a,112b,122a,122b 入力側超電導線路
33,93,103 トグルフリップフロップ回路
34,94a,94b,104,114,124 出力側超電導線路
35,95a,95b,105,115,125 出力側変換回路
40A 臨界電流密度を測定するための回路
71,81,81a,81b 下部電極接続膜
113 コンフルエンスバッファ回路
123 インバータ回路
Claims (21)
- 超電導膜からなる下部電極と、
前記下部電極の一部の表面に形成された障壁層と、
前記障壁層を覆う超電導膜からなる上部電極と、を備え、
前記下部電極、障壁層、および上部電極により形成された超電導接合部を有する超電導接合素子であって、
前記超電導接合部は、その臨界電流密度が下部電極の面積に基づいて制御されてなることを特徴とする超電導接合素子。 - 前記下部電極は矩形の形状を有することを特徴とする請求項1記載の超電導接合素子。
- 前記超電導接合部は、その臨界電流密度が下部電極の幅および/または奥行きに基づいて制御されてなることを特徴とする請求項2記載の超電導接合素子。
- 前記下部電極に絶縁膜を介して電気的に接地された超電導接地膜をさらに備え、
前記下部電極は、絶縁膜に形成された接続窓を介して超電導接地膜と電気的に接続されてなることを特徴とする請求項1〜3のうち、いずれか一項記載の超電導接合素子。 - 前記超電導接合部は、その臨界電流密度が接地窓の面積に基づいてさらに制御されてなることを特徴とする請求項4記載の超電導接合素子。
- 前記下部電極および上部電極は、酸化物超電導材料からなることを特徴とする請求項1〜5のうち、いずれか一項記載の超電導接合素子。
- 磁束量子を信号の担体とし、基板上に超電導膜からなる下部電極と、前記下部電極の一部の表面に形成された障壁層と、前記障壁層を覆う超電導膜からなる上部電極と、を備え、前記下部電極、障壁層、および上部電極により形成された複数の超電導接合部を有する超電導接合回路であって、
前記複数の超電導接合部はそれぞれ、その臨界電流密度が下部電極の面積に基づいて制御されてなることを特徴とする超電導接合回路。 - 前記複数の超電導接合部を構成する下部電極は、その面積が実質的に同等に設定されてなることを特徴とする請求項7記載の超電導接合回路。
- 前記複数の超電導接合部を構成する下部電極は、略同一形状であることを特徴とする請求項7または8記載の超電導接合回路。
- 前記複数の超電導接合部を構成する下部電極は、矩形の形状を有することを特徴とする請求項7〜9のうち、いずれか一項記載の超電導接合回路。
- 前記複数の超電導接合部は、その臨界電流密度が下部電極の幅および/または奥行きに基づいて制御されてなることを特徴とする請求項10記載の超電導接合回路。
- 前記複数の超電導接合部の下部電極は、その幅の平均値Avg1と標準偏差σ1との比である標準偏差σ1/平均値Avg1が、±23%以内の範囲に設定されてなることを特徴とする請求項11記載の超電導接合回路。
- 前記複数の超電導接合部の下部電極は、その奥行きの平均値Avg2と標準偏差σ2との比である標準偏差σ2/平均値Avg2が、±23%以内の範囲に設定されてなることを特徴とする請求項12記載の超電導接合回路。
- 前記下部電極に絶縁膜を介して電気的に接地された超電導接地膜をさらに備え、
前記下部電極は、絶縁膜に形成された接続窓を介して超電導接地膜と電気的に接続されてなることを特徴とする請求項7〜13のうち、いずれか一項記載の超電導接合回路。 - 前記超電導接合部は、その臨界電流密度が接地窓の面積に基づいてさらに制御されてなることを特徴とする請求項14記載の超電導接合回路。
- 前記複数の下部電極を互いに電気的に接続する超電導膜からなる下部電極接続膜をさらに備えることを特徴とする請求項14または15記載の超電導接合回路。
- 前記下部電極接続膜は下部電極上に設けられてなることを特徴とする請求項16記載の超電導接合回路。
- 前記下部電極接続膜が複数設けられてなり、該複数の下部電極接続膜は、各々異なる下部電極を互いに電気的に接続することを特徴とする請求項16または17記載の超電導接合回路。
- 前記接続窓の面積が100μm2以下に設定されることを特徴とする請求項14〜18のうち、いずれか一項記載の超電導接合回路。
- 前記下部電極および上部電極は、酸化物超電導材料からなることを特徴とする請求項7〜19のうち、いずれか一項記載の超電導接合回路。
- 前記超電導接地膜または下部電極接続膜は、酸化物超電導体からなることを特徴とする14〜20のうち、いずれか一項記載の超電導接合回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005306499A JP5289673B2 (ja) | 2005-10-21 | 2005-10-21 | 超電導接合素子および超電導接合回路 |
US11/584,050 US20070158791A1 (en) | 2005-10-21 | 2006-10-20 | Superconducting junction element and superconducting junction circuit |
US12/549,537 US8330145B2 (en) | 2005-10-21 | 2009-08-28 | Superconducting junction element and superconducting junction circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005306499A JP5289673B2 (ja) | 2005-10-21 | 2005-10-21 | 超電導接合素子および超電導接合回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007115930A true JP2007115930A (ja) | 2007-05-10 |
JP5289673B2 JP5289673B2 (ja) | 2013-09-11 |
Family
ID=38097845
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005306499A Expired - Fee Related JP5289673B2 (ja) | 2005-10-21 | 2005-10-21 | 超電導接合素子および超電導接合回路 |
Country Status (2)
Country | Link |
---|---|
US (2) | US20070158791A1 (ja) |
JP (1) | JP5289673B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010024258A1 (ja) | 2008-08-29 | 2010-03-04 | 塩野義製薬株式会社 | Pi3k阻害活性を有する縮環アゾール誘導体 |
WO2010125799A1 (ja) | 2009-04-27 | 2010-11-04 | 塩野義製薬株式会社 | Pi3k阻害活性を有するウレア誘導体 |
JP7518188B2 (ja) | 2020-04-24 | 2024-07-17 | ノースロップ グラマン システムズ コーポレーション | 超伝導ラッチシステム |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7772871B2 (en) * | 2008-04-28 | 2010-08-10 | Northrop Grumman Corporation | Method and apparatus for high density superconductor circuit |
US8571614B1 (en) | 2009-10-12 | 2013-10-29 | Hypres, Inc. | Low-power biasing networks for superconducting integrated circuits |
EP2381499B1 (en) * | 2010-04-26 | 2014-12-17 | Bruker HTS GmbH | Method for designing AC losses in a tape-type superconductor with anisotropy of critical currents |
US10222416B1 (en) | 2015-04-14 | 2019-03-05 | Hypres, Inc. | System and method for array diagnostics in superconducting integrated circuit |
CN106816525B (zh) * | 2017-01-17 | 2019-03-12 | 中国科学院上海微系统与信息技术研究所 | 氮化铌squid器件、制备方法及参数后处理方法 |
US10153772B2 (en) * | 2017-02-06 | 2018-12-11 | Microsoft Technology Licensing, Llc | Superconducting devices with enforced directionality |
WO2018169585A1 (en) * | 2017-03-13 | 2018-09-20 | Google Llc | Integrating circuit elements in a stacked quantum computing device |
WO2019160573A2 (en) | 2017-05-16 | 2019-08-22 | PsiQuantum Corp. | Superconducting signal amplifier |
WO2019160572A2 (en) | 2017-05-16 | 2019-08-22 | PsiQuantum Corp. | Gated superconducting photon detector |
US10586910B2 (en) | 2017-07-28 | 2020-03-10 | PsiQuantum Corp. | Superconductor-based transistor |
US10361703B2 (en) | 2017-10-05 | 2019-07-23 | PsiQuantum Corp. | Superconducting logic circuits |
US10461445B2 (en) | 2017-11-13 | 2019-10-29 | PsiQuantum Corp. | Methods and devices for impedance multiplication |
WO2019157077A1 (en) | 2018-02-06 | 2019-08-15 | PsiQuantum Corp. | Superconducting photon detector |
US10879905B2 (en) | 2018-02-14 | 2020-12-29 | PsiQuantum Corp. | Superconducting field-programmable gate array |
WO2019213147A1 (en) | 2018-05-01 | 2019-11-07 | PsiQuantum Corp. | Photon number resolving superconducting detector |
US10984857B2 (en) | 2018-08-16 | 2021-04-20 | PsiQuantum Corp. | Superconductive memory cells and devices |
US10573800B1 (en) | 2018-08-21 | 2020-02-25 | PsiQuantum Corp. | Superconductor-to-insulator devices |
US11101215B2 (en) | 2018-09-19 | 2021-08-24 | PsiQuantum Corp. | Tapered connectors for superconductor circuits |
US11719653B1 (en) | 2018-09-21 | 2023-08-08 | PsiQuantum Corp. | Methods and systems for manufacturing superconductor devices |
US10944403B2 (en) | 2018-10-27 | 2021-03-09 | PsiQuantum Corp. | Superconducting field-programmable gate array |
US11289590B1 (en) | 2019-01-30 | 2022-03-29 | PsiQuantum Corp. | Thermal diode switch |
US11569816B1 (en) | 2019-04-10 | 2023-01-31 | PsiQuantum Corp. | Superconducting switch |
US11009387B2 (en) | 2019-04-16 | 2021-05-18 | PsiQuantum Corp. | Superconducting nanowire single photon detector and method of fabrication thereof |
US11380731B1 (en) | 2019-09-26 | 2022-07-05 | PsiQuantum Corp. | Superconducting device with asymmetric impedance |
US11585695B1 (en) | 2019-10-21 | 2023-02-21 | PsiQuantum Corp. | Self-triaging photon detector |
US11994426B1 (en) | 2019-11-13 | 2024-05-28 | PsiQuantum Corp. | Scalable photon number resolving photon detector |
EP4162540A4 (en) * | 2020-06-03 | 2024-07-17 | Seeqc Inc | MATERIALS AND METHODS FOR FABRICATING SUPERCONDUCTING QUANTUM INTEGRATED CIRCUITS |
US20220129779A1 (en) * | 2020-10-23 | 2022-04-28 | PsiQuantum Corp. | Qubit Detection Using Superconductor Devices |
CN113257989A (zh) * | 2020-10-29 | 2021-08-13 | 阿里巴巴集团控股有限公司 | 约瑟夫森结的制备方法、装置、设备以及超导器件 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003283324A (ja) * | 2002-03-22 | 2003-10-03 | Hitachi Ltd | 超電導接合線路 |
JP2004015151A (ja) * | 2002-06-04 | 2004-01-15 | Hitachi Ltd | 集積単一磁束量子回路 |
JP2004253645A (ja) * | 2003-02-20 | 2004-09-09 | Toshiba Corp | 超電導素子 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3329127B2 (ja) * | 1995-03-24 | 2002-09-30 | 松下電器産業株式会社 | 超伝導発振器 |
EP1420464B8 (en) * | 2001-08-22 | 2011-09-14 | International Superconductivity Technology Center, The Juridical Foundation | High-temperature superconducting josephson junction, superconducting electronic device having the same, and method for forming the high-temperature superconducting josephson junction |
-
2005
- 2005-10-21 JP JP2005306499A patent/JP5289673B2/ja not_active Expired - Fee Related
-
2006
- 2006-10-20 US US11/584,050 patent/US20070158791A1/en not_active Abandoned
-
2009
- 2009-08-28 US US12/549,537 patent/US8330145B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003283324A (ja) * | 2002-03-22 | 2003-10-03 | Hitachi Ltd | 超電導接合線路 |
JP2004015151A (ja) * | 2002-06-04 | 2004-01-15 | Hitachi Ltd | 集積単一磁束量子回路 |
JP2004253645A (ja) * | 2003-02-20 | 2004-09-09 | Toshiba Corp | 超電導素子 |
Non-Patent Citations (1)
Title |
---|
JPN6012008236; 早川尚夫: 超高速ディジタルデバイスシリーズ4 超高速ジョセフソン・デバイス , 19861130, 第44頁〜第48頁, 培風館 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010024258A1 (ja) | 2008-08-29 | 2010-03-04 | 塩野義製薬株式会社 | Pi3k阻害活性を有する縮環アゾール誘導体 |
WO2010125799A1 (ja) | 2009-04-27 | 2010-11-04 | 塩野義製薬株式会社 | Pi3k阻害活性を有するウレア誘導体 |
JP7518188B2 (ja) | 2020-04-24 | 2024-07-17 | ノースロップ グラマン システムズ コーポレーション | 超伝導ラッチシステム |
Also Published As
Publication number | Publication date |
---|---|
US20100006825A1 (en) | 2010-01-14 |
US20070158791A1 (en) | 2007-07-12 |
US8330145B2 (en) | 2012-12-11 |
JP5289673B2 (ja) | 2013-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5289673B2 (ja) | 超電導接合素子および超電導接合回路 | |
US6753546B2 (en) | Trilayer heterostructure Josephson junctions | |
JP4044807B2 (ja) | 超電導ドライバ回路 | |
US20030107033A1 (en) | Trilayer heterostructure junctions | |
WO2022003957A1 (ja) | 集積装置及びニューロモーフィックデバイス | |
CN105702849B (zh) | 台阶区域覆盖有超导覆盖层的超导电路结构及其制备方法 | |
Kaplunenko et al. | Novel design of rapid single flux quantum logic based on a single layer of a high‐T c superconductor | |
JP2004303820A (ja) | 超伝導回路 | |
US20080146449A1 (en) | Electrical device and method of manufacturing same | |
Dšring et al. | ISS2011 Development of iron-based superconducting devices | |
JP2001111123A (ja) | Squid素子 | |
EP0482198B1 (en) | Superconducting tunnel junction element comprising a magnetic oxide material and its use | |
JPH0537037A (ja) | 超電導デバイス及びその製造方法 | |
Wakana et al. | Fabrication of HTS long-JTL circuits on La–YBCO ground plane | |
JP2786827B2 (ja) | 超電導素子 | |
Ovsyannikov et al. | Electron transport in high-Tc superconducting grain boundary junctions | |
RU2343591C1 (ru) | Сверхпроводящий прибор с джозефсоновским переходом | |
JP2867956B2 (ja) | 超電導トランジスタ | |
Yoshida et al. | Current transport in interface-engineered high-Tc Josephson junctions | |
JP5054463B2 (ja) | ジョセフソン接合素子、その形成方法、および超電導接合回路 | |
Nevirkovets et al. | Properties of high-j/sub c/SINIS junctions | |
US20050043185A1 (en) | High-temperature superconductive device | |
JP3026482B2 (ja) | 超電導素子とその製法および動作方法 | |
JP2000357823A (ja) | 超電導回路 | |
Nevirkovets et al. | Fabrication and characteristics of multi-terminal SINIS devices |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080107 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110805 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110816 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111007 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120228 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120528 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20120528 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120619 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20120831 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130415 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130605 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |