JP2007103689A - Semiconductor light emitting device - Google Patents

Semiconductor light emitting device Download PDF

Info

Publication number
JP2007103689A
JP2007103689A JP2005291922A JP2005291922A JP2007103689A JP 2007103689 A JP2007103689 A JP 2007103689A JP 2005291922 A JP2005291922 A JP 2005291922A JP 2005291922 A JP2005291922 A JP 2005291922A JP 2007103689 A JP2007103689 A JP 2007103689A
Authority
JP
Japan
Prior art keywords
layer
semiconductor layer
emitting device
light emitting
reflective
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2005291922A
Other languages
Japanese (ja)
Inventor
Hiroshi Ono
啓 大野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005291922A priority Critical patent/JP2007103689A/en
Publication of JP2007103689A publication Critical patent/JP2007103689A/en
Ceased legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To achieve a semiconductor light emitting device having a reflection electrode exhibiting high reflectivity even to emission light of ultraviolet region. <P>SOLUTION: The semiconductor light emitting device comprises a P type semiconductor layer 11, an active layer 12 of InGaN/GaN and a P type semiconductor layer 13 formed sequentially on a sapphire substrate 10, and an N side reflection electrode 14 including a reflective layer 14b formed on the P type semiconductor layer 13 to come into ohmic contact therewith and reflecting emission light 50 from the active layer 12. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、半導体発光装置に関し、特に反射電極を有する半導体発光装置に関する。   The present invention relates to a semiconductor light emitting device, and more particularly to a semiconductor light emitting device having a reflective electrode.

近年、半導体を用いた発光装置が、表示用光源、液晶用バックライト光源及び照明用白色光源等の用途に広く利用されるようになってきており、半導体発光装置の高出力化が強く望まれている。特に、青色域から紫外域の発光光を得られる窒化物半導体からなる発光装置、すなわち発光ダイオード(LED:light emitting diode)装置は、高出力化により、照明用途や自動車のヘッドランプ用途といった大きな市場を期待できる。高出力を可能とする半導体発光装置を実現するには、発光層自体の発光効率を上げるだけでなく、発光層で生成される発光光を外部に効率良く取り出す構造とすること、すなわち取り出し効率を上げることが極めて重要である。   In recent years, light emitting devices using semiconductors have been widely used in applications such as display light sources, liquid crystal backlight light sources, and illumination white light sources, and high output of semiconductor light emitting devices is strongly desired. ing. In particular, light emitting devices made of nitride semiconductors, that is, light emitting diode (LED: light emitting diode) devices capable of obtaining light emitted from the blue region to the ultraviolet region, due to high output, are used in large markets such as lighting applications and automotive headlamp applications. Can be expected. In order to realize a semiconductor light emitting device capable of high output, not only the luminous efficiency of the light emitting layer itself is increased, but also a structure that efficiently extracts emitted light generated in the light emitting layer to the outside, that is, the extraction efficiency is increased. It is extremely important to raise it.

発光光の取り出し効率を向上させる手法として、半導体層の上に形成する電極材料に透光性を持たせたり、電極をパターニングしたり、電極又は半導体層の表面を凹凸状に加工したり、また、半導体層を屈折率が小さい樹脂で被覆したりするという種々の手法が提案されている。   As a method for improving the extraction efficiency of emitted light, the electrode material formed on the semiconductor layer has translucency, the electrode is patterned, the surface of the electrode or the semiconductor layer is processed into an uneven shape, Various techniques for coating the semiconductor layer with a resin having a low refractive index have been proposed.

なかでも、大きな効果を期待されているのが、銀(Ag)等の反射率が高い金属を反射電極として用いることにより、基板の裏面側から光を取り出す構造、いわゆるフリップチップ型構造の半導体発光装置である。銀は可視域で高い反射率を持つ材料であるが、反面、マイグレーションが大きく、熱に弱い等の問題があり、反射電極として実用化することが難しい。その上、銀は波長が350nm以下の光に対してその反射率が急激に劣化するという特性があり、波長が350nm以下の紫外光に対しては用いることができない。   Among them, a large effect is expected. A semiconductor light emitting device having a structure in which light is extracted from the back surface side of the substrate by using a metal having a high reflectance such as silver (Ag) as a reflective electrode, a so-called flip chip type semiconductor light emitting device. Device. Silver is a material having a high reflectance in the visible range, but on the other hand, there are problems such as large migration and weakness to heat, and it is difficult to put it into practical use as a reflective electrode. In addition, silver has a characteristic that its reflectance rapidly deteriorates with respect to light having a wavelength of 350 nm or less, and cannot be used for ultraviolet light with a wavelength of 350 nm or less.

下記の特許文献1には、銀を用いたP側反射電極が開示されているが、反射層に銀を用いているため、紫外域では十分な反射率を得ることができない。なお、紫外光に対して高い反射率を持つ材料にはアルミニウム(Al)が挙げられる。
特開平11−186598号公報 特開平07−045867号公報
Patent Document 1 below discloses a P-side reflective electrode using silver. However, since silver is used for the reflective layer, sufficient reflectivity cannot be obtained in the ultraviolet region. In addition, aluminum (Al) is mentioned as a material with a high reflectance with respect to ultraviolet light.
Japanese Patent Laid-Open No. 11-186598 Japanese Unexamined Patent Publication No. 07-045867

このように、従来の半導体発光装置は、紫外域で高い反射率を持つ反射電極を実現することができないという問題がある。   As described above, the conventional semiconductor light emitting device has a problem that a reflective electrode having a high reflectance in the ultraviolet region cannot be realized.

本発明は、前記従来の問題に鑑み、その目的は、紫外域の発光光に対しても高い反射率を持つ反射電極を有する半導体発光装置を実現できるようにすることにある。   The present invention has been made in view of the above-described conventional problems, and an object thereof is to realize a semiconductor light-emitting device having a reflective electrode having a high reflectance even with respect to ultraviolet light.

前記の目的を達成するため、本発明は、半導体発光装置を、伝導型がN型の半導体層の上に該N型の半導体層とオーミック接触し且つ高い反射率を有する反射電極を設ける構成とする。   In order to achieve the above-described object, the present invention provides a semiconductor light-emitting device in which a reflective electrode having a high reflectance is provided on an N-type semiconductor layer in ohmic contact with the N-type semiconductor layer. To do.

具体的に、本発明に係る第1の半導体発光装置は、N型の第1半導体層と、P型の第2半導体層と、第1半導体層と第2半導体層との間に形成された活性層と、第1半導体層における活性層の反対側の面上に形成され、第1の半導体層とオーミック接触し且つ活性層からの発光光を反射する反射層を含む反射電極とを備えていることを特徴とする。   Specifically, a first semiconductor light emitting device according to the present invention is formed between an N-type first semiconductor layer, a P-type second semiconductor layer, and the first semiconductor layer and the second semiconductor layer. A reflective electrode including an active layer and a reflective layer formed on a surface of the first semiconductor layer opposite to the active layer and in ohmic contact with the first semiconductor layer and reflecting light emitted from the active layer; It is characterized by being.

第1の半導体発光装置によると、N型の第1半導体層における活性層の反対側の面上に形成され、該第1の半導体層とオーミック接触し且つ活性層からの発光光を反射する反射層を含む反射電極を備えているため、P型の第2の半導体層にはオーミック接触できない金属であるアルミニウム(Al)等の紫外域で高い反射率を持つ材料であっても、N型の第1の半導体層の上に反射電極として形成することができる。その結果、紫外域でも発光光率が高い半導体発光素子を実現できる。   According to the first semiconductor light emitting device, the reflection is formed on the surface of the N-type first semiconductor layer opposite to the active layer, is in ohmic contact with the first semiconductor layer, and reflects the emitted light from the active layer. Since a reflective electrode including a layer is provided, even a material having high reflectivity in the ultraviolet region, such as aluminum (Al), which is a metal that cannot make ohmic contact with the P-type second semiconductor layer, is N-type. A reflective electrode can be formed over the first semiconductor layer. As a result, it is possible to realize a semiconductor light emitting device having a high light emission rate even in the ultraviolet region.

第1の半導体発光装置において、反射層はアルミニウム又はロジウムを含むことが好ましい。このようにすると、波長が350nm以下の紫外光に対しても、十分に高い反射率を持つ反射電極を形成することができる。   In the first semiconductor light emitting device, the reflective layer preferably contains aluminum or rhodium. Thus, a reflective electrode having a sufficiently high reflectance can be formed even for ultraviolet light having a wavelength of 350 nm or less.

第1の半導体発光装置において、反射層は発光光に対して60%以上の反射率を有していることが好ましい。   In the first semiconductor light emitting device, the reflective layer preferably has a reflectance of 60% or more with respect to the emitted light.

第1の半導体発光装置において、反射層の膜厚は20nm以上であることが好ましい。このようにすると、活性層からの発光光が反射層を透過することなく、効率良く反射されるため、反射電極の反射率を高く維持することができる。   In the first semiconductor light emitting device, the thickness of the reflective layer is preferably 20 nm or more. If it does in this way, since the emitted light from an active layer will be reflected efficiently, without permeate | transmitting a reflective layer, the reflectance of a reflective electrode can be maintained high.

第1の半導体発光装置において、反射電極は第1半導体層とオーミック接触するコンタクト層を含むことが好ましい。このようにすると、反射電極のコンタクト抵抗が小さくなるため、発光装置の動作電圧を低減することができる。また、コンタクト層により反射電極と第1半導体層との密着性も向上するため、信頼性が向上する。   In the first semiconductor light emitting device, the reflective electrode preferably includes a contact layer in ohmic contact with the first semiconductor layer. In this case, the contact resistance of the reflective electrode is reduced, so that the operating voltage of the light emitting device can be reduced. In addition, since the contact layer improves the adhesion between the reflective electrode and the first semiconductor layer, the reliability is improved.

本発明に係る第2の半導体発光装置は、N型の第1半導体層と、P型の第2半導体層と、第1半導体層と第2半導体層との間に形成された活性層と、第2半導体層における活性層の反対側の面上に形成され、第2半導体層とオーミック接触するN型の第3半導体層と、第3半導体層における第2半導体層の反対側の面上に形成され、第3半導体層とオーミック接触し且つ活性層からの発光光を反射する第1の反射層を含む第1の反射電極とを備えていることを特徴とする。   A second semiconductor light emitting device according to the present invention includes an N-type first semiconductor layer, a P-type second semiconductor layer, an active layer formed between the first semiconductor layer and the second semiconductor layer, An N-type third semiconductor layer formed on the surface of the second semiconductor layer opposite to the active layer and in ohmic contact with the second semiconductor layer, and on a surface of the third semiconductor layer opposite to the second semiconductor layer. And a first reflective electrode including a first reflective layer formed and in ohmic contact with the third semiconductor layer and reflecting light emitted from the active layer.

第2の半導体発光装置によると、P型の第2半導体層とオーミック接触するN型の第3半導体層と、該第3の半導体層とオーミック接触し且つ活性層からの発光光を反射する第1の反射層を含む第1の反射電極とを備えているため、P型の第2の半導体層にはオーミック接触できない金属であるアルミニウム(Al)等の紫外域で高い反射率を持つ材料であっても、N型の第3の半導体層の上に反射電極として形成することができる。その結果、紫外域で発光光率が高い半導体発光素子を実現できる。なお、P型の第2半導体層とN型の第3半導体層とのオーミック接触は、トンネル接合により実現することができる。   According to the second semiconductor light-emitting device, the N-type third semiconductor layer that is in ohmic contact with the P-type second semiconductor layer, the second semiconductor light-emitting device that is in ohmic contact with the third semiconductor layer, and reflects the emitted light from the active layer. A material having a high reflectivity in the ultraviolet region, such as aluminum (Al), which is a metal that cannot make ohmic contact with the P-type second semiconductor layer. Even if it exists, it can be formed as a reflective electrode on the N-type third semiconductor layer. As a result, it is possible to realize a semiconductor light emitting device having a high light emission rate in the ultraviolet region. The ohmic contact between the P-type second semiconductor layer and the N-type third semiconductor layer can be realized by a tunnel junction.

従って、第2の半導体発光装置において、第2半導体層と第3半導体層とはトンネル接合によりオーミック接触することが好ましい。   Therefore, in the second semiconductor light emitting device, the second semiconductor layer and the third semiconductor layer are preferably in ohmic contact with each other through a tunnel junction.

第2の半導体発光装置において、第2半導体層及び第3半導体層の不純物濃度は、それぞれ1×1019cm-3以上であることが好ましい。 In the second semiconductor light emitting device, the impurity concentrations of the second semiconductor layer and the third semiconductor layer are each preferably 1 × 10 19 cm −3 or more.

第2の半導体発光装置は、第1半導体層における活性層の反対側の面上の一部に形成され、第1半導体層とオーミック接触し且つ活性層からの発光光を反射する第2の反射層を含む第2の反射電極をさらに備えていることが好ましい。   The second semiconductor light emitting device is formed on a part of the surface of the first semiconductor layer opposite to the active layer, and is in ohmic contact with the first semiconductor layer and reflects the light emitted from the active layer. It is preferable to further include a second reflective electrode including a layer.

このようにすると、活性層が第1の反射電極及び第2の反射電極により挟まれる構成となるため、注入電流が活性層に対して垂直方向流れる、いわゆる縦型デバイスとなる。この構成の場合であっても、第2の反射電極の第1の反射電極との対向面においても発光光が2つの反射電極間の多重反射によって、装置の外部に取り出すことができるので、発光光率が高い半導体発光素子を実現できる。   In this case, since the active layer is sandwiched between the first reflective electrode and the second reflective electrode, a so-called vertical device in which an injection current flows in a direction perpendicular to the active layer is obtained. Even in the case of this configuration, the emitted light can be taken out of the device by multiple reflection between the two reflective electrodes even on the surface of the second reflective electrode facing the first reflective electrode. A semiconductor light emitting device having a high light rate can be realized.

第2の半導体発光装置において、第1の反射層及び第2の反射層のうちの少なくとも第1の反射層は、アルミニウム又はロジウムを含むことが好ましい。   In the second semiconductor light emitting device, it is preferable that at least the first reflective layer of the first reflective layer and the second reflective layer contains aluminum or rhodium.

第2の半導体発光装置において、第1の反射層及び第2の反射層のうちの少なくとも第1の反射層は、発光光に対して60%以上の反射率を有していることが好ましい。   In the second semiconductor light emitting device, it is preferable that at least the first reflective layer of the first reflective layer and the second reflective layer has a reflectance of 60% or more with respect to the emitted light.

第2の半導体発光装置において、第1の反射層及び第2の反射層のうちの少なくとも第1の反射層は、膜厚が20nm以上であることが好ましい。   In the second semiconductor light emitting device, it is preferable that at least the first reflective layer of the first reflective layer and the second reflective layer has a thickness of 20 nm or more.

第2の半導体発光装置において、第1の反射電極又は第2の反射電極は、それぞれが隣接する半導体層との間でオーミック接触するコンタクト層を含むことが好ましい。   In the second semiconductor light emitting device, the first reflective electrode or the second reflective electrode preferably includes a contact layer in ohmic contact with each adjacent semiconductor layer.

第1又は第2の半導体発光装置において、コンタクト層が形成されている場合に、該コンタクト層は、発光光に対して透光性を有していることが好ましい。このようにすると、コンタクト層が発光波長に対して吸収を持つ場合であっても、コンタクト層の厚さを十分に小さくすることにより、該コンタクト層の透過率が大きくなるので、反射電極自体の反射率を高く保つことができる。   In the first or second semiconductor light emitting device, when a contact layer is formed, the contact layer preferably has a light-transmitting property with respect to emitted light. In this case, even if the contact layer has absorption with respect to the emission wavelength, the transmittance of the contact layer is increased by sufficiently reducing the thickness of the contact layer. The reflectance can be kept high.

この場合に、コンタクト層の膜厚は0より大きく10nm以下であることが好ましい。このようにすると、コンタクト層が発光波長に対して吸収を持つ場合でも、膜厚を十分に薄くすることで、コンタクト層の透過率を大きくし、反射電極全体の反射率を高く保つことができる。   In this case, the thickness of the contact layer is preferably greater than 0 and 10 nm or less. In this way, even when the contact layer has absorption with respect to the emission wavelength, by sufficiently reducing the film thickness, the transmittance of the contact layer can be increased and the reflectance of the entire reflective electrode can be kept high. .

また、この場合に、コンタクト層は、チタン、アルミニウム、パラジウム、バナジウム、インジウム錫酸化物(ITO)又は酸化亜鉛を含むことが好ましい。このようにすると、N型の半導体層と良好なオーミック接触を持つ反射電極を形成することができる。   In this case, the contact layer preferably contains titanium, aluminum, palladium, vanadium, indium tin oxide (ITO), or zinc oxide. In this way, a reflective electrode having good ohmic contact with the N-type semiconductor layer can be formed.

本発明に係る半導体発光装置は、紫外域の発光光に対しても高い反射率を持つ反射電極を実現することができる。   The semiconductor light-emitting device according to the present invention can realize a reflective electrode having a high reflectance even with respect to ultraviolet light.

(第1の実施形態)
本発明に係る第1の実施形態について図面を参照しながら説明する。
(First embodiment)
A first embodiment according to the present invention will be described with reference to the drawings.

図1(a)は本発明の第1の実施形態に係る半導体発光装置であって、LED装置の平面構成を示し、図1(b)は図1(a)のIb−Ib線における断面構成を示している。   FIG. 1A shows a semiconductor light emitting device according to a first embodiment of the present invention, which shows a planar configuration of the LED device, and FIG. 1B is a cross-sectional configuration taken along line Ib-Ib in FIG. Is shown.

図1(a)及び図1(b)に示すように、第1の実施形態に係る半導体発光装置は、該発光装置からの発光光50に対して透光性を有する、例えばサファイア(単結晶Al23)からなり、平面寸法が350μm×350μmの基板10と、該基板10の主面上にエピタキシャル成長により順次形成されたP型半導体層11と、多重量子井戸構造を有する活性層12と、N型半導体層13とを有している。 As shown in FIG. 1A and FIG. 1B, the semiconductor light emitting device according to the first embodiment is transparent to emitted light 50 from the light emitting device, for example, sapphire (single crystal) consists al 2 O 3), and the substrate 10 of the planar dimensions are 350 .mu.m × 350 .mu.m, a P-type semiconductor layer 11 are sequentially formed by epitaxial growth on the main surface of the substrate 10, an active layer 12 having a multiple quantum well structure And an N-type semiconductor layer 13.

N型半導体層13の上には、周縁部が該N型半導体層13の端面から10μmずつ内側に形成され、厚さが3nmのチタン(Ti)からなるコンタクト層14a及び厚さが100nmのアルミニウム(Al)からなる反射層14bにより構成されるN側反射電極14と、厚さが50nmのチタン(Ti)と厚さが300nmの金(Au)とが積層されてなる実装用の第1のカバー金属層15とが順次形成されている。P型半導体層11の一部をエッチングにより露出した領域上には、該P型半導体層11とオーミック接触する厚さが50nmのニッケル(Ni)及び厚さが150nmの金(Au)が積層されてなるP側電極16と、第1のカバー金属層15と同一の構成を有する実装用の第2のカバー金属層17とが順次形成されている。ここで、P側電極16の平面寸法は75μm×75μmである。   On the N-type semiconductor layer 13, a peripheral portion is formed inward by 10 μm from the end face of the N-type semiconductor layer 13, a contact layer 14 a made of titanium (Ti) having a thickness of 3 nm, and aluminum having a thickness of 100 nm. A first mounting electrode formed by laminating an N-side reflective electrode 14 composed of a reflective layer 14b made of (Al), titanium (Ti) having a thickness of 50 nm, and gold (Au) having a thickness of 300 nm. A cover metal layer 15 is sequentially formed. On the region where a part of the P-type semiconductor layer 11 is exposed by etching, nickel (Ni) having a thickness of 50 nm and gold (Au) having a thickness of 150 nm are stacked in ohmic contact with the P-type semiconductor layer 11. A P-side electrode 16 and a mounting second cover metal layer 17 having the same configuration as that of the first cover metal layer 15 are sequentially formed. Here, the planar dimension of the P-side electrode 16 is 75 μm × 75 μm.

活性層12は、例えばInGaNからなる多重量子井戸構造又は超格子構造を有している。なお、活性層12には、量子井戸構造又は超格子構造における障壁層部分にアルミニウム(Al)を添加してもよい。   The active layer 12 has a multiple quantum well structure or a superlattice structure made of, for example, InGaN. In the active layer 12, aluminum (Al) may be added to the barrier layer portion in the quantum well structure or the superlattice structure.

P型半導体層11は厚さが2μmのP型GaNからなり、N型半導体層13は、厚さが30nmのアンドープのAl0.15Ga0.85N、厚さが10nmのN型のAl0.3Ga0.7N、厚さが50nmのN型Al0.15Ga0.85N、厚さが15nmのN型GaN及び厚さが5nmのN+型GaNからなる。 P-type semiconductor layer 11 is made of the 2μm of P-type GaN thick, N-type semiconductor layer 13, the thickness of 30nm undoped Al 0.15 Ga 0.85 N, a thickness of N-type 10 nm Al 0.3 Ga 0.7 N And N-type Al 0.15 Ga 0.85 N having a thickness of 50 nm, N-type GaN having a thickness of 15 nm, and N + -type GaN having a thickness of 5 nm.

第1の実施形態に係る半導体発光装置は、第1のカバー金属層15及び第2のカバー金属層17を図示しない実装用基板(サブマウント)の主面と対向させて実装するいわゆるフリップチップ型のLED装置である。   The semiconductor light emitting device according to the first embodiment is a so-called flip-chip type in which the first cover metal layer 15 and the second cover metal layer 17 are mounted so as to face the main surface of a mounting substrate (submount) (not shown). LED device.

以下、前記のように構成されたLED装置の製造方法を説明する。   Hereinafter, a method for manufacturing the LED device configured as described above will be described.

まず、有機金属気相成長(Metal Organic Chemical Vapor Deposition:MOCVD)法により、サファイアからなる基板10の主面上に、厚さが200nmのGaNからなるバッファ層(図示せず)、P型GaNからなるP型半導体層11、例えばInGaNからなる井戸層とGaNからなる障壁層とを交互に積層した多重量子井戸構造を持つ活性層12及びN型半導体層13を順次エピタキシャル成長する。   First, a buffer layer (not shown) made of GaN having a thickness of 200 nm is formed on the main surface of the substrate 10 made of sapphire by a metal organic chemical vapor deposition (MOCVD) method. An active layer 12 and an N-type semiconductor layer 13 having a multiple quantum well structure in which well layers made of, for example, InGaN and barrier layers made of GaN are alternately stacked are sequentially epitaxially grown.

次に、プラズマCVD(plasma−Chemical Vapor Deposition)法により、形成したN型半導体層13の上に全面にわたって厚さが400nmの酸化シリコン(SiO2 )からなるマスク形成膜(図示せず)を形成する。その後、形成したマスク形成膜に対してリソグラフィ法及び反応性イオンエッチング(Reactive Ion Etching:RIE)によるドライエッチング法により、マスク形成膜におけるP側電極形成領域の上側部分に開口部を有するマスク膜を得る。続いて、形成したマスク膜を用いて、例えば塩素(Cl2 )ガスを用いたECR(Electron Cyclotron Resonance)プラズマによるドライエッチング法により、N型半導体層13、活性層12及びP型半導体層11の上部を順次除去して、該P型半導体層11の一部にP側電極形成領域を形成する。 Then, by plasma CVD (plasma-Chemical Vapor Deposition) method, a mask-forming film thickness over the entire surface is made of 400nm silicon oxide (SiO 2) on the formed N-type semiconductor layer 13 (not shown) formed To do. Thereafter, a mask film having an opening in the upper part of the P-side electrode formation region in the mask formation film is formed on the formed mask formation film by a dry etching method using a lithography method and reactive ion etching (RIE). obtain. Subsequently, the N-type semiconductor layer 13, the active layer 12, and the P-type semiconductor layer 11 are formed by dry etching using, for example, ECR (Electron Cyclotron Resonance) plasma using chlorine (Cl 2 ) gas, using the formed mask film. The upper part is sequentially removed to form a P-side electrode formation region in a part of the P-type semiconductor layer 11.

次に、マスク膜を緩衝フッ酸(BHF)溶液で除去し、その後、リソグラフィ法によりP型半導体層13の上に反射電極形成領域を開口する第1のレジストパターン(図示せず)を形成し、形成した第1のレジストパターンの上に、EB蒸着法により厚さが50nmのNi膜及び厚さが150nmのAu膜を順次成膜する。続いて、第1のレジストパターンを該第1のレジストパターンの上に蒸着したNi膜及びAu膜と共に除去するいわゆるリフトオフ法により、P型半導体層11の上にNi/AuからなるP側電極16を形成する。その後、形成したP側電極16のP型半導体層11とのコンタクト抵抗を低減するために、温度が600℃の窒素雰囲気で20分間の熱処理を施す。この第1の熱処理により、P側電極16のコンタクト抵抗は、オーダーが10-4Ω・cm2 の良好なオーミック接触を実現できる。 Next, the mask film is removed with a buffered hydrofluoric acid (BHF) solution, and then a first resist pattern (not shown) that opens the reflective electrode formation region is formed on the P-type semiconductor layer 13 by lithography. A Ni film having a thickness of 50 nm and an Au film having a thickness of 150 nm are sequentially formed on the formed first resist pattern by EB vapor deposition. Subsequently, the P-side electrode 16 made of Ni / Au is formed on the P-type semiconductor layer 11 by a so-called lift-off method in which the first resist pattern is removed together with the Ni film and the Au film deposited on the first resist pattern. Form. Thereafter, in order to reduce the contact resistance of the formed P-side electrode 16 with the P-type semiconductor layer 11, a heat treatment is performed in a nitrogen atmosphere at a temperature of 600 ° C. for 20 minutes. By this first heat treatment, the contact resistance of the P-side electrode 16 can realize a good ohmic contact with an order of 10 −4 Ω · cm 2 .

次に、リソグラフィ法によりP型半導体層13の上に反射電極形成領域を開口する第2のレジストパターン(図示せず)を形成し、形成した第2のレジストパターンの上に、EB蒸着法により厚さが3nmのTiからなるコンタクト層14a及び厚さが100nmのAlからなる反射層14bを順次堆積する。続いて、第2のレジストパターンを該第2のレジストパターンの上に蒸着した不要なTi及びAlと共に除去するリフトオフ法により、N型半導体層13の上にコンタクト層14a及び反射層14bからなるN側反射電極14を形成する。ここで、N側反射電極14はN型半導体層13の上面のほぼ全面を覆うように形成することが好ましい。その後、形成したN側反射電極14のN型半導体層13とのコンタクト抵抗を低減するために、温度が600℃の窒素雰囲気で1分間の熱処理を施す。この第2の熱処理により、N側反射電極14のコンタクト抵抗は、オーダーが10-6Ω・cm2 の良好なオーミック接触を実現できる。 Next, a second resist pattern (not shown) that opens the reflective electrode formation region is formed on the P-type semiconductor layer 13 by lithography, and on the formed second resist pattern by EB vapor deposition. A contact layer 14a made of Ti having a thickness of 3 nm and a reflective layer 14b made of Al having a thickness of 100 nm are sequentially deposited. Subsequently, N is formed of the contact layer 14a and the reflective layer 14b on the N-type semiconductor layer 13 by a lift-off method in which the second resist pattern is removed together with unnecessary Ti and Al deposited on the second resist pattern. The side reflection electrode 14 is formed. Here, the N-side reflective electrode 14 is preferably formed so as to cover almost the entire upper surface of the N-type semiconductor layer 13. Thereafter, in order to reduce the contact resistance of the formed N-side reflective electrode 14 with the N-type semiconductor layer 13, heat treatment is performed for 1 minute in a nitrogen atmosphere at a temperature of 600 ° C. The second heat treatment, the contact resistance of the N-side reflecting electrode 14, the order can be achieved in 10 -6 Ω · cm 2 good ohmic contact.

次に、プラズマCVD法により、N側反射電極14及びP側電極16が形成されたN型半導体層13及びP型半導体層11の上に全面にわたって厚さが300nmの酸化シリコンからなる保護膜形成膜(図示せず)を形成する。続いて、リソグラフィ法により、N側反射電極14及びP側電極16をそれぞれ露出する開口部を有する第2のレジストパターン(図示せず)を形成し、形成した第2のレジストパターンをマスクとして、保護膜形成膜に対して緩衝フッ酸溶液によるウェットエッチングを行なうことにより、保護膜形成膜からN側反射電極14及びP側電極16の各周縁部をそれぞれ残して各電極14、16のほぼ全体を露出する開口部を有する保護膜(パッシベーション膜)を形成する。   Next, a protective film made of silicon oxide having a thickness of 300 nm is formed on the entire surface of the N-type semiconductor layer 13 and the P-type semiconductor layer 11 on which the N-side reflective electrode 14 and the P-side electrode 16 are formed by plasma CVD. A film (not shown) is formed. Subsequently, a second resist pattern (not shown) having openings for exposing the N-side reflective electrode 14 and the P-side electrode 16 is formed by lithography, and the formed second resist pattern is used as a mask. By performing wet etching with a buffered hydrofluoric acid solution on the protective film forming film, the entire periphery of each of the electrodes 14 and 16 is left leaving the peripheral portions of the N-side reflective electrode 14 and the P-side electrode 16 from the protective film forming film. A protective film (passivation film) having an opening exposing the film is formed.

次に、EB蒸着法により、第2のレジストパターンの上に、厚さが50nmのTiと厚さが300nmのAuからなるカバー金属形成層を堆積する。その後、第2のレジストパターンを該第2のレジストパターンの上に蒸着した不要なTi及びAuと共に除去するリフトオフ法により、N側反射電極14の上に第1のカバー金属層15が形成されると共に、P側電極16の上に第2のカバー金属層17が形成される。ここで、フリップチップ型のLED装置は、各カバー金属層15、17によってサブマウントと電気的且つ機械的に接続されることから、該LED装置の放熱性を高めるには、第1のカバー金属層15をN側反射電極14とほぼ同一の大きさに形成することが好ましい。   Next, a cover metal forming layer made of Ti having a thickness of 50 nm and Au having a thickness of 300 nm is deposited on the second resist pattern by EB vapor deposition. Thereafter, the first cover metal layer 15 is formed on the N-side reflective electrode 14 by a lift-off method in which the second resist pattern is removed together with unnecessary Ti and Au deposited on the second resist pattern. At the same time, the second cover metal layer 17 is formed on the P-side electrode 16. Here, since the flip-chip type LED device is electrically and mechanically connected to the submount by the cover metal layers 15 and 17, the first cover metal is used to enhance the heat dissipation of the LED device. It is preferable that the layer 15 is formed to have approximately the same size as the N-side reflective electrode 14.

以上の工程により、活性層12から発光される発光光50をN側反射電極14により基板10側に反射して、透光性を持つ基板10側から発光光50を外部に取り出すフリップチップ型のLED装置を得る。   Through the above steps, the emitted light 50 emitted from the active layer 12 is reflected to the substrate 10 side by the N-side reflective electrode 14, and the emitted light 50 is extracted from the translucent substrate 10 side to the outside. An LED device is obtained.

なお、第1の実施形態においては、P型半導体層13の上に形成するN側反射電極14の反射層14bとしてアルミニウム(Al)を用いたが、Alに代えて、ロジウム(Rh)のような紫外域から可視域において光の反射率が高い材料を用いることができる。   In the first embodiment, aluminum (Al) is used as the reflective layer 14b of the N-side reflective electrode 14 formed on the P-type semiconductor layer 13, but rhodium (Rh) is used instead of Al. A material having a high light reflectance in the ultraviolet region to the visible region can be used.

図2に空気中における単層金属膜の反射率の波長依存性(計算値)を示す。銀(Ag)、アルミニウム(Al)及びロジウム(Rh)は、従来の窒化ガリウム(GaN)系半導体に用いられるニッケル(Ni)又は白金(Pt)よりも高い反射率を有しており、N側反射電極14の材料として有望である。但し、Agは350nm以下の波長域で急激に反射率が低下するため、紫外域の発光光を出力する発光装置の反射電極としては不適である。これに対し、Alは紫外域でも高い反射率を示しており、低いコンタクト抵抗と両立ができるので、N側反射電極14に最も適している。   FIG. 2 shows the wavelength dependence (calculated value) of the reflectance of the single-layer metal film in the air. Silver (Ag), aluminum (Al), and rhodium (Rh) have higher reflectivity than nickel (Ni) or platinum (Pt) used in conventional gallium nitride (GaN) -based semiconductors. It is promising as a material for the reflective electrode 14. However, Ag has an abrupt decrease in reflectance in a wavelength region of 350 nm or less, and thus is not suitable as a reflective electrode for a light-emitting device that outputs emitted light in the ultraviolet region. On the other hand, Al shows a high reflectance even in the ultraviolet region, and can be compatible with a low contact resistance, so is most suitable for the N-side reflective electrode 14.

第1の実施形態においては、N側反射電極14の反射層14bの膜厚を100nmとしたが、この膜厚には限られない。   In the first embodiment, the thickness of the reflective layer 14b of the N-side reflective electrode 14 is set to 100 nm. However, the thickness is not limited to this.

図3にアルミニウム(Al)からなる反射層14bにおける波長が300nm、350nm及び400nmの光の透過率の厚さ依存性(計算値)を示す。図3から分かるように、反射層14bの厚さが薄くなると、反射層14bの反射率の低下すなわち透過率の増大が無視できなくなるため、該反射層14bの厚さは20nm以上であることが好ましく、50nm以上であればさらに好ましい。   FIG. 3 shows the thickness dependence (calculated value) of the transmittance of light having wavelengths of 300 nm, 350 nm, and 400 nm in the reflective layer 14b made of aluminum (Al). As can be seen from FIG. 3, when the thickness of the reflective layer 14b is reduced, a decrease in the reflectance of the reflective layer 14b, that is, an increase in the transmittance cannot be ignored. Therefore, the thickness of the reflective layer 14b may be 20 nm or more. Preferably, it is more preferably 50 nm or more.

以上説明したように、第1の実施形態によると、Alからなる反射層14bをN側反射電極14に用いているため、N型半導体層13が素子の上部、すなわち活性層12に対して基板10の反対側に設ける構造を採る。通常、GaN系の発光装置の場合はP型半導体層を素子の上部に設ける構成を採る場合が多く、この構成の場合は、Alを用いた反射電極はP型半導体層に対して良好なオーミック接触を得ることができない。このため、第1の実施形態においては、PN接合の上下を逆転させて、反射電極をN側電極として形成することにより、高反射率と低コンタクト抵抗とを両立することができる。従って、350nm以下の波長である紫外域の発光光50に対しても、高い反射率を持つ反射電極を有する半導体発光装置を実現できる。   As described above, according to the first embodiment, since the reflective layer 14b made of Al is used for the N-side reflective electrode 14, the N-type semiconductor layer 13 is the substrate above the element, that is, the active layer 12. The structure provided on the opposite side of 10 is adopted. Usually, in the case of a GaN-based light emitting device, a configuration in which a P-type semiconductor layer is provided on the upper part of the element is often used. In this configuration, the reflective electrode using Al is a good ohmic to the P-type semiconductor layer. You can't get in touch. For this reason, in the first embodiment, both the high reflectance and the low contact resistance can be achieved by turning the PN junction upside down and forming the reflective electrode as an N-side electrode. Therefore, it is possible to realize a semiconductor light emitting device having a reflective electrode having a high reflectivity even with respect to ultraviolet light 50 having a wavelength of 350 nm or less.

また、第1の実施形態においては、N側反射電極14のコンタクト層14aとしてチタン(Ti)を用いている。これにより、N側反射電極14の反射層14bとN型半導体層13との密着性が向上するため、反射電極14のコンタクト抵抗をさらに小さくすることができる。   In the first embodiment, titanium (Ti) is used as the contact layer 14 a of the N-side reflective electrode 14. As a result, the adhesion between the reflective layer 14b of the N-side reflective electrode 14 and the N-type semiconductor layer 13 is improved, so that the contact resistance of the reflective electrode 14 can be further reduced.

なお、特許文献2には、TiとAlとを用いたオーミック電極をGaN系半導体に設ける構成が記載されているが、オーミック接触を実現するだけであれば、TiとAlとの厚さや構成比はたいして重要とはならない。   Patent Document 2 describes a configuration in which an ohmic electrode using Ti and Al is provided on a GaN-based semiconductor. However, if only an ohmic contact is realized, the thickness and the composition ratio of Ti and Al are described. It is not very important.

本実施形態のように、オーミック電極に高い反射率を実現するには、コンタクト層14aであるTiの厚さは、できるだけ薄い方が望ましい。すなわち、Alを反射層14bとして十分に機能させるには、コンタクト層14aは発光光50を十分に透過できる程に薄くする必要がある。本実施形態においては、コンタクト層14aの膜厚を3nmとしたが、10nm以下が好ましく、3nm以下ならばより好ましい。   As in this embodiment, in order to achieve a high reflectance in the ohmic electrode, it is desirable that the thickness of Ti as the contact layer 14a is as thin as possible. That is, in order for Al to sufficiently function as the reflective layer 14b, the contact layer 14a needs to be thin enough to transmit the emitted light 50 sufficiently. In the present embodiment, the thickness of the contact layer 14a is 3 nm, but is preferably 10 nm or less, and more preferably 3 nm or less.

また、コンタクト層14aとしてTiを用いたが、N型GaNからなるN型半導体層13と良好なオーミック接触を実現できる材料であればよい。例えば、Al(反射層14bにRhを用いる場合)、パラジウム(Pd)、V(バナジウム)、インジウム錫酸化物(ITO)又は酸化亜鉛(ZnO)等を用いることができる。コンタクト層14aの発光波長に対する透過率が低い場合には、Tiの場合と同様に、該コンタクト層14aは薄い方が好ましい。なお、コンタクト層14aがITOのように透光性を有する導電性材料の場合には、その厚さを特に薄くする必要はない。   Further, although Ti is used for the contact layer 14a, any material that can realize good ohmic contact with the N-type semiconductor layer 13 made of N-type GaN may be used. For example, Al (when Rh is used for the reflective layer 14b), palladium (Pd), V (vanadium), indium tin oxide (ITO), zinc oxide (ZnO), or the like can be used. When the transmittance of the contact layer 14a with respect to the emission wavelength is low, it is preferable that the contact layer 14a is thin as in the case of Ti. When the contact layer 14a is a light-transmitting conductive material such as ITO, it is not necessary to reduce the thickness.

また、第1の実施形態においては、第1のカバー金属層15及び第2のカバー金属層17として、TiとAuとの積層体を用いたが、他の金属を用いてもよく、また、単層膜であっても多層膜であっても構わない。例えば、Ti/Pt/Auからなる積層体を用いると、熱安定性が向上し、TiとAuとの間の相互拡散が抑えられるので、より安定したデバイスを得ることができる。なお、安定性及び耐酸化性に加え、ワイヤボンディングの密着性の観点から、各カバー金属層15、17は金(Au)を含むことが好ましい。   In the first embodiment, a laminate of Ti and Au is used as the first cover metal layer 15 and the second cover metal layer 17, but other metals may be used. It may be a single layer film or a multilayer film. For example, when a laminated body made of Ti / Pt / Au is used, thermal stability is improved and interdiffusion between Ti and Au is suppressed, so that a more stable device can be obtained. In addition to stability and oxidation resistance, the cover metal layers 15 and 17 preferably contain gold (Au) from the viewpoint of wire bonding adhesion.

また、第1の実施形態においては、エピタキシャル成長用の基板10としてサファイアを用いたが、発光波長に対して透光性を持つ材料であればサファイアに限られない。例えば、窒化ガリウム(GaN)又は酸化ガリウム(Ga23)を用いることができる。 In the first embodiment, sapphire is used as the substrate 10 for epitaxial growth. However, the material is not limited to sapphire as long as the material has translucency with respect to the emission wavelength. For example, gallium nitride (GaN) or gallium oxide (Ga 2 O 3 ) can be used.

(第2の実施形態)
以下、本発明の第2の実施形態について図4を参照しながら説明する。
(Second Embodiment)
Hereinafter, a second embodiment of the present invention will be described with reference to FIG.

図4(a)は本発明の第2の実施形態に係る半導体発光装置であって、LED装置の平面構成を示し、図4(b)は図4(a)のIVb−IVb線における断面構成を示している。図4(a)及び図4(b)において、図1と同一の構成部材には同一の符号を付すことにより説明を省略する。   FIG. 4A is a semiconductor light emitting device according to the second embodiment of the present invention, and shows a planar configuration of the LED device, and FIG. 4B is a cross-sectional configuration taken along line IVb-IVb in FIG. Is shown. In FIG. 4A and FIG. 4B, the same components as those in FIG.

図4(a)及び図4(b)に示すように、第2の実施形態に係る半導体発光装置は、該発光装置からの発光光50に対して透光性を有するサファイアからなる基板10と、該基板10の主面上にエピタキシャル成長により順次形成された第1のN型半導体層21と、多重量子井戸構造を有する活性層12と、P型半導体層23と、該P型半導体層23とトンネル接合によりオーミック接触する第2のN型半導体層24とを有している。なお、トンネル接合によるオーミック接触とは、P型半導体層23と第2のN型半導体層24とがそれぞれ高濃度にドーピングされたトンネル接合を形成しており、逆方向電圧を印加した際に、整流性を示さず、トンネル電流によってオーミック的な特性を示すことを意味する。   As shown in FIGS. 4A and 4B, the semiconductor light emitting device according to the second embodiment includes a substrate 10 made of sapphire that is transparent to emitted light 50 from the light emitting device. The first N-type semiconductor layer 21 sequentially formed on the main surface of the substrate 10 by epitaxial growth, the active layer 12 having a multiple quantum well structure, the P-type semiconductor layer 23, the P-type semiconductor layer 23, And a second N-type semiconductor layer 24 in ohmic contact with the tunnel junction. The ohmic contact due to the tunnel junction is a tunnel junction in which the P-type semiconductor layer 23 and the second N-type semiconductor layer 24 are each doped at a high concentration, and when a reverse voltage is applied, It means that it does not show rectification and shows ohmic characteristics by tunnel current.

第2のN型半導体層24の上には、周縁部が該第2のN型半導体層24の端面から10μmずつ内側に形成され、厚さが3nmのチタン(Ti)からなるコンタクト層14a及び厚さが100nmのアルミニウム(Al)からなる反射層14bにより構成されるP側反射電極25と、厚さが50nmのチタン(Ti)と厚さが300nmの金(Au)とが積層されてなる実装用の第1のカバー金属層15とが順次形成されている。第1のN型半導体層21の一部をエッチングにより露出した領域上には、該第1のN型半導体層21とオーミック接触する厚さが3nmのチタン(Ti)及び厚さが100nmのアルミニウム(Al)が積層されてなるN側電極26と、第1のカバー金属層15と同一の構成を有する実装用の第2のカバー金属層17とが順次形成されている。   A contact layer 14a made of titanium (Ti) having a thickness of 3 nm is formed on the second N-type semiconductor layer 24 with a peripheral portion formed inward by 10 μm from the end face of the second N-type semiconductor layer 24, and A P-side reflective electrode 25 constituted by a reflective layer 14b made of aluminum (Al) having a thickness of 100 nm, titanium (Ti) having a thickness of 50 nm, and gold (Au) having a thickness of 300 nm are laminated. A first cover metal layer 15 for mounting is sequentially formed. On a region where a part of the first N-type semiconductor layer 21 is exposed by etching, titanium (Ti) having a thickness of 3 nm and aluminum having a thickness of 100 nm are in ohmic contact with the first N-type semiconductor layer 21. An N-side electrode 26 formed by laminating (Al) and a second cover metal layer 17 for mounting having the same configuration as the first cover metal layer 15 are sequentially formed.

第1のN型半導体層21は厚さが4μmのN型GaNからなり、P型半導体層23は、厚さが30nmのアンドープのAl0.15Ga0.85N、厚さが10nmのP型のAl0.3Ga0.7N、厚さが50nmのP型Al0.15Ga0.85N、厚さが15nmのP型GaN及び厚さが5nmのP+型GaNからなる。第2のN型半導体層24の厚さは20nmである。 The first N-type semiconductor layer 21 is made of N-type GaN with a thickness of 4 μm, and the P-type semiconductor layer 23 is undoped Al 0.15 Ga 0.85 N with a thickness of 30 nm, and P-type Al 0.3 with a thickness of 10 nm. It consists of Ga 0.7 N, P-type Al 0.15 Ga 0.85 N with a thickness of 50 nm, P-type GaN with a thickness of 15 nm, and P + -type GaN with a thickness of 5 nm. The thickness of the second N-type semiconductor layer 24 is 20 nm.

第2の実施形態に係る半導体発光装置は、第1のカバー金属層15及び第2のカバー金属層17を図示しない実装用基板(サブマウント)の主面と対向させて実装するフリップチップ型のLED装置である。   The semiconductor light emitting device according to the second embodiment is a flip chip type in which the first cover metal layer 15 and the second cover metal layer 17 are mounted so as to face the main surface of a mounting substrate (submount) (not shown). LED device.

以下、前記のように構成されたLED装置の製造方法を説明する。   Hereinafter, a method for manufacturing the LED device configured as described above will be described.

まず、MOCVD法により、サファイアからなる基板10の主面上に、厚さが200nmのGaNからなるバッファ層(図示せず)、N型GaNからなる第1のN型半導体層21、例えばInGaNとGaNとを交互に積層した多重量子井戸構造を持つ活性層12、P型半導体層23及び第2のN型半導体層24を順次エピタキシャル成長する。ここでは、P型半導体層23を構成する最上部のP+型GaN層と、第2のN型半導体層24との不純物濃度をいずれも1×1020cm-3程度の比較的高濃度にドープすることにより、P+型GaN層と第2のN型半導体層24とのPN接合をトンネル接合としている。なお、この不純物濃度は1×1019cm-3程度であればよい。 First, on the main surface of the substrate 10 made of sapphire, a buffer layer (not shown) made of GaN having a thickness of 200 nm and a first N-type semiconductor layer 21 made of N-type GaN, such as InGaN, are formed by MOCVD. The active layer 12, the P-type semiconductor layer 23, and the second N-type semiconductor layer 24 having a multiple quantum well structure in which GaN is alternately stacked are sequentially epitaxially grown. Here, both the uppermost P + -type GaN layer constituting the P-type semiconductor layer 23 and the second N-type semiconductor layer 24 have a relatively high impurity concentration of about 1 × 10 20 cm −3. Doping makes the PN junction between the P + -type GaN layer and the second N-type semiconductor layer 24 a tunnel junction. The impurity concentration may be about 1 × 10 19 cm −3 .

次に、プラズマCVD法により、形成した第2のN型半導体層24の上に全面にわたって厚さが400nmの酸化シリコンからなるマスク形成膜(図示せず)を形成する。その後、形成したマスク形成膜に対してリソグラフィ法及びRIEによるドライエッチング法により、マスク形成膜におけるN側電極形成領域の上側部分に開口部を有するマスク膜を得る。続いて、形成したマスク膜を用いて、例えば塩素ガスを用いたECRプラズマによるドライエッチング法により、第2のN型半導体層24、P型半導体層23、活性層12及び第1のN型半導体層21の上部を順次除去して、該第1のN型半導体層21の一部にN側電極形成領域を形成する。   Next, a mask formation film (not shown) made of silicon oxide having a thickness of 400 nm is formed on the entire surface of the formed second N-type semiconductor layer 24 by plasma CVD. Thereafter, a mask film having an opening in an upper portion of the N-side electrode formation region in the mask formation film is obtained by a lithography method and a dry etching method by RIE on the formed mask formation film. Subsequently, using the formed mask film, the second N-type semiconductor layer 24, the P-type semiconductor layer 23, the active layer 12, and the first N-type semiconductor are formed by dry etching using, for example, ECR plasma using chlorine gas. The upper portion of the layer 21 is sequentially removed to form an N-side electrode formation region in a part of the first N-type semiconductor layer 21.

次に、マスク膜を緩衝フッ酸(BHF)溶液で除去し、その後、リソグラフィ法により第2のN型半導体層24の上及び露出したN型半導体層21の上に、それぞれP側反射電極形成領域及びN側電極形成領域を開口する第1のレジストパターン(図示せず)を形成する。続いて、形成した第1のレジストパターンの上に、EB蒸着法により厚さが3nmのTiからなるコンタクト層14a及び厚さが100nmのAlからなる反射層14bを順次堆積する。続いて、第1のレジストパターンを該第1のレジストパターンの上に蒸着した不要なTi及びAlと共に除去するリフトオフ法により、第2のN型半導体層24の上にコンタクト層14a及び反射層14bからなるP側反射電極25を形成すると共に、N型半導体層21の上にTi及びAlからなるN側電極26を形成する。ここで、P側反射電極25は第2のN型半導体層24の上面のほぼ全面を覆うように形成することが好ましい。その後、形成したP側反射電極25の第2のN型半導体層24とのコンタクト抵抗を低減するために、温度が600℃の窒素雰囲気で1分間の熱処理を施す。この第1の熱処理により、P側反射電極25のコンタクト抵抗は、オーダーが10-6Ω・cm2 の良好なオーミック接触を実現できる。なお、第2の実施形態においては、P側反射電極25及びN側電極26は同一の工程で形成できるため、プロセスをより簡素化することが可能となる。 Next, the mask film is removed with a buffered hydrofluoric acid (BHF) solution, and then a P-side reflective electrode is formed on the second N-type semiconductor layer 24 and the exposed N-type semiconductor layer 21 by lithography. A first resist pattern (not shown) is formed to open the region and the N-side electrode formation region. Subsequently, a contact layer 14a made of Ti having a thickness of 3 nm and a reflective layer 14b made of Al having a thickness of 100 nm are sequentially deposited on the formed first resist pattern by EB vapor deposition. Subsequently, the contact layer 14a and the reflective layer 14b are formed on the second N-type semiconductor layer 24 by a lift-off method in which the first resist pattern is removed together with unnecessary Ti and Al deposited on the first resist pattern. A P-side reflective electrode 25 made of, and an N-side electrode 26 made of Ti and Al are formed on the N-type semiconductor layer 21. Here, the P-side reflective electrode 25 is preferably formed so as to cover almost the entire upper surface of the second N-type semiconductor layer 24. Thereafter, in order to reduce the contact resistance of the formed P-side reflective electrode 25 with the second N-type semiconductor layer 24, heat treatment is performed for 1 minute in a nitrogen atmosphere at a temperature of 600 ° C. By this first heat treatment, a good ohmic contact with an order of 10 −6 Ω · cm 2 can be realized for the contact resistance of the P-side reflective electrode 25. In the second embodiment, since the P-side reflective electrode 25 and the N-side electrode 26 can be formed in the same process, the process can be further simplified.

次に、プラズマCVD法により、P側反射電極25及びN側電極26が形成された第2のN型半導体層24及び第1のN型半導体層21の上に全面にわたって厚さが300nmの酸化シリコンからなる保護膜形成膜(図示せず)を形成する。続いて、リソグラフィ法により、P側反射電極25及びN側電極26をそれぞれ露出する開口部を有する第2のレジストパターン(図示せず)を形成し、形成した第2のレジストパターンをマスクとして、保護膜形成膜に対して緩衝フッ酸溶液によるウェットエッチングを行なうことにより、保護膜形成膜からP側反射電極25及びN側電極26の各周縁部をそれぞれ残して各電極25、26のほぼ全体を露出する開口部を有する保護膜を形成する。   Next, an oxidation of 300 nm in thickness over the entire surface of the second N-type semiconductor layer 24 and the first N-type semiconductor layer 21 on which the P-side reflective electrode 25 and the N-side electrode 26 are formed by plasma CVD. A protective film forming film (not shown) made of silicon is formed. Subsequently, a second resist pattern (not shown) having openings for exposing the P-side reflective electrode 25 and the N-side electrode 26 is formed by lithography, and the formed second resist pattern is used as a mask. By performing wet etching with a buffered hydrofluoric acid solution on the protective film forming film, the entire periphery of each of the electrodes 25 and 26 is left leaving the peripheral portions of the P-side reflective electrode 25 and the N-side electrode 26 from the protective film forming film. A protective film having an opening exposing the surface is formed.

次に、EB蒸着法により、第2のレジストパターンの上に、厚さが50nmのTi膜と厚さが500nmのAu膜からなるカバー金属形成層を堆積する。その後、第2のレジストパターンを該第2のレジストパターンの上に蒸着した不要なTi及びAuと共に除去するリフトオフ法により、P側反射電極25の上に第1のカバー金属層15が形成されると共に、N側電極26の上に第2のカバー金属層17が形成される。ここで、フリップチップ型のLED装置は、各カバー金属層15、17によってサブマウントと電気的且つ機械的に接続されることから、該LED装置の放熱性を高めるには、第1のカバー金属層15をP側反射電極25とほぼ同一の大きさに形成することが好ましい。   Next, a cover metal forming layer made of a Ti film having a thickness of 50 nm and an Au film having a thickness of 500 nm is deposited on the second resist pattern by EB vapor deposition. Thereafter, the first cover metal layer 15 is formed on the P-side reflective electrode 25 by a lift-off method in which the second resist pattern is removed together with unnecessary Ti and Au deposited on the second resist pattern. At the same time, the second cover metal layer 17 is formed on the N-side electrode 26. Here, since the flip-chip type LED device is electrically and mechanically connected to the submount by the cover metal layers 15 and 17, the first cover metal is used to enhance the heat dissipation of the LED device. It is preferable that the layer 15 is formed to be approximately the same size as the P-side reflective electrode 25.

以上の工程により、活性層12から発光される発光光50をP側反射電極25により基板10側に反射して、透光性を持つ基板10側から発光光50を外部に取り出すフリップチップ型のLED装置を得る。   Through the above steps, the emitted light 50 emitted from the active layer 12 is reflected to the substrate 10 side by the P-side reflective electrode 25, and the emitted light 50 is extracted from the transparent substrate 10 side to the outside. An LED device is obtained.

以上説明したように、第2の実施形態においては、P側反射電極25に対するコンタクト層として、活性層12の上のP型半導体層23の上部に形成されたP+型GaN層と、その上のN+型GaNからなる第2のN型半導体層24とのトンネル接合を利用したトンネルコンタクト層を導入している。 As described above, in the second embodiment, as a contact layer for the P-side reflective electrode 25, the P + -type GaN layer formed on the P-type semiconductor layer 23 on the active layer 12 and the top thereof A tunnel contact layer using a tunnel junction with the second N-type semiconductor layer 24 made of N + -type GaN is introduced.

この高濃度のPN接合であるトンネル接合によって、第2のN型半導体層24とP+型GaN層とに逆方向電圧が印加されるとトンネル電流が流れるため、第2のN型半導体層24をP型半導体層23に対するコンタクト層として機能させることができる。その結果、第2のN型半導体層24とオーミック接触可能な金属電極をP側反射電極25として用いることができるようになる。 This tunnel junction is a high concentration of the PN junction, the reverse voltage is applied to the second N-type semiconductor layer 24 and the P + -type GaN layer to flow a tunnel current, a second N-type semiconductor layer 24 Can function as a contact layer for the P-type semiconductor layer 23. As a result, a metal electrode capable of making ohmic contact with the second N-type semiconductor layer 24 can be used as the P-side reflective electrode 25.

その上、従来のGaN系LED装置と同様に、基板10の主面上に、第1のN型半導体層21、活性層12及びP型半導体層23を順次エピタキシャル成長することができる。すなわち、基板10の主面上には、P型半導体層よりもN型半導体層を成長させる方が容易であるため、活性層12を効率良く形成することができる。従って、第2の実施形態によると、高効率な活性層12と紫外域で高い反射率を持つP側反射電極25とを併せ持つ半導体発光装置を実現することができる。   In addition, the first N-type semiconductor layer 21, the active layer 12, and the P-type semiconductor layer 23 can be sequentially epitaxially grown on the main surface of the substrate 10 as in the conventional GaN-based LED device. That is, since it is easier to grow the N-type semiconductor layer on the main surface of the substrate 10 than the P-type semiconductor layer, the active layer 12 can be formed efficiently. Therefore, according to the second embodiment, it is possible to realize a semiconductor light emitting device having both the highly efficient active layer 12 and the P-side reflective electrode 25 having a high reflectance in the ultraviolet region.

(第3の実施形態)
以下、本発明の第3の実施形態について図5を参照しながら説明する。
(Third embodiment)
Hereinafter, a third embodiment of the present invention will be described with reference to FIG.

図5(a)は本発明の第3の実施形態に係る半導体発光装置であって、LED装置の平面構成を示し、図5(b)は図5(a)のVb−Vb線における断面構成を示している。図5(a)及び図5(b)において、図1及び図4と同一の構成部材には同一の符号を付すことにより説明を省略する。   FIG. 5A is a semiconductor light emitting device according to the third embodiment of the present invention, and shows a planar configuration of the LED device, and FIG. 5B is a cross-sectional configuration taken along line Vb-Vb in FIG. Is shown. In FIG. 5A and FIG. 5B, the same components as those in FIG. 1 and FIG.

図5(a)及び図5(b)に示すように、第3の実施形態に係る半導体発光装置は、第2の実施形態に係る半導体発光装置におけるサファイアからなる基板10を第1のN型半導体層21から除去した後、N側反射電極30及びカバー金属層31を第1のN型半導体層21における活性層12の反対側の面上の中央部に設ける構成としている。   As shown in FIG. 5A and FIG. 5B, the semiconductor light emitting device according to the third embodiment uses the first N-type substrate 10 made of sapphire in the semiconductor light emitting device according to the second embodiment. After removing from the semiconductor layer 21, the N-side reflective electrode 30 and the cover metal layer 31 are provided in the central portion on the surface of the first N-type semiconductor layer 21 on the side opposite to the active layer 12.

P側反射電極25における第2のN型半導体層24の反対側の面上には、チタン(Ti)及び金(Au)からなる下地金属層41を介在させて、厚さが50μmの金(Au)からなる保持膜40が、基板10に代えて貼り合わせられて形成されている。   On the surface of the P-side reflective electrode 25 opposite to the second N-type semiconductor layer 24, a base metal layer 41 made of titanium (Ti) and gold (Au) is interposed, and gold ( A holding film 40 made of Au) is formed by bonding instead of the substrate 10.

このように、第3の実施形態に係るLED装置は、第1のN型半導体層21に形成されたN側反射電極30と、P型半導体層23とトンネル接合する第2のN型半導体層24に形成されたP側反射電極25とが活性層12を挟むように形成されることから、該LED装置に注入される電流がP型半導体層23、活性層12及び第1のN型半導体層21の各半導体層に対してほぼ垂直な方向に流れる、いわゆる縦型デバイスとして形成される。縦型デバイスは、第1のN型半導体層21におけるシート抵抗の影響がなくなるため、低電圧駆動を実現できる。   As described above, in the LED device according to the third embodiment, the N-side reflective electrode 30 formed on the first N-type semiconductor layer 21 and the second N-type semiconductor layer that tunnel-joins with the P-type semiconductor layer 23. Since the P-side reflective electrode 25 formed on the electrode 24 is formed so as to sandwich the active layer 12, the current injected into the LED device is the P-type semiconductor layer 23, the active layer 12, and the first N-type semiconductor. The layer 21 is formed as a so-called vertical device that flows in a direction substantially perpendicular to each semiconductor layer. Since the vertical device is not affected by the sheet resistance in the first N-type semiconductor layer 21, low voltage driving can be realized.

以下、前記のように構成されたLED装置の製造方法を説明する。   Hereinafter, a method for manufacturing the LED device configured as described above will be described.

まず、MOCVD法により、サファイアからなる母材基板(図示せず)の主面上に、厚さが200nmのGaNからなるバッファ層(図示せず)、N型GaNからなる第1のN型半導体層21、例えばInGaNとGaNとを交互に積層した多重量子井戸構造を持つ活性層12、P型半導体層23及び第2のN型半導体層24を順次エピタキシャル成長する。ここでも、第2の実施形態と同様に、P型半導体層23を構成する上部のP+型GaN層と、第2のN型半導体層24とをいずれも1×1020cm-3程度の高濃度にドープすることにより、P+型GaN層と第2のN型半導体層24とのPN接合をトンネル接合としている。 First, a buffer layer (not shown) made of GaN having a thickness of 200 nm and a first N-type semiconductor made of N-type GaN are formed on the main surface of a base material substrate (not shown) made of sapphire by MOCVD. An active layer 12, a P-type semiconductor layer 23, and a second N-type semiconductor layer 24 having a multiple quantum well structure in which InGaN and GaN are alternately stacked, for example, are epitaxially grown sequentially. Here, as in the second embodiment, the upper P + -type GaN layer constituting the P-type semiconductor layer 23 and the second N-type semiconductor layer 24 are both about 1 × 10 20 cm −3 . By doping at a high concentration, the PN junction between the P + -type GaN layer and the second N-type semiconductor layer 24 is used as a tunnel junction.

次に、EB蒸着法により、第2のN型半導体層24の上に、厚さが3nmのTiからなる第1のコンタクト層14aと厚さが100nmのAlからなる第1の反射層14bとにより構成されるP側反射電極25を形成する。その後、形成したP側反射電極25の第2のN型半導体層24とのコンタクト抵抗を低減するために、温度が600℃の窒素雰囲気で1分間の熱処理を施す。この第1の熱処理により、P側反射電極25のコンタクト抵抗は、オーダーが10-6Ω・cm2 の良好なオーミック接触を実現できる。 Next, a first contact layer 14a made of Ti having a thickness of 3 nm and a first reflective layer 14b made of Al having a thickness of 100 nm are formed on the second N-type semiconductor layer 24 by EB vapor deposition. A P-side reflective electrode 25 is formed. Thereafter, in order to reduce the contact resistance of the formed P-side reflective electrode 25 with the second N-type semiconductor layer 24, heat treatment is performed for 1 minute in a nitrogen atmosphere at a temperature of 600 ° C. By this first heat treatment, a good ohmic contact with an order of 10 −6 Ω · cm 2 can be realized for the contact resistance of the P-side reflective electrode 25.

次に、真空蒸着法により、P側反射電極25の上に、厚さが50nmのチタン(Ti)及び厚さが150nmの金(Au)からなる下地金属層41を形成する。続いて、電気めっき法により、下地金属層41の上に、厚さが50μmのAuめっきからなる保持膜40を形成する。   Next, a base metal layer 41 made of titanium (Ti) having a thickness of 50 nm and gold (Au) having a thickness of 150 nm is formed on the P-side reflective electrode 25 by vacuum deposition. Subsequently, the holding film 40 made of Au plating having a thickness of 50 μm is formed on the base metal layer 41 by electroplating.

次に、波長が355nmのYAG(イットリウムアルミニウムガーネット)の3倍波(第3次高調波)レーザ光を、サファイアからなる母材基板を介して第1のN型半導体層21に照射して該第1のN型半導体層21における母材基板との界面部分を溶融することにより、第1のN型半導体層21から該母材基板を剥離する。   Next, the first N-type semiconductor layer 21 is irradiated with a third harmonic (third harmonic) laser beam of YAG (yttrium aluminum garnet) having a wavelength of 355 nm through a base material substrate made of sapphire. The base material substrate is peeled from the first N-type semiconductor layer 21 by melting the interface portion of the first N-type semiconductor layer 21 with the base material substrate.

次に、リソグラフィ法、EB蒸着法及びリフトオフ法により、母材基板を剥離された第1のN型半導体層21における活性層12の反対側の面上のほぼ中央部に径が約70μmの島状のN側反射電極30を選択的に形成する。ここで、N側反射電極30は、第1のN型半導体層21側から順次成膜された、厚さが3nmのTiからなる第2のコンタクト層30aと厚さが100nmのAlからなる第2の反射層30bとにより構成される。その後、形成したN側反射電極30のコンタクト抵抗を低減するために、温度が600℃の窒素雰囲気で1分間の熱処理を施す。なお、N側反射電極30は、必ずしも第1のN型半導体層21の上面の中央部に島状に形成する必要はなく、例えば第1のN型半導体層21の上面の中央部を露出するように、さらには第1のN型半導体層21の周縁部上に、環状又はその一部が欠けた環状に形成してもよい。この場合の環状部分の電極の幅は、10μm以上且つ20μm以下程度とすればよい
次に、リソグラフィ法、EB蒸着法及びリフトオフ法により、形成したN側反射電極30の上に、厚さが50nmのTiと厚さが500nmのAuからなる配線実装用のカバー金属層31を選択的に形成する。
Next, an island having a diameter of about 70 μm is formed at a substantially central portion on the surface opposite to the active layer 12 in the first N-type semiconductor layer 21 from which the base material substrate has been peeled off by lithography, EB vapor deposition, and lift-off. The N-side reflective electrode 30 is selectively formed. Here, the N-side reflective electrode 30 is formed in order from the first N-type semiconductor layer 21 side, the second contact layer 30a made of Ti having a thickness of 3 nm and the first contact layer 30 made of Al having a thickness of 100 nm. 2 reflective layers 30b. Thereafter, in order to reduce the contact resistance of the formed N-side reflective electrode 30, heat treatment is performed for 1 minute in a nitrogen atmosphere at a temperature of 600 ° C. Note that the N-side reflective electrode 30 is not necessarily formed in an island shape at the center of the upper surface of the first N-type semiconductor layer 21. Similarly, on the periphery of the first N-type semiconductor layer 21, it may be formed in a ring shape or a ring shape in which a part thereof is missing. In this case, the width of the electrode of the annular portion may be about 10 μm or more and 20 μm or less. Next, a thickness of 50 nm is formed on the N-side reflective electrode 30 formed by lithography, EB vapor deposition, and lift-off. A cover metal layer 31 for wiring mounting made of Ti and Au having a thickness of 500 nm is selectively formed.

以上の工程により、活性層12から発光される発光光50をP側反射電極25によりN側反射電極30側に反射して、発光光50を外部に取り出す縦型のLED装置を得る。   Through the above steps, a vertical LED device is obtained in which the emitted light 50 emitted from the active layer 12 is reflected by the P-side reflective electrode 25 toward the N-side reflective electrode 30 and the emitted light 50 is extracted to the outside.

第3の実施形態によると、第2の実施形態と同様に、高効率な活性層12と紫外域で高い反射率を持つP側反射電極25とを併せ持つ半導体発光装置を実現することができる。   According to the third embodiment, similarly to the second embodiment, it is possible to realize a semiconductor light emitting device having both the high-efficiency active layer 12 and the P-side reflective electrode 25 having a high reflectance in the ultraviolet region.

その上、第3の実施形態においては、N側反射電極30及びP側反射電極25が活性層12を上下から挟む構成を持つ縦型のLED構造を採用している。縦型のLED装置は、フリップチップ型のLED装置と異なり、第1のN型半導体層21において活性層12に平行な方向(横方向)の電流が流れないため、素子の抵抗を小さくすることができる。その結果、装置の動作電圧を低減することが可能となる。   In addition, in the third embodiment, a vertical LED structure is employed in which the N-side reflective electrode 30 and the P-side reflective electrode 25 sandwich the active layer 12 from above and below. Unlike the flip-chip LED device, the vertical LED device does not allow a current in the direction parallel to the active layer 12 (lateral direction) to flow in the first N-type semiconductor layer 21, thereby reducing the resistance of the element. Can do. As a result, the operating voltage of the device can be reduced.

ところで、通常の縦型デバイスにおいては、光取り出し側(第1のN型半導体層21側)にも電極を設ける必要があるため、活性層12における電極の直下からの発光光50は光取り出し側に設けた電極が障害となる。このため、電極の直下から出射される発光光50は外部に有効に取り出すことができない。   By the way, in a normal vertical device, since it is necessary to provide an electrode also on the light extraction side (the first N-type semiconductor layer 21 side), the emitted light 50 from directly below the electrode in the active layer 12 is emitted from the light extraction side. The electrode provided in the is an obstacle. For this reason, the emitted light 50 emitted from directly under the electrode cannot be effectively extracted outside.

しかしながら、第3の実施形態においては、光取り出し側であるN側反射電極30にも高い反射率を持つP側反射電極25と同一の構成を持たせており、活性層12を挟んで互いに対向する第1のN型半導体層21と第2のN型半導体層24に設けた2つの反射電極25、30同士の多重反射によって、N側反射電極30の直下からの発光光50も外部に有効に取り出すことが可能となる。   However, in the third embodiment, the N-side reflective electrode 30 on the light extraction side has the same configuration as the P-side reflective electrode 25 having a high reflectance, and is opposed to each other with the active layer 12 interposed therebetween. Due to the multiple reflection between the two reflection electrodes 25 and 30 provided on the first N-type semiconductor layer 21 and the second N-type semiconductor layer 24, the emitted light 50 from directly below the N-side reflection electrode 30 is also effective to the outside. Can be taken out.

なお、第3の実施形態においては、保持膜40の構成材料としてAuめっきを用いたが、シリコン(Si)又はタングステン銅(CuW)等からなる保持膜を用いることができる。この場合は、第1の反射層14bと保持膜との間に、金錫(AuSn)等からなる混晶はんだ材を用いて貼り合わせる必要がある。また、保持膜40はLED装置のマウント部として機能するため、熱伝導率が高い材料が好ましい。   In the third embodiment, Au plating is used as the constituent material of the holding film 40, but a holding film made of silicon (Si), tungsten copper (CuW), or the like can be used. In this case, it is necessary to bond the first reflective layer 14b and the holding film by using a mixed crystal solder material made of gold tin (AuSn) or the like. In addition, since the holding film 40 functions as a mount part of the LED device, a material having high thermal conductivity is preferable.

また、第3の実施形態においては、レーザ光を用いて母材基板を第1のN型半導体層21から剥離したが、母材基板の剥離には、レーザ光を用いない他の方法を用いることができる。例えば、母材基板にシリコン(Si)を用い、前述した貼り合わせ工程により保持膜40を形成した後に、ウェットエッチング又はガスエッチングによりSiからなる母材基板を剥離してもよい。   In the third embodiment, the base material substrate is peeled from the first N-type semiconductor layer 21 using laser light, but another method that does not use laser light is used for peeling the base material substrate. be able to. For example, silicon (Si) may be used for the base material substrate, and after forming the holding film 40 by the bonding process described above, the base material substrate made of Si may be peeled off by wet etching or gas etching.

なお、第1〜第3の各実施形態においては、N側反射電極14、30及びP側反射電極25にそれぞれチタン(Ti)からなるコンタクト層14a、30aを設けたが、該コンタクト層14a、30aは必ずしも設ける必要はない。   In each of the first to third embodiments, the contact layers 14a and 30a made of titanium (Ti) are provided on the N-side reflective electrodes 14 and 30 and the P-side reflective electrode 25, respectively. 30a is not necessarily provided.

本発明に係る半導体発光装置は、紫外域の発光光に対しても高い反射率を持つ反射電極を実現することができ、高出力及び長寿命の紫外光LED装置等として有用である。   The semiconductor light-emitting device according to the present invention can realize a reflective electrode having a high reflectance even for light emitted in the ultraviolet region, and is useful as an ultraviolet LED device having a high output and a long life.

(a)及び(b)は本発明の第1の実施形態に係る半導体発光装置を示し、(a)は平面図であり、(b)は(a)のIb−Ib線における断面図である。(A) And (b) shows the semiconductor light-emitting device concerning the 1st Embodiment of this invention, (a) is a top view, (b) is sectional drawing in the Ib-Ib line | wire of (a). . 空気中における単層金属膜の反射率の波長依存性(計算値)を示すグラフである。It is a graph which shows the wavelength dependence (calculated value) of the reflectance of the single layer metal film in the air. 本発明の第1の実施形態に係る半導体発光装置に用いる反射電極の反射層(Al)における光の透過率の膜厚依存性を示すグラフである。It is a graph which shows the film thickness dependence of the light transmittance in the reflective layer (Al) of the reflective electrode used for the semiconductor light-emitting device concerning the 1st Embodiment of this invention. (a)及び(b)は本発明の第2の実施形態に係る半導体発光装置を示し、(a)は平面図であり、(b)は(a)のIVb−IVb線における断面図である。(A) And (b) shows the semiconductor light-emitting device concerning the 2nd Embodiment of this invention, (a) is a top view, (b) is sectional drawing in the IVb-IVb line | wire of (a). . (a)及び(b)は本発明の第3の実施形態に係る半導体発光装置を示し、(a)は平面図であり、(b)は(a)のVb−Vb線における断面図である。(A) And (b) shows the semiconductor light-emitting device concerning the 3rd Embodiment of this invention, (a) is a top view, (b) is sectional drawing in the Vb-Vb line | wire of (a). .

符号の説明Explanation of symbols

10 基板
11 P型半導体層
12 活性層
13 N型半導体層
14 N側反射電極
14a (第1の)コンタクト層
14b (第1の)反射層
15 第1のカバー金属層
16 P側電極
17 第2のカバー金属層
21 第1のN型半導体層
23 P型半導体層
24 第2のN型半導体層
25 P側反射電極
30 N側反射電極
30a 第2のコンタクト層
30b 第2の反射層
31 カバー金属層
40 保持膜
41 下地金属層
50 発光光
10 substrate 11 P-type semiconductor layer 12 active layer 13 N-type semiconductor layer 14 N-side reflective electrode 14a (first) contact layer 14b (first) reflective layer 15 first cover metal layer 16 P-side electrode 17 second Cover metal layer 21 First N-type semiconductor layer 23 P-type semiconductor layer 24 Second N-type semiconductor layer 25 P-side reflective electrode 30 N-side reflective electrode 30a Second contact layer 30b Second reflective layer 31 Cover metal Layer 40 Holding film 41 Underlying metal layer 50 Emitted light

Claims (16)

N型の第1半導体層と、
P型の第2半導体層と、
前記第1半導体層と前記第2半導体層との間に形成された活性層と、
前記第1半導体層における前記活性層の反対側の面上に形成され、前記第1の半導体層とオーミック接触し且つ前記活性層からの発光光を反射する反射層を含む反射電極とを備えていることを特徴とする半導体発光装置。
An N-type first semiconductor layer;
A P-type second semiconductor layer;
An active layer formed between the first semiconductor layer and the second semiconductor layer;
A reflective electrode including a reflective layer formed on a surface of the first semiconductor layer opposite to the active layer and in ohmic contact with the first semiconductor layer and reflecting light emitted from the active layer; A semiconductor light emitting device characterized by comprising:
前記反射層は、アルミニウム又はロジウムを含むことを特徴とする請求項1に記載の半導体発光装置。   The semiconductor light emitting device according to claim 1, wherein the reflective layer contains aluminum or rhodium. 前記反射層は、前記発光光に対して60%以上の反射率を有していることを特徴とする請求項1又は2に記載の半導体発光装置。   The semiconductor light emitting device according to claim 1, wherein the reflective layer has a reflectance of 60% or more with respect to the emitted light. 前記反射層の膜厚は20nm以上であることを特徴とする請求項1〜3のいずれか1項に記載の半導体発光装置。   The semiconductor light-emitting device according to claim 1, wherein the reflective layer has a thickness of 20 nm or more. 前記反射電極は、前記第1半導体層とオーミック接触するコンタクト層を含むことを特徴とする請求項1〜4のいずれか1項に記載の半導体発光装置。   5. The semiconductor light emitting device according to claim 1, wherein the reflective electrode includes a contact layer in ohmic contact with the first semiconductor layer. N型の第1半導体層と、
P型の第2半導体層と、
前記第1半導体層と前記第2半導体層との間に形成された活性層と、
前記第2半導体層における前記活性層の反対側の面上に形成され、前記第2半導体層とオーミック接触するN型の第3半導体層と、
前記第3半導体層における前記第2半導体層の反対側の面上に形成され、前記第3半導体層とオーミック接触し且つ前記活性層からの発光光を反射する第1の反射層を含む第1の反射電極とを備えていることを特徴とする半導体発光装置。
An N-type first semiconductor layer;
A P-type second semiconductor layer;
An active layer formed between the first semiconductor layer and the second semiconductor layer;
An N-type third semiconductor layer formed on the surface of the second semiconductor layer opposite to the active layer and in ohmic contact with the second semiconductor layer;
A first reflective layer formed on a surface of the third semiconductor layer opposite to the second semiconductor layer, the first reflective layer being in ohmic contact with the third semiconductor layer and reflecting light emitted from the active layer; A semiconductor light emitting device.
前記第2半導体層と前記第3半導体層とは、トンネル接合によりオーミック接触することを特徴とする請求項6に記載の半導体発光装置。   The semiconductor light emitting device according to claim 6, wherein the second semiconductor layer and the third semiconductor layer are in ohmic contact with each other through a tunnel junction. 前記第2半導体層及び第3半導体層の不純物濃度は、それぞれ1×1019cm-3以上であることを特徴とする請求項7に記載の半導体発光装置。 8. The semiconductor light emitting device according to claim 7, wherein impurity concentrations of the second semiconductor layer and the third semiconductor layer are each 1 × 10 19 cm −3 or more. 前記第1半導体層における前記活性層の反対側の面上の一部に形成され、前記第1半導体層とオーミック接触し且つ前記活性層からの発光光を反射する第2の反射層を含む第2の反射電極をさらに備えていることを特徴とする請求項6に記載の半導体発光装置。   A second reflective layer formed on a part of the first semiconductor layer on a surface opposite to the active layer and in ohmic contact with the first semiconductor layer and reflecting light emitted from the active layer; The semiconductor light emitting device according to claim 6, further comprising two reflective electrodes. 前記第1の反射層及び第2の反射層のうちの少なくとも第1の反射層は、アルミニウム又はロジウムを含むことを特徴とする請求項6又は9に記載の半導体発光装置。   10. The semiconductor light emitting device according to claim 6, wherein at least a first reflective layer of the first reflective layer and the second reflective layer contains aluminum or rhodium. 前記第1の反射層及び第2の反射層のうちの少なくとも第1の反射層は、前記発光光に対して60%以上の反射率を有していることを特徴とする請求項6、9及び10のいずれか1項に記載の半導体発光装置。   10. At least a first reflective layer of the first reflective layer and the second reflective layer has a reflectance of 60% or more with respect to the emitted light. 10. The semiconductor light emitting device according to claim 1. 前記第1の反射層及び第2の反射層のうちの少なくとも第1の反射層は、膜厚が20nm以上であることを特徴とする請求項6、9、10及び11のいずれか1項に記載の半導体発光装置。   The at least 1st reflective layer of the said 1st reflective layer and a 2nd reflective layer is a film thickness of 20 nm or more, Any one of Claim 6, 9, 10, and 11 characterized by the above-mentioned. The semiconductor light-emitting device as described. 前記第1の反射電極又は前記第2の反射電極は、それぞれが隣接する半導体層との間でオーミック接触するコンタクト層を含むことを特徴とする請求項6、9、10〜12のいずれか1項に記載の半導体発光装置。   The first reflective electrode or the second reflective electrode includes a contact layer that is in ohmic contact with an adjacent semiconductor layer, respectively. The semiconductor light emitting device according to item. 前記コンタクト層は、前記発光光に対して透光性を有していることを特徴とする請求項5又は13に記載の半導体発光装置。   The semiconductor light-emitting device according to claim 5, wherein the contact layer has a light-transmitting property with respect to the emitted light. 前記コンタクト層の膜厚は0より大きく10nm以下であることを特徴とする請求項13又は14に記載の半導体発光装置。   15. The semiconductor light emitting device according to claim 13, wherein the contact layer has a thickness of greater than 0 and not greater than 10 nm. 前記コンタクト層は、チタン、アルミニウム、パラジウム、バナジウム、インジウム錫酸化物(ITO)又は酸化亜鉛を含むことを特徴とする請求項13〜15のいずれか1項に記載の半導体発光装置。   The semiconductor light emitting device according to claim 13, wherein the contact layer includes titanium, aluminum, palladium, vanadium, indium tin oxide (ITO), or zinc oxide.
JP2005291922A 2005-10-05 2005-10-05 Semiconductor light emitting device Ceased JP2007103689A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005291922A JP2007103689A (en) 2005-10-05 2005-10-05 Semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005291922A JP2007103689A (en) 2005-10-05 2005-10-05 Semiconductor light emitting device

Publications (1)

Publication Number Publication Date
JP2007103689A true JP2007103689A (en) 2007-04-19

Family

ID=38030326

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005291922A Ceased JP2007103689A (en) 2005-10-05 2005-10-05 Semiconductor light emitting device

Country Status (1)

Country Link
JP (1) JP2007103689A (en)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010531544A (en) * 2007-06-26 2010-09-24 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング Optoelectronic semiconductor chip
JP2010541218A (en) * 2007-09-28 2010-12-24 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング Thin film LED having mirror layer and method of manufacturing the same
JP2011044593A (en) * 2009-08-21 2011-03-03 Hitachi Chem Co Ltd Led substrate and led package
CN102709429A (en) * 2012-05-23 2012-10-03 中国科学院半导体研究所 Ultraviolet light-emitting diode chip with reflection ohmic contact electrode
JP2012212850A (en) * 2011-03-18 2012-11-01 Kobe Steel Ltd Lead frame for led and manufacturing method therefor
CN103165775A (en) * 2013-04-07 2013-06-19 中国科学院半导体研究所 Ultraviolet light-emitting diode with high reflection film and manufacturing method of ultraviolet light-emitting diode
KR20130067216A (en) * 2011-12-13 2013-06-21 엘지이노텍 주식회사 Ultraviolet light-emitting device
JP2013125968A (en) * 2011-12-13 2013-06-24 Lg Innotek Co Ltd Ultraviolet light emitting device
WO2016057403A1 (en) * 2014-10-06 2016-04-14 Wisconsin Alumni Research Foundation Hybrid heterostructure light-emitting devices
WO2016072326A1 (en) * 2014-11-05 2016-05-12 ウシオ電機株式会社 Semiconductor light-emitting element
KR20170000494A (en) * 2015-06-24 2017-01-03 엘지이노텍 주식회사 Light emitting device
US9899556B2 (en) 2015-09-14 2018-02-20 Wisconsin Alumni Research Foundation Hybrid tandem solar cells with improved tunnel junction structures
US10217897B1 (en) 2017-10-06 2019-02-26 Wisconsin Alumni Research Foundation Aluminum nitride-aluminum oxide layers for enhancing the efficiency of group III-nitride light-emitting devices
WO2019130804A1 (en) * 2017-12-28 2019-07-04 日機装株式会社 Nitride semiconductor light-emitting element
US10347790B2 (en) 2017-03-24 2019-07-09 Wisconsin Alumni Research Foundation Group III-V nitride-based light emitting devices having multilayered P-type contacts
JP2019121757A (en) * 2018-01-11 2019-07-22 日機装株式会社 Nitride semiconductor light-emitting element
CN110289344A (en) * 2018-03-19 2019-09-27 北京北方华创微电子装备有限公司 Form method, the light emitting diode and preparation method thereof of passivation protection layer
JP2020205401A (en) * 2019-06-11 2020-12-24 日機装株式会社 Semiconductor light-emitting element

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004281553A (en) * 2003-03-13 2004-10-07 Nippon Telegr & Teleph Corp <Ntt> Light emitting diode
JP2005044849A (en) * 2003-07-23 2005-02-17 Shin Etsu Handotai Co Ltd Light emitting device and its fabricating process
JP2005259768A (en) * 2004-03-09 2005-09-22 Sanyo Electric Co Ltd Light emitting element and its manufacturing method
JP2005268601A (en) * 2004-03-19 2005-09-29 Sumitomo Chemical Co Ltd Compound semiconductor light-emitting device
JP2005268775A (en) * 2004-02-19 2005-09-29 Matsushita Electric Ind Co Ltd Semiconductor light emitting element and its manufacturing method
JP2006140234A (en) * 2004-11-10 2006-06-01 Sony Corp Semiconductor light emitting element and its manufacturing method
JP2007525817A (en) * 2003-04-15 2007-09-06 ルミナス ディバイシズ インコーポレイテッド Light emitting element

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004281553A (en) * 2003-03-13 2004-10-07 Nippon Telegr & Teleph Corp <Ntt> Light emitting diode
JP2007525817A (en) * 2003-04-15 2007-09-06 ルミナス ディバイシズ インコーポレイテッド Light emitting element
JP2005044849A (en) * 2003-07-23 2005-02-17 Shin Etsu Handotai Co Ltd Light emitting device and its fabricating process
JP2005268775A (en) * 2004-02-19 2005-09-29 Matsushita Electric Ind Co Ltd Semiconductor light emitting element and its manufacturing method
JP2005259768A (en) * 2004-03-09 2005-09-22 Sanyo Electric Co Ltd Light emitting element and its manufacturing method
JP2005268601A (en) * 2004-03-19 2005-09-29 Sumitomo Chemical Co Ltd Compound semiconductor light-emitting device
JP2006140234A (en) * 2004-11-10 2006-06-01 Sony Corp Semiconductor light emitting element and its manufacturing method

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010531544A (en) * 2007-06-26 2010-09-24 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング Optoelectronic semiconductor chip
US8299484B2 (en) 2007-06-26 2012-10-30 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor chip
US9252331B2 (en) 2007-09-28 2016-02-02 Osram Opto Semiconductors Gmbh Thin-film LED having a mirror layer and method for the production thereof
JP2010541218A (en) * 2007-09-28 2010-12-24 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング Thin film LED having mirror layer and method of manufacturing the same
JP2011044593A (en) * 2009-08-21 2011-03-03 Hitachi Chem Co Ltd Led substrate and led package
JP2012212850A (en) * 2011-03-18 2012-11-01 Kobe Steel Ltd Lead frame for led and manufacturing method therefor
US9786814B2 (en) 2011-12-13 2017-10-10 Lg Innotek Co., Ltd. Ultraviolet light emitting device
KR20130067216A (en) * 2011-12-13 2013-06-21 엘지이노텍 주식회사 Ultraviolet light-emitting device
JP2013125968A (en) * 2011-12-13 2013-06-24 Lg Innotek Co Ltd Ultraviolet light emitting device
KR101961825B1 (en) 2011-12-13 2019-03-25 엘지이노텍 주식회사 Ultraviolet light-emitting device
CN102709429A (en) * 2012-05-23 2012-10-03 中国科学院半导体研究所 Ultraviolet light-emitting diode chip with reflection ohmic contact electrode
CN103165775A (en) * 2013-04-07 2013-06-19 中国科学院半导体研究所 Ultraviolet light-emitting diode with high reflection film and manufacturing method of ultraviolet light-emitting diode
US9425351B2 (en) 2014-10-06 2016-08-23 Wisconsin Alumni Research Foundation Hybrid heterostructure light emitting devices
WO2016057403A1 (en) * 2014-10-06 2016-04-14 Wisconsin Alumni Research Foundation Hybrid heterostructure light-emitting devices
WO2016072326A1 (en) * 2014-11-05 2016-05-12 ウシオ電機株式会社 Semiconductor light-emitting element
KR102323706B1 (en) 2015-06-24 2021-11-09 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 Light emitting device
KR20170000494A (en) * 2015-06-24 2017-01-03 엘지이노텍 주식회사 Light emitting device
US9899556B2 (en) 2015-09-14 2018-02-20 Wisconsin Alumni Research Foundation Hybrid tandem solar cells with improved tunnel junction structures
US10347790B2 (en) 2017-03-24 2019-07-09 Wisconsin Alumni Research Foundation Group III-V nitride-based light emitting devices having multilayered P-type contacts
US10217897B1 (en) 2017-10-06 2019-02-26 Wisconsin Alumni Research Foundation Aluminum nitride-aluminum oxide layers for enhancing the efficiency of group III-nitride light-emitting devices
JP2019121654A (en) * 2017-12-28 2019-07-22 日機装株式会社 Nitride semiconductor light-emitting element
WO2019130804A1 (en) * 2017-12-28 2019-07-04 日機装株式会社 Nitride semiconductor light-emitting element
US11367807B2 (en) 2017-12-28 2022-06-21 Nikkiso Co., Ltd. Nitride semiconductor light-emitting element
JP2019121757A (en) * 2018-01-11 2019-07-22 日機装株式会社 Nitride semiconductor light-emitting element
JP7104519B2 (en) 2018-01-11 2022-07-21 日機装株式会社 Nitride semiconductor light emitting device
CN110289344A (en) * 2018-03-19 2019-09-27 北京北方华创微电子装备有限公司 Form method, the light emitting diode and preparation method thereof of passivation protection layer
CN110289344B (en) * 2018-03-19 2020-10-16 北京北方华创微电子装备有限公司 Method for forming passivation protection layer, light emitting diode and manufacturing method thereof
JP2020205401A (en) * 2019-06-11 2020-12-24 日機装株式会社 Semiconductor light-emitting element
US11404606B2 (en) 2019-06-11 2022-08-02 Nikkiso Co., Ltd. Semiconductor light-emitting element

Similar Documents

Publication Publication Date Title
JP2007103689A (en) Semiconductor light emitting device
JP5949294B2 (en) Semiconductor light emitting device
US9786819B2 (en) Semiconductor light emitting device
JP5719110B2 (en) Light emitting element
JP3795007B2 (en) Semiconductor light emitting device and manufacturing method thereof
JP4604488B2 (en) Nitride semiconductor light emitting device and manufacturing method thereof
US20110297914A1 (en) Gallium nitride-based flip-chip light-emitting diode with double reflective layers on its side and fabrication method thereof
JP2023041863A (en) Light-emitting element
JP2007103690A (en) Semiconductor light emitting device and its fabrication process
US20120168803A1 (en) Semiconductor light-emitting diode and a production method therefor
JP5776535B2 (en) Group III nitride semiconductor light emitting device
US20060186552A1 (en) High reflectivity p-contacts for group lll-nitride light emitting diodes
TW200522399A (en) Semiconductor element and manufacturing method for the same
TWI529967B (en) Semiconductor light emitting device
JPWO2006082687A1 (en) GaN-based light emitting diode and light emitting device
JP5377725B1 (en) Semiconductor light emitting device
JP2008218878A (en) GaN BASED LED ELEMENT AND LIGHT-EMITTING DEVICE
JP2013008817A (en) Semiconductor light emitting element and manufacturing method of the same
JP2012038950A (en) Semiconductor light-emitting device and method of manufacturing the same
JP2007243074A (en) Group iii nitride light emitting diode
JP6911111B2 (en) Manufacturing method of optoelectronic semiconductor chip and optoelectronic semiconductor chip
JP2006128659A (en) Nitride series semiconductor light emitting element and manufacturing method of the same
TW201505211A (en) Light-emitting element
JP2008016629A (en) Manufacturing method of group iii nitride light emitting diode element
KR101499954B1 (en) fabrication of vertical structured light emitting diodes using group 3 nitride-based semiconductors and its related methods

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080630

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101026

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110426

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110614

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110906

A045 Written measure of dismissal of application

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20120124