JP2007081840A - フィルタ回路 - Google Patents

フィルタ回路 Download PDF

Info

Publication number
JP2007081840A
JP2007081840A JP2005267046A JP2005267046A JP2007081840A JP 2007081840 A JP2007081840 A JP 2007081840A JP 2005267046 A JP2005267046 A JP 2005267046A JP 2005267046 A JP2005267046 A JP 2005267046A JP 2007081840 A JP2007081840 A JP 2007081840A
Authority
JP
Japan
Prior art keywords
switch
filter circuit
potential
capacitor
input terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005267046A
Other languages
English (en)
Inventor
Tomoyuki Mogi
智之 茂木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Kasei Microsystems Co Ltd
Asahi Kasei Microdevices Corp
Original Assignee
Asahi Kasei Microsystems Co Ltd
Asahi Kasei Microdevices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kasei Microsystems Co Ltd, Asahi Kasei Microdevices Corp filed Critical Asahi Kasei Microsystems Co Ltd
Priority to JP2005267046A priority Critical patent/JP2007081840A/ja
Publication of JP2007081840A publication Critical patent/JP2007081840A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Networks Using Active Elements (AREA)

Abstract

【課題】 スイッチの切り替え時に出力端子にノイズ電圧が発生しないようにすること。
【解決手段】 演算増幅器1の非反転入力端子+を演算増幅器11を用いたボルテージフォロアDの入力端子+に接続し、このボルテージフォロアDの出力端子を第2のスイッチSW2を介してコンデンサC2と第1のスイッチSW1と間に接続し、更に、VAの電位をボルテージフォロアDでバッファした電位をVA*として、第1のスイッチSW1と第2のスイッチSW2とが逆相の動作を行うように制御するスイッチ制御回路Eを接続して、フィルタ回路を構成する。
【選択図】 図1

Description

本発明はフィルタ回路に関し、特に周波数特性の切り替えを行うフィルタ回路に関するものである。
従来のフィルタ回路として、例えば特許文献1のようにコンデンサを切り替ることで、フィルタの周波数特性を変化させる手法が提案されている。
図6はコンデンサの切り替えにより周波数特性を可変可能とした従来のハイパスフィルタ回路の一例である。
このハイパスフィルタ回路は、Viを入力端子、Voを出力端子として反転増幅器が構成され、入力端子Viから演算増幅器1の非反転入力端子+に対して抵抗器R1とコンデンサC1,C2によるローパスフィルタが接続されている。コンデンサC1,C2は並列に接続されており、コンデンサC2の上部端子にはスイッチSW1が接続されている。
このようなハイパスフィルタ回路のフィルタの遮断周波数は、スイッチSW1がオンのときは1/{2πR1(C1+C2)}、オフのときは1/(2πR1C1)で表され、スイッチSW1によるコンデンサC1,C2の切り替えによって周波数特性が可変可能なフィルタを実現している。
特開平8−321787号公報
しかし、従来のフィルタ回路においては、コンデンサ切り替えにより周波数特性を変化させる場合、スイッチSW1が開放から短絡に変化する際に、スイッチSW1の変化前後での電位の相違によるオフセット電圧が発生し、この電圧が演算増幅器1の入力端子+に入力されることによってフィルタ出力端子Voにノイズ電圧として現れるという問題がある。
これを詳細に説明すると、スイッチSW1の開放時はノードVBがフローティング状態であるため、ノードVAとVBの間には電位差が存在する。スイッチSW1の短絡によって、その2つのノードVAとVBが瞬間的に接続されることでオフセット電圧が発生し、これが演算増幅器1の入力端子+に入力されるためフィルタ出力端子Voにスイッチングノイズが現れる。
本発明は、このような課題に鑑みてなされたものであり、スイッチの切り替え時に出力端子にノイズ電圧が発生しないようにすることができるフィルタ回路を提供することを目的としている。
上記目的を達成するために、本発明の請求項1によるフィルタ回路は、フィルタの入力端子と出力端子との間に演算増幅器が接続され、この演算増幅器の入力側と該入力端子との間に抵抗器及び複数のコンデンサが組み合わされて接続され、各コンデンサと該入力端子との間又は各コンデンサと該抵抗器を介した該入力端子との間に第1のスイッチが接続され、この第1のスイッチの開閉動作によって各コンデンサの合成容量が可変してフィルタリング周波数特性が変化するフィルタ回路において、前記第1のスイッチの両端に第2のスイッチを介して接続され、当該第1のスイッチにおける前記入力端子側の接続点の電位と当該第1のスイッチにおける前記コンデンサ側の接続点の電位とが同電位となるように制御する電位制御手段と、前記第1及び第2のスイッチを互いに逆相の開閉動作を行うように制御する制御手段とを備えたことを特徴とする。
この構成によれば、制御手段の制御によって第1のスイッチを開閉動作させ、この際、第2のスイッチをその開閉動作と逆に開閉動作させる。これによって、第1のスイッチの開放時は第1のスイッチにおけるコンデンサ側の接続点の電位VBと電位制御手段の出力側の電位VA*とが等しくなり、短絡時は電位VBと第1のスイッチにおける入力端子側の接続点の電位VAとが等しくなるが、VAとVA*とは略同電位なので、スイッチ切り替え時のオフセット電圧は殆ど発生せず、このため、本フィルタ回路の出力端子Voにスイッチングノイズは殆ど発生しない。
また、本発明の請求項2によるフィルタ回路は、請求項1において、前記制御手段は、前記第1及び第2のスイッチをローパスフィルタを介して制御することを特徴とする。
この構成によれば、ローパスフィルタに本フィルタ回路の入力信号周期に比べて十分大きい時定数を持たせることで第1及び第2のスイッチの開閉時間を遅くすると、これによってオフセット電圧の出力端子Voへの影響が時間的に分散するので、実質的に出力端子Voのノイズ電圧を低減することができる。
また、本発明の請求項3によるフィルタ回路は、請求項2において、前記第1及び第2のスイッチにMOSトランジスタを用い、前記ローパスフィルタを、不純物不拡散ポリシリコン抵抗材料による抵抗器とコンデンサとを前記MOSトランジスタのゲート端子に接続して形成したことを特徴とする。
この構成によれば、抵抗器が不純物不拡散ポリシリコン抵抗材料なので、フィルタ回路の入力信号周期に比べて十分大きい時定数を持たせることができ、第1及び第2のスイッチの切替時間を遅くすることができる。また、第1及び第2のスイッチであるMOSトランジスタのゲート端子がローパスフィルタに接続されているので、各スイッチの開閉時間を充分遅くすることができる。これによってオフセット電圧の出力端子Voへの影響を時間的に分散させ、実質的に出力端子Voのノイズ電圧を低減することができる。
以上説明したように本発明のフィルタ回路によれば、スイッチの切り替え時に出力端子にノイズ電圧が発生しないようにすることができるという効果がある。
以下、本発明の実施の形態を、図面を参照して説明する。但し、本明細書中の全図において相互に対応する部分には同一符号を付し、重複部分においては後述での説明を適時省略する。
図1は、本発明の実施の形態に係るフィルタ回路の構成を示す回路図である。
図1に示すフィルタ回路は、図6に示した構成のフィルタ回路を用い、演算増幅器1の非反転入力端子+を演算増幅器11を用いたボルテージフォロアDの入力端子+に接続し、このボルテージフォロアDの出力端子を第2のスイッチSW2を介してコンデンサC2と第1のスイッチSW1と間に接続し、更に、VAの電位をボルテージフォロアDでバッファした電位をVA*として、第1のスイッチSW1と第2のスイッチSW2とが逆相の動作を行うように制御するスイッチ制御回路Eを接続して構成されている。
スイッチ制御回路Eは、オン/オフ命令部12と、このオン/オフ命令のレベルをそのまま第1のスイッチSW1へ伝えるバッファ13と、反転させて伝えるインバータ14とを備えて構成されている。
このような構成のフィルタ回路において、スイッチ制御回路Eによって第1のスイッチSW1を開閉させる信号を発生させ、この発生信号を用いて第1のスイッチSW1の制御を行い、また、その発生信号の反転信号を用いて第2のスイッチSW2の制御を行う。
これによって、第1のスイッチSW1の開放時はVB=VA*となり、短絡時はVB=VAとなるが、VAとVA*とは略同電位なので、スイッチ切り替え時のオフセット電圧は殆ど発生せず、このため、本フィルタ回路の出力端子Voにスイッチングノイズは殆ど発生しない。
図2に示すフィルタ回路は、微量のオフセットノイズを更に低減するためにスイッチ制御回路Eの出力段に、抵抗器R2とコンデンサC3によるローパスフィルタ、並びに抵抗器R3とコンデンサC4によるローパスフィルタを接続した構成である。
抵抗器R2及びR3は、不純物不拡散ポリシリコン抵抗材料を用いており、フィルタ回路の入力信号周期に比べて十分大きい時定数を持たせることで、各スイッチSW1,SW2の切替時間を遅くしている。
また、各スイッチSW1,SW2は、図3に示すように、MOS(Metal Oxide Semiconductor)トランジスタ15にて構成されるが、これらMOSトランジスタ15のゲート端子をローパスフィルタの出力端子に接続する事で、各スイッチSW1,SW2の開閉時間を充分遅くすることができる。
即ち、抵抗器R2=R3=10TOHM、コンデンサC3=C4=1pFとすると、時定数1τ=10secである。これによってオフセット電圧のフィルタ出力端子Voへの影響を時間的に分散させ、実質的にフィルタ出力端子Voのノイズ電圧を低減することができる。
この手法は、図6をベースとして用いた例だけでなく、コンデンサ容量の切り替えにより周波数特性を可変可能にするフィルタであれば適用可能である。図4に示すフィルタ回路に適用した例を図5に示す。
図4に示すフィルタ回路は、Viを入力端子、Voを出力端子とした非反転増幅型のハイパスフィルタ回路である。このハイパスフィルタ回路においては、コンデンサC2に接続されたスイッチSW1を切り替えることで周波数特性を変えることが可能であるが、スイッチ切り替えによってVAとVB間の電位差によるオフセット電圧が発生し、これがフィルタ出力端子Voでスイッチングノイズとして現れる。
このノイズを低減するための対策を行った例が図5に示すフィルタ回路である。VAの電位をボルテージフォロアDでバッファリングした電位をVA*として、各スイッチSW1,SW2が逆相の動作をするようにスイッチ制御回路Eで制御する。スイッチ制御回路Eで第1のスイッチSW1を開閉する信号を発生させ、この発生信号を用いて第1のスイッチSW1の制御を行い、その発生信号の反転信号を用いて第2のスイッチSW2の制御を行う。
これによって、第1のスイッチSW1の開放時はVB=VA*となり、短絡時はVB=VAとなるが、VAとVA*とは略同電位なので、スイッチ切り替え時のオフセット電圧は殆ど発生せず、このため、本フィルタ回路の出力端子Voにスイッチングノイズは殆ど発生しない。
更に、スイッチ制御回路Eの出力段に、抵抗器R2とコンデンサC3によるローパスフィルタ、並びに抵抗器R3とコンデンサC4によるローパスフィルタを接続して、スイッチ切り替え時間を遅くする。これによって、オフセット電圧のフィルタ出力端子Voへの影響を時間的に分散させ、実質的にフィルタ出力端子Voのノイズ電圧を低減させることができる。
本発明の実施の形態に係るフィルタ回路の構成を示す図である。 上記フィルタ回路の応用例の回路図である。 上記応用例のフィルタ回路におけるスイッチ制御回路のローパスフィルタの構成例を示す回路図である。 コンデンサ切替により周波数特性を可変可能としたハイパスフィルタ回路の構成を示す回路図である。 上記ハイパスフィルタ回路をベースにしてスイッチングノイズ低減を実現した本発明の他のフィルタ回路の構成を示す回路図である。 従来のハイパスフィルタ回路の構成を示す回路図である。
符号の説明
1,11 演算増幅器
12 オン/オフ命令部
13 バッファ
14 インバータ
15 CMOSトランジスタ
R1,R2,R3,R4 抵抗器
C1,C2,C3,C4 コンデンサ
SW1,SW2 スイッチ
D ボルテージフォロア
E スイッチ制御回路
Vi フィルタ入力端子
Vo フィルタ出力端子

Claims (3)

  1. フィルタの入力端子と出力端子との間に演算増幅器が接続され、この演算増幅器の入力側と該入力端子との間に抵抗器及び複数のコンデンサが組み合わされて接続され、各コンデンサと該入力端子との間又は各コンデンサと該抵抗器を介した該入力端子との間に第1のスイッチが接続され、この第1のスイッチの開閉動作によって各コンデンサの合成容量が可変してフィルタリング周波数特性が変化するフィルタ回路において、
    前記第1のスイッチの両端に第2のスイッチを介して接続され、当該第1のスイッチにおける前記入力端子側の接続点の電位と当該第1のスイッチにおける前記コンデンサ側の接続点の電位とが同電位となるように制御する電位制御手段と、前記第1及び第2のスイッチを互いに逆相の開閉動作を行うように制御する制御手段とを備えたことを特徴とするフィルタ回路。
  2. 前記制御手段は、前記第1及び第2のスイッチをローパスフィルタを介して制御することを特徴とする請求項1に記載のフィルタ回路。
  3. 前記第1及び第2のスイッチにMOSトランジスタを用い、前記ローパスフィルタを、不純物不拡散ポリシリコン抵抗材料による抵抗器とコンデンサとを前記MOSトランジスタのゲート端子に接続して形成したことを特徴とする請求項2に記載のフィルタ回路。
JP2005267046A 2005-09-14 2005-09-14 フィルタ回路 Pending JP2007081840A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005267046A JP2007081840A (ja) 2005-09-14 2005-09-14 フィルタ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005267046A JP2007081840A (ja) 2005-09-14 2005-09-14 フィルタ回路

Publications (1)

Publication Number Publication Date
JP2007081840A true JP2007081840A (ja) 2007-03-29

Family

ID=37941669

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005267046A Pending JP2007081840A (ja) 2005-09-14 2005-09-14 フィルタ回路

Country Status (1)

Country Link
JP (1) JP2007081840A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102677383B1 (ko) * 2022-07-05 2024-06-21 주식회사 두니코프 바이패스 회로의 노이즈 방지방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6247526A (ja) * 1985-08-28 1987-03-02 Fujitsu Ltd 焦電式温度検出装置
JPH0476736U (ja) * 1990-11-16 1992-07-03
JPH08321787A (ja) * 1995-05-25 1996-12-03 Hitachi Denshi Ltd 構内モデム
JPH1141091A (ja) * 1997-07-18 1999-02-12 Nec Corp Pll回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6247526A (ja) * 1985-08-28 1987-03-02 Fujitsu Ltd 焦電式温度検出装置
JPH0476736U (ja) * 1990-11-16 1992-07-03
JPH08321787A (ja) * 1995-05-25 1996-12-03 Hitachi Denshi Ltd 構内モデム
JPH1141091A (ja) * 1997-07-18 1999-02-12 Nec Corp Pll回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102677383B1 (ko) * 2022-07-05 2024-06-21 주식회사 두니코프 바이패스 회로의 노이즈 방지방법

Similar Documents

Publication Publication Date Title
JP4128545B2 (ja) サンプリングスイッチ
JP5240193B2 (ja) 電圧電流変換器およびこれを用いたフィルタ回路
JP2009524318A (ja) 低雑音増幅器
US7123082B2 (en) Variable time constant circuit and filter circuit using the same
WO2002013377A2 (en) A switched-capacitor, common-mode feedback circuit for a differential amplifier without tail current
US20120049951A1 (en) High speed switched capacitor reference buffer
JP2007019821A (ja) スイッチトキャパシタ型可変利得増幅回路
JPH02219314A (ja) スイッチドキャパシタを備えた全差動フィルタ
JP5995532B2 (ja) コンデンサマイクロホン
TWI730783B (zh) 放大器電路和高階阻尼電路
US7538585B2 (en) Transconductor
KR101092699B1 (ko) 동적 바이어스 작동하는 전류기근형 인버터 및 이를 이용한 저전력 델타 시그마 모듈레이터
JP2007081840A (ja) フィルタ回路
JP4597341B2 (ja) gm−Cフィルタ
JP2008227667A (ja) 可変利得増幅回路
JPH04345283A (ja) 固体撮像装置
JP2005269232A (ja) 周波数混合器
JP2003234641A (ja) 集積回路
JP3930461B2 (ja) 増幅回路及びこれを用いた液晶ディスプレイ装置
US20070170974A1 (en) Amplifier feedback switch configuration with improved PSRR
JP2001196871A (ja) スイッチトキャパシタアンプ
TWI819575B (zh) 高效面積的n路徑濾波器
US4644291A (en) Operational amplifier
WO2021250870A1 (ja) 増幅回路、差動増幅回路、受信回路及び半導体集積回路
Koh et al. A circuit design based approach for 1/f-noise reduction in linear analog CMOS IC's

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070402

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20070402

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080910

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110329

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110802