JP2007081228A - Surface mounted electronic component array - Google Patents

Surface mounted electronic component array Download PDF

Info

Publication number
JP2007081228A
JP2007081228A JP2005268793A JP2005268793A JP2007081228A JP 2007081228 A JP2007081228 A JP 2007081228A JP 2005268793 A JP2005268793 A JP 2005268793A JP 2005268793 A JP2005268793 A JP 2005268793A JP 2007081228 A JP2007081228 A JP 2007081228A
Authority
JP
Japan
Prior art keywords
element body
electronic component
component array
electrode
element assembly
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005268793A
Other languages
Japanese (ja)
Other versions
JP4823623B2 (en
Inventor
Yoji Tozawa
洋司 戸沢
Satoru Kurimoto
哲 栗本
Kentaro Yoshida
賢太郎 吉田
Osami Kumagai
修美 熊谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2005268793A priority Critical patent/JP4823623B2/en
Publication of JP2007081228A publication Critical patent/JP2007081228A/en
Application granted granted Critical
Publication of JP4823623B2 publication Critical patent/JP4823623B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a surface mounted electronic component array capable of preventing element assembly suction trouble when sucking and holding an element assembly by means of a suction nozzle for mounting on another component. <P>SOLUTION: A surface mounted electronic component array 1 comprises an element assembly 2 having a parallelepiped shape. The element assembly 2 includes a lower surface 2a, side surfaces 2b-2e adjacent to the lower surface 2a, and an upper surface 2f confronted to the lower surface 2a and adjacent to the side surfaces 2b-2e, the lower surface 2a, the side surfaces 2b-2e and the upper surface 2f constituting a mounting surface to a printed circuit board. A plurality of external electrodes 3, 4 are formed on the surface of the element assembly 2. The external electrodes 3, 4 comprise electrode parts 3a, 4a formed on the lower surface 2a of the element assembly 2, and electrode parts 3b, 4b formed on the side surfaces 2b, 2d of the element assembly 2 so as to be linked with the electrode parts 3a, 4a, and extended from corner parts between the side surfaces 2b, 2d and the upper surface 2f in the element assembly 2, respectively. The external electrodes 3, 4 are not formed on the upper surface 2f of the element assembly 2 substantially. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、例えばインダクタやコンデンサ等の電子部品を複数含む表面実装型電子部品アレイに関するものである。   The present invention relates to a surface mount electronic component array including a plurality of electronic components such as inductors and capacitors.

従来の表面実装型電子部品アレイとしては、例えば特許文献1に記載されているように、直方体状に形成された本体積層部(素体)の両側面に、入出力端子となる外部電極を4つずつ形成してなるものが知られている。
特開2003−51729号公報
As a conventional surface mount type electronic component array, for example, as described in Patent Document 1, four external electrodes serving as input / output terminals are provided on both side surfaces of a main body laminated portion (element body) formed in a rectangular parallelepiped shape. What is formed one by one is known.
JP 2003-51729 A

上記のような表面実装型電子部品アレイをプリント基板等に実装する場合には、例えば部品実装機(マウンタ)の吸着ノズルにより素体の上面(実装面の反対側の面)を吸着保持した状態で、電子部品アレイの実装処理を行う。   When mounting a surface mount electronic component array as described above on a printed circuit board or the like, the upper surface of the element body (the surface opposite to the mounting surface) is sucked and held by a suction nozzle of a component mounter (mounter), for example. Then, mounting processing of the electronic component array is performed.

しかし、上記従来技術の表面実装型電子部品アレイにおいては、各外部電極は、素体の下面(実装面)、側面及び上面といった3面にわたって形成されている。つまり、外部電極が素体の上面にも存在するため、吸着ノズルにより素体の上面を吸着保持したときに、吸着ノズルと外部電極とが接触することになり、吸着ノズルが素体に密着しない状態となる。このため、吸着ノズルと素体との間でエアー漏れが生じ、吸着ノズルによる電子部品アレイの吸着力が低下してしまう。また、これを解消すべく吸着ノズルの吸引力を上げた場合には、外部電極の表面に施されたメッキが吸着ノズルの先端に付着して堆積するため、やはり吸着ノズルによる電子部品アレイの吸着力が低下するという問題が発生する。このような電子部品アレイの吸着不具合が起きると、電子部品アレイの実装作業に支障をきたすことがある。   However, in the surface-mount type electronic component array of the prior art, each external electrode is formed on three surfaces, that is, the lower surface (mounting surface), the side surface, and the upper surface of the element body. In other words, since the external electrode is also present on the upper surface of the element body, when the upper surface of the element body is adsorbed and held by the adsorption nozzle, the adsorption nozzle and the external electrode come into contact with each other, and the adsorption nozzle does not adhere to the element body. It becomes a state. For this reason, air leakage occurs between the suction nozzle and the element body, and the suction force of the electronic component array by the suction nozzle is reduced. Also, when the suction force of the suction nozzle is increased to eliminate this, the plating applied to the surface of the external electrode adheres to the tip of the suction nozzle and accumulates. The problem of power loss occurs. When such an electronic component array suction failure occurs, the mounting operation of the electronic component array may be hindered.

本発明の目的は、吸着ノズルにより素体を吸着保持して他の部品に実装する際に、素体の吸着不具合を防止することができる表面実装型電子部品アレイを提供することである。   An object of the present invention is to provide a surface-mount type electronic component array capable of preventing a problem of sucking an element body when the element body is sucked and held by a suction nozzle and mounted on another component.

本発明は、直方体形状を有する素体と、素体の表面に形成された少なくとも4つの外部電極とを備え、他の部品に実装される表面実装型電子部品アレイであって、素体は、他の部品に対する実装面を構成する第1面と、第1面に隣り合う4つの第2面と、第1面に対向すると共に各第2面に隣り合う第3面とを有し、外部電極は、第1面に形成された第1電極部と、第1電極部と繋がるように第2面に形成され、第2面と第3面との角部まで延びている第2電極部とを有し、第3面には、外部電極が実質的に形成されていないことを特徴とするものである。ここで、「第3面には、外部電極が実質的に形成されていない」には、外部電極が第3面の縁部に僅かに(例えば、最大100μm程度)形成されてしまうものが含まれることとする。   The present invention is a surface-mount type electronic component array including an element body having a rectangular parallelepiped shape and at least four external electrodes formed on the surface of the element body, and mounted on another component, A first surface constituting a mounting surface for another component; four second surfaces adjacent to the first surface; a third surface facing the first surface and adjacent to each second surface; The electrode includes a first electrode portion formed on the first surface, a second electrode portion formed on the second surface so as to be connected to the first electrode portion, and extending to a corner portion between the second surface and the third surface. The external electrode is not substantially formed on the third surface. Here, “the external electrode is not substantially formed on the third surface” includes the case where the external electrode is slightly formed (for example, about 100 μm at the maximum) on the edge of the third surface. Suppose that

このような表面実装型電子部品アレイを他の部品(プリント基板等)に実装する場合には、部品実装機の吸着ノズルにより素体の第3面を吸着保持する。ここで、素体の第3面には、外部電極が実質的に形成されていないので、吸着ノズルにより素体の第3面を吸着したときに、吸着ノズルと素体の第3面との間には殆どギャップが生じなくなる。このため、吸着ノズルが素体に十分に密着する様になるので、吸着ノズルと素体との間でエアー漏れが生じることは無く、吸着ノズルによる電子部品アレイの吸着力低下が抑制される。また、吸着ノズルと外部電極との接触が無いことから、外部電極の表面に施されたメッキが吸着ノズルの先端に付着して堆積することが防止されるため、この点でも吸着ノズルによる電子部品アレイの吸着力低下が抑えられる。従って、電子部品アレイの吸着不具合を防止することができる。   When mounting such a surface-mounted electronic component array on another component (printed circuit board or the like), the third surface of the element body is sucked and held by the suction nozzle of the component mounting machine. Here, since the external electrode is not substantially formed on the third surface of the element body, when the third surface of the element body is adsorbed by the adsorption nozzle, the adsorption nozzle and the third surface of the element body There is almost no gap between them. For this reason, since the suction nozzle comes into close contact with the element body, air leakage does not occur between the suction nozzle and the element body, and a decrease in the suction force of the electronic component array by the suction nozzle is suppressed. In addition, since there is no contact between the suction nozzle and the external electrode, the plating applied to the surface of the external electrode is prevented from adhering and depositing on the tip of the suction nozzle. Reduction of the adsorption power of the array can be suppressed. Accordingly, it is possible to prevent the suction failure of the electronic component array.

好ましくは、外部電極において第1電極部と第2電極部とを繋ぐ部分の厚みは、第1電極部の最大厚みの70%以上である。これにより、第1電極部における平坦部分が広くなるため、表面実装型電子部品アレイを他の部品(プリント基板等)に実装するときに、他の部品に対する電子部品アレイの座りが良くなる。また、第1電極部の厚みが全体的に確保されるため、表面実装型電子部品アレイを半田で他の部品に実装する際に、半田喰われ等が発生しにくくなる。   Preferably, the thickness of the portion connecting the first electrode portion and the second electrode portion in the external electrode is 70% or more of the maximum thickness of the first electrode portion. Thereby, since the flat part in a 1st electrode part becomes large, when mounting a surface mount type electronic component array in other components (printed circuit board etc.), the sitting of the electronic component array with respect to other components becomes good. In addition, since the thickness of the first electrode portion is ensured as a whole, when the surface-mounted electronic component array is mounted on other components with solder, it is difficult for solder erosion or the like to occur.

本発明によれば、表面実装型電子部品アレイを他の部品に実装すべく、吸着ノズルにより表面実装型電子部品アレイの素体を吸着保持したときに、素体の吸着不具合を防止することができる。これにより、表面実装型電子部品アレイの実装作業に支障をきたすことなく、表面実装型電子部品アレイを他の部品に安定して実装することが可能となる。   According to the present invention, when the surface mount electronic component array is sucked and held by the suction nozzle so as to mount the surface mount electronic component array on another component, it is possible to prevent the suction failure of the element. it can. This makes it possible to stably mount the surface mount electronic component array on other components without hindering the mounting operation of the surface mount electronic component array.

以下、本発明に係わる表面実装型電子部品アレイの好適な実施形態について、図面を参照して詳細に説明する。   DESCRIPTION OF EMBODIMENTS Hereinafter, a preferred embodiment of a surface mount electronic component array according to the present invention will be described in detail with reference to the drawings.

図1は、本発明に係わる表面実装型電子部品アレイの一実施形態を示す斜視図であり、図2は、図1に示す表面実装型電子部品アレイの平面図である。各図において、本実施形態の表面実装型電子部品アレイ1は、積層型チップインダクタアレイである。表面実装型電子部品アレイ1は、直方体形状を有する素体2と、この素体2の表面に形成された外部電極(端子電極)3,4とを備えている。外部電極3,4は、それぞれ複数(ここでは4つ)ずつ設けられている。   FIG. 1 is a perspective view showing an embodiment of a surface mount electronic component array according to the present invention, and FIG. 2 is a plan view of the surface mount electronic component array shown in FIG. In each figure, the surface mount electronic component array 1 of the present embodiment is a multilayer chip inductor array. The surface-mount electronic component array 1 includes an element body 2 having a rectangular parallelepiped shape, and external electrodes (terminal electrodes) 3 and 4 formed on the surface of the element body 2. A plurality (four in this case) of external electrodes 3 and 4 are provided.

素体2は、図示しないプリント基板に対する実装面を構成する下面(第1面)2aと、この下面2aに隣り合う側面(第2面)2b〜2eと、下面2aに対向すると共に側面2b〜2eに隣り合う上面(第3面)2fとを有している。側面2b,2d同士は互いに対向しており、側面2c,2e同士は互いに対向している。素体2は、例えば長さ2.0mm、幅1.25mm、高さ0.3mmといった寸法を有している。また、素体2は、複数(ここでは4つ)のコイル部5を有している。これらのコイル部5は、素体2の長手方向に並設されている。   The element body 2 includes a lower surface (first surface) 2a constituting a mounting surface for a printed circuit board (not shown), side surfaces (second surfaces) 2b to 2e adjacent to the lower surface 2a, and opposed to the lower surface 2a and side surfaces 2b to 2b. 2e and an upper surface (third surface) 2f adjacent to 2e. The side surfaces 2b and 2d face each other, and the side surfaces 2c and 2e face each other. The element body 2 has dimensions of, for example, a length of 2.0 mm, a width of 1.25 mm, and a height of 0.3 mm. The element body 2 has a plurality of (here, four) coil portions 5. These coil parts 5 are arranged in parallel in the longitudinal direction of the element body 2.

図3は、素体2の分解斜視図である。同図において、素体2は、コイル部5の一部を形成する導体パターンを有する絶縁体6〜14と導体パターンの無い複数の絶縁体15とが積層されることによって構成されている。絶縁体6〜14は、上方に向かって順に積み重ねられている。   FIG. 3 is an exploded perspective view of the element body 2. In the figure, the element body 2 is configured by laminating insulators 6 to 14 having a conductor pattern forming a part of a coil portion 5 and a plurality of insulators 15 having no conductor pattern. The insulators 6 to 14 are sequentially stacked upward.

絶縁体6には、複数の略J字状の導体パターン16が形成されている。各導体パターン16の一端は、素体2の側面2bに露出するように絶縁体6の縁部に引き出されている。絶縁体7には、各導体パターン16と電気的に接続された複数の導体パターン17が形成されている。導体パターン17は、コイル部5の略3/4ターン分に相当し、略U字状に形成されている。絶縁体8には、各導体パターン17と電気的に接続された複数の導体パターン18が形成されている。導体パターン18は、コイル部5の略3/4ターン分に相当し、略C字状に形成されている。絶縁体9には、各導体パターン18と電気的に接続された複数の導体パターン19が形成されている。導体パターン19は、コイル部5の略3/4ターン分に相当し、略U字状に形成されている。絶縁体10には、各導体パターン19と電気的に接続された複数の導体パターン20が形成されている。導体パターン20は、コイル部5の略3/4ターン分に相当し、略C字状に形成されている。   A plurality of substantially J-shaped conductor patterns 16 are formed on the insulator 6. One end of each conductor pattern 16 is drawn out to the edge of the insulator 6 so as to be exposed at the side surface 2 b of the element body 2. A plurality of conductor patterns 17 electrically connected to each conductor pattern 16 are formed on the insulator 7. The conductor pattern 17 corresponds to approximately 3/4 turns of the coil portion 5 and is formed in a substantially U shape. A plurality of conductor patterns 18 that are electrically connected to each conductor pattern 17 are formed on the insulator 8. The conductor pattern 18 corresponds to approximately 3/4 turns of the coil portion 5 and is formed in a substantially C shape. A plurality of conductor patterns 19 electrically connected to each conductor pattern 18 are formed on the insulator 9. The conductor pattern 19 corresponds to approximately 3/4 turns of the coil portion 5 and is formed in a substantially U shape. A plurality of conductor patterns 20 electrically connected to the respective conductor patterns 19 are formed on the insulator 10. The conductor pattern 20 corresponds to approximately 3/4 turns of the coil portion 5 and is formed in a substantially C shape.

絶縁体11には、各導体パターン20と電気的に接続された複数の導体パターン21が形成されている。導体パターン21は、上記の導体パターン17と同じ構造を有している。絶縁体12には、各導体パターン21と電気的に接続された複数の導体パターン22が形成されている。導体パターン22は、上記の導体パターン18と同じ構造を有している。絶縁体13には、各導体パターン22と電気的に接続された複数の導体パターン23が形成されている。導体パターン23は、上記の導体パターン19と同じ構造を有している。絶縁体14には、各導体パターン23と電気的に接続された複数の略J字状の導体パターン24が形成されている。各導体パターン24の一端は、素体2の側面2dに露出するように絶縁体14の縁部に引き出されている。なお、異なる絶縁体の導体パターン同士の電気的接続は、絶縁体に形成されたスルーホールを介して行われる。   A plurality of conductor patterns 21 electrically connected to each conductor pattern 20 are formed on the insulator 11. The conductor pattern 21 has the same structure as the conductor pattern 17 described above. A plurality of conductor patterns 22 electrically connected to each conductor pattern 21 are formed on the insulator 12. The conductor pattern 22 has the same structure as the conductor pattern 18 described above. A plurality of conductor patterns 23 electrically connected to the respective conductor patterns 22 are formed on the insulator 13. The conductor pattern 23 has the same structure as the conductor pattern 19 described above. A plurality of substantially J-shaped conductor patterns 24 electrically connected to the respective conductor patterns 23 are formed on the insulator 14. One end of each conductor pattern 24 is drawn out to the edge of the insulator 14 so as to be exposed at the side surface 2d of the element body 2. In addition, the electrical connection between the conductor patterns of different insulators is performed through through holes formed in the insulator.

導体パターンの無い絶縁体15は、絶縁体6の上に積層されている。この絶縁体15は、絶縁体6に形成された導体パターン16を保護している。また、絶縁体14の下には、他の絶縁体15が積層されている。   The insulator 15 having no conductor pattern is stacked on the insulator 6. The insulator 15 protects the conductor pattern 16 formed on the insulator 6. Further, another insulator 15 is laminated under the insulator 14.

絶縁体6〜15は、例えばフェライト(Ni−Cu−Zn系フェライト、Ni−Cu−Zn−Mg系フェライト、Cu−Zn系フェライト、Ni−Cu系フェライト)等の磁性体や、ガラス系セラミック等の非磁性体で形成されている。導体パターン16〜24は、例えばAg、Ni、Ag−Pd合金等の導電材で形成されている。   The insulators 6 to 15 are magnetic materials such as ferrite (Ni—Cu—Zn ferrite, Ni—Cu—Zn—Mg ferrite, Cu—Zn ferrite, Ni—Cu ferrite), glass ceramics, etc. The non-magnetic material is used. The conductor patterns 16 to 24 are made of a conductive material such as Ag, Ni, or an Ag—Pd alloy.

このような素体2を作製する場合は、まず絶縁体6〜15を形成するためのグリーンシートを用意する。具体的には、例えばフェライト粉末を原料としたスラリーを、ドクターブレード法によりフィルム上に塗布することにより、電気絶縁性を有する磁性体グリーンシートを形成する。そして、例えばAgを主成分とする導電ペーストをグリーンシート上にスクリーン印刷し、乾燥することにより、導体パターン16〜24を形成する。続いて、導体パターン16〜24の何れかが形成されたグリーンシートと導体パターンが形成されていないグリーンシートとを、図3に示すように積層して圧着した後、その積層体をチップ単位に切断する。そして、当該積層体を所定の温度(例えば800〜980℃)で焼成する。これにより、上記の素体2が得られる。   When manufacturing such an element body 2, first, a green sheet for forming the insulators 6 to 15 is prepared. Specifically, for example, a magnetic green sheet having electrical insulation is formed by applying a slurry of ferrite powder as a raw material onto a film by a doctor blade method. Then, for example, conductive patterns 16 to 24 are formed by screen-printing a conductive paste containing Ag as a main component on a green sheet and drying it. Subsequently, a green sheet on which any one of the conductor patterns 16 to 24 is formed and a green sheet on which no conductor pattern is formed are stacked and bonded as shown in FIG. Disconnect. And the said laminated body is baked at predetermined temperature (for example, 800-980 degreeC). Thereby, said element | base_body 2 is obtained.

素体2の表面には、各導体パターン16と電気的に接続される複数の外部電極3と、各導体パターン24と電気的に接続される複数の外部電極4とが形成されている。これらの外部電極3,4は、L字状をなしている。   A plurality of external electrodes 3 electrically connected to each conductor pattern 16 and a plurality of external electrodes 4 electrically connected to each conductor pattern 24 are formed on the surface of the element body 2. These external electrodes 3 and 4 are L-shaped.

具体的には、外部電極3は、素体2の下面2aの一端部に形成された電極部(第1電極部)3aと、この電極部3aと繋がるように素体2の側面2bに形成され、素体2における側面2bと上面2fとの角部まで延びている電極部(第2電極部)3bとからなっている。外部電極4は、素体2の下面2aの他端部に形成された電極部(第1電極部)4aと、この電極部4aと繋がるように素体2の側面2dに形成され、素体2における側面2dと上面2fとの角部まで延びている電極部(第2電極部)4bとからなっている。   Specifically, the external electrode 3 is formed on the side surface 2b of the element body 2 so as to be connected to the electrode part (first electrode part) 3a formed at one end of the lower surface 2a of the element body 2 and the electrode part 3a. The electrode body (second electrode portion) 3b extends to the corners of the side surface 2b and the upper surface 2f of the element body 2. The external electrode 4 is formed on an electrode part (first electrode part) 4a formed on the other end of the lower surface 2a of the element body 2 and on the side surface 2d of the element body 2 so as to be connected to the electrode part 4a. 2 includes an electrode portion (second electrode portion) 4b extending to the corner between the side surface 2d and the upper surface 2f.

外部電極3,4は、素体2の上面2fには実質的に形成されていない。素体2の各頂点及び各稜は、若干湾曲して形成されている。このため、素体2における側面2b,2dと上面2fとの角部に電極部3b,4bを形成すると、電極部3b,4bが上面2fの縁部に最大で100μm程度回り込むようになる(図4参照)。従って、ここでは、外部電極3,4が上面2fの縁部に100μm程度だけ形成されるものについては、外部電極3,4が上面2fに実質的に形成されていないとする。   The external electrodes 3 and 4 are not substantially formed on the upper surface 2 f of the element body 2. Each vertex and each edge of the element body 2 are formed to be slightly curved. For this reason, when the electrode portions 3b and 4b are formed at the corners of the side surfaces 2b and 2d and the upper surface 2f in the element body 2, the electrode portions 3b and 4b come around the edge of the upper surface 2f by about 100 μm at the maximum (see FIG. 4). Therefore, in this case, it is assumed that the external electrodes 3 and 4 are not substantially formed on the upper surface 2f when the external electrodes 3 and 4 are formed on the edge of the upper surface 2f by about 100 μm.

このとき、図4に示すように、素体2における下面2aと側面2bとの角部に形成される外部電極3の厚みR1、つまり外部電極3の電極部3a,3bを繋ぐ部分の厚みR1は、好ましくは電極部3aの最大厚みHの70%以上であり、より好ましくは電極部3aの最大厚みHの80%以上である。外部電極4の厚みについても、同様である。これにより、電極部3a,4aの平坦領域が広くなるため、半田により表面実装型電子部品アレイ1をプリント基板(図示せず)に実装するときに、プリント基板に対する表面実装型電子部品アレイ1の座り具合が良好になると共に、半田喰われ等が発生しにくくなる。   At this time, as shown in FIG. 4, the thickness R1 of the external electrode 3 formed at the corner between the lower surface 2a and the side surface 2b in the element body 2, that is, the thickness R1 of the portion connecting the electrode portions 3a and 3b of the external electrode 3 Is preferably 70% or more of the maximum thickness H of the electrode part 3a, more preferably 80% or more of the maximum thickness H of the electrode part 3a. The same applies to the thickness of the external electrode 4. As a result, the flat areas of the electrode portions 3a and 4a are widened. Therefore, when the surface-mounted electronic component array 1 is mounted on a printed board (not shown) by soldering, the surface-mounted electronic component array 1 with respect to the printed board is mounted. The sitting condition is improved and solder erosion is less likely to occur.

また、素体2における下面2aと側面2bとの角部に形成される外部電極3の厚みR1は、好ましくは電極部3aの最大厚みHの120%未満である。外部電極4の厚みについても、同様である。これにより、例えば測定テーピング工程において、外部電極3,4における素体2の角部に形成された部分がフィーダに引っ掛かって工程の流れが悪くなるといった不具合を防止することができる。   In addition, the thickness R1 of the external electrode 3 formed at the corner between the lower surface 2a and the side surface 2b in the element body 2 is preferably less than 120% of the maximum thickness H of the electrode portion 3a. The same applies to the thickness of the external electrode 4. Accordingly, for example, in the measurement taping process, it is possible to prevent a problem that the part formed at the corner of the element body 2 in the external electrodes 3 and 4 is caught by the feeder and the flow of the process is deteriorated.

外部電極3,4は、例えばAg、Ni、Cuの何れかを主成分とする導体ペーストにより形成される。なお、素体2の下面2aに形成される電極部3a,4aの長さは、実装すべきプリント基板のランドの寸法に対応して、例えば100〜300μm程度である。   The external electrodes 3 and 4 are made of, for example, a conductor paste whose main component is Ag, Ni, or Cu. The length of the electrode portions 3a and 4a formed on the lower surface 2a of the element body 2 is, for example, about 100 to 300 μm corresponding to the size of the land of the printed circuit board to be mounted.

このような外部電極3,4を素体2の表面に形成する方法について、図5〜図8により説明する。まず、図5(A)に示すような塗布ベッド25及びブレード26を準備する。   A method of forming such external electrodes 3 and 4 on the surface of the element body 2 will be described with reference to FIGS. First, an application bed 25 and a blade 26 as shown in FIG.

塗布ベッド25は、ベース27と、このベース27の上面に設けられた4つの板状突起28とからなっている。これらの板状突起28は、互いに平行に延びる3つの溝29を形成している。各板状突起28の中央部分には、凹部30が形成されている。ブレード26は、ベース31と、このベース31に固定された掻き取り部32とからなっている。掻き取り部32には、各溝29に入り込む複数の歯33が形成されている。   The application bed 25 includes a base 27 and four plate-like protrusions 28 provided on the upper surface of the base 27. These plate-like projections 28 form three grooves 29 extending in parallel with each other. A concave portion 30 is formed in the central portion of each plate-like protrusion 28. The blade 26 includes a base 31 and a scraping portion 32 fixed to the base 31. A plurality of teeth 33 that enter the grooves 29 are formed in the scraping portion 32.

そして、図5(B)に示すように、例えばAgを主成分とする導体ペースト34を、塗布ベッド25の各板状突起28の凹部30を跨って覆うように盛る。これにより、各板状突起28の凹部30に導体ペースト34が満たされることになる。   Then, as shown in FIG. 5B, for example, a conductor paste 34 mainly composed of Ag is deposited so as to cover the concave portions 30 of the respective plate-like protrusions 28 of the application bed 25. As a result, the conductor paste 34 is filled in the recesses 30 of the plate-like protrusions 28.

続いて、図6(A)に示すように、ブレード26の掻き取り部32の各歯33が塗布ベッド25の各溝29に入り込むように、ブレード26を塗布ベッド25に対して位置させた状態で、ブレード25を溝29の延在方向に沿って移動させ、各溝29内の導体ペースト34を掻き出す。このとき、導体ペースト34は流動性があるので、図6(B)に示すように、各凹部30内に残った導体ペースト34の一部は流れ落ち、結果的に各凹部30の底面部及び各板状突起28の上面部に導体ペースト34が残留することとなる。   Subsequently, as shown in FIG. 6A, the blade 26 is positioned with respect to the application bed 25 so that each tooth 33 of the scraping portion 32 of the blade 26 enters each groove 29 of the application bed 25. Then, the blade 25 is moved along the extending direction of the groove 29 to scrape the conductor paste 34 in each groove 29. At this time, since the conductor paste 34 has fluidity, as shown in FIG. 6B, a part of the conductor paste 34 remaining in each recess 30 flows down, and as a result, the bottom surface portion of each recess 30 and each The conductive paste 34 remains on the upper surface of the plate-like protrusion 28.

続いて、図7(A)及び図8(A)に示すように、素体2の側面2bが各板状突起28の上面に当接するように素体2を配置する。これにより、素体2の側面2bに導体ペースト34が付着するため、図9(A)に示すように、外部電極3の電極部3bの下地層35が素体2の側面2bにまとめて4つ形成されることになる。なお、素体2の側面2dは、図示しない保持板の粘着部に貼り付けられて保持された状態となっている。その後、場合によって、素体2を塗布ベッド25から遠ざけて、側面2bに付着した導体ペースト34を所定温度(例えば80〜150℃)で乾燥させる。   Subsequently, as shown in FIGS. 7A and 8A, the element body 2 is arranged so that the side surface 2 b of the element body 2 is in contact with the upper surface of each plate-like protrusion 28. As a result, the conductive paste 34 adheres to the side surface 2b of the element body 2, so that the base layer 35 of the electrode portion 3b of the external electrode 3 is gathered on the side surface 2b of the element body 2 as shown in FIG. One will be formed. In addition, the side surface 2d of the element body 2 is in a state of being stuck and held on an adhesive portion of a holding plate (not shown). Then, depending on the case, the element body 2 is moved away from the application bed 25, and the conductor paste 34 attached to the side surface 2b is dried at a predetermined temperature (for example, 80 to 150 ° C.).

続いて、図7(B)及び図8(B)に示すように、素体2の側面2bが各板状突起28の凹部30の底面と対向するように、素体2を各凹部30に跨って配置した状態で、素体2の下面2aが各凹部30の一方の側面30aに当接するように、素体2を塗布ベッド25に対して相対移動させる。これにより、素体2の下面2aに導体ペースト34が付着するため、図9(B)に示すように、外部電極3の電極部3aの下地層36が素体2の下面2aにまとめて4つ形成されることになる。このとき、素体2が凹部30に入り込む深さによって、素体2の下面2aに導体ペースト34が回り込む長さ(電極部3aの長さ)が決まる。その後、場合によって、素体2を塗布ベッド25から遠ざけて、上面2aに付着した導体ペースト34を所定温度(例えば80〜150℃)で乾燥させる。   Subsequently, as shown in FIGS. 7B and 8B, the element body 2 is placed in each recess 30 so that the side surface 2 b of the element body 2 faces the bottom surface of the recess 30 of each plate-like protrusion 28. The element body 2 is moved relative to the application bed 25 so that the lower surface 2a of the element body 2 is in contact with one side surface 30a of each recess 30 in a state where the element body 2 is straddled. As a result, the conductive paste 34 adheres to the lower surface 2 a of the element body 2, so that the base layer 36 of the electrode portion 3 a of the external electrode 3 is gathered on the lower surface 2 a of the element body 2 as shown in FIG. One will be formed. At this time, the length (the length of the electrode portion 3a) that the conductor paste 34 wraps around the lower surface 2a of the element body 2 is determined by the depth at which the element body 2 enters the recess 30. Thereafter, in some cases, the element body 2 is moved away from the application bed 25, and the conductor paste 34 attached to the upper surface 2a is dried at a predetermined temperature (for example, 80 to 150 ° C.).

続いて、素体2の側面2b側を、保持板(図示せず)の粘着部に貼り付けて保持した状態で、上記と同様に、素体2を図7(A)及び図8(A)に示すように配置する。これにより、図9(C)に示すように、素体2の側面2dに外部電極4の電極部4bの下地層37がまとめて4つ形成される。そして、上記と同様に、素体2を図7(B)及び図8(B)に示すように配置し、素体2の下面2aが各凹部30の側面30aに当接するように、素体2を塗布ベッド25に対して相対移動させる。これにより、図9(D)に示すように、素体2の下面2aに外部電極4の電極部4aの下地層38がまとめて4つ形成される。   Subsequently, in a state where the side surface 2b side of the element body 2 is attached to and held on the adhesive portion of a holding plate (not shown), the element body 2 is held in the same manner as described above with reference to FIGS. 7 (A) and 8 (A). ). As a result, as shown in FIG. 9C, four base layers 37 of the electrode portions 4 b of the external electrode 4 are collectively formed on the side surface 2 d of the element body 2. Then, in the same manner as described above, the element body 2 is arranged as shown in FIGS. 7B and 8B, and the element body 2 is in contact with the side surface 30a of each recess 30 so that the lower surface 2a of the element body 2 abuts. 2 is moved relative to the application bed 25. As a result, as shown in FIG. 9D, four underlying layers 38 of the electrode portions 4 a of the external electrode 4 are collectively formed on the lower surface 2 a of the element body 2.

その後、素体2の表面の下地層35〜38を所定温度(例えば640〜740℃)で焼き付けた後、下地層35〜38上に電気めっきを施すことにより、上記の外部電極3,4が形成される。なお、電気めっきとしては、CuとNiとSn、NiとSn、NiとAu等を用いる。   Thereafter, the base layers 35 to 38 on the surface of the element body 2 are baked at a predetermined temperature (for example, 640 to 740 ° C.), and then electroplating is performed on the base layers 35 to 38, whereby the external electrodes 3 and 4 are formed. It is formed. For electroplating, Cu and Ni and Sn, Ni and Sn, Ni and Au, etc. are used.

ここで、比較例として従来の表面実装型電子部品アレイを図10に示す。同図において、表面実装型電子部品アレイ50は、素体2の表面に形成された外部電極51,52を4つずつ有している。各外部電極51は、素体2の下面2a、側面2b及び上面2fに跨ってコの字状に形成され、各外部電極52は、素体2の下面2a、側面2d及び上面2fに跨ってコの字状に形成されている。   Here, as a comparative example, a conventional surface mount electronic component array is shown in FIG. In the figure, the surface-mount type electronic component array 50 has four external electrodes 51 and 52 formed on the surface of the element body 2. Each external electrode 51 is formed in a U shape across the lower surface 2a, the side surface 2b, and the upper surface 2f of the element body 2, and each outer electrode 52 extends over the lower surface 2a, the side surface 2d, and the upper surface 2f of the element body 2. It is formed in a U shape.

このような表面実装型電子部品アレイ50をプリント基板(図示せず)に実装する場合には、図11に示すように、部品実装機(マウンタ)53の吸着ノズル54により素体2の上面2fを吸着保持した状態で、マウンタを動かして電子部品アレイ50をプリント基板のランド上に載せる。なお、プリント基板のランドには、予めクリーム半田が塗布されている。   When such a surface mount electronic component array 50 is mounted on a printed circuit board (not shown), as shown in FIG. 11, the upper surface 2f of the element body 2 is picked up by a suction nozzle 54 of a component mounter (mounter) 53. In a state in which the electronic component array 50 is sucked and held, the mounter is moved to place the electronic component array 50 on the land of the printed circuit board. In addition, cream solder is previously applied to the land of the printed circuit board.

このとき、素体2の上面2fには端子電極51,52が存在しているため、吸着ノズル54の先端面は端子電極51,52と接触した状態となり、吸着ノズル54の先端面と素体2の上面2fとの間にはギャップGが形成される。このため、吸着ノズル54による吸引のためのエアーがギャップGにおいてリークすることになるので、吸着ノズル54による素体2の吸着力が低下し、結果として電子部品アレイ50をうまくプリント基板に実装するのが困難になる。   At this time, since the terminal electrodes 51 and 52 exist on the upper surface 2 f of the element body 2, the tip surface of the suction nozzle 54 comes into contact with the terminal electrodes 51 and 52, and the tip surface of the suction nozzle 54 and the element body A gap G is formed between the upper surface 2f of the two. For this reason, since the air for suction by the suction nozzle 54 leaks in the gap G, the suction force of the element body 2 by the suction nozzle 54 is reduced, and as a result, the electronic component array 50 is successfully mounted on the printed circuit board. It becomes difficult.

この対策として、吸着ノズル54の吸引力を増大させることが考えられる。しかし、この場合には、吸着ノズル54により素体2の上面2fを吸着保持したときに、外部電極51,52の表面に施されためっきと吸着ノズル54との接触力が必要以上に高くなるため、電子部品アレイ50をプリント基板に実装する際に、電子部品アレイ50が吸着ノズル54から離れにくくなる。その結果、電子部品アレイ50が吸着ノズル54にくっついたままの状態となって、プリント基板に実装されなくなる可能性がある。また、外部電極51,52の表面に施されためっきが吸着ノズル54の先端に付着堆積することで、吸着ノズル54による素体2の吸着力が更に低下することもある。   As a countermeasure, it is conceivable to increase the suction force of the suction nozzle 54. However, in this case, when the upper surface 2f of the element body 2 is sucked and held by the suction nozzle 54, the contact force between the plating applied to the surfaces of the external electrodes 51 and 52 and the suction nozzle 54 becomes higher than necessary. For this reason, when the electronic component array 50 is mounted on the printed board, the electronic component array 50 is unlikely to be separated from the suction nozzle 54. As a result, the electronic component array 50 remains attached to the suction nozzle 54 and may not be mounted on the printed circuit board. In addition, the plating applied to the surfaces of the external electrodes 51 and 52 adheres and accumulates on the tip of the suction nozzle 54, so that the suction force of the element body 2 by the suction nozzle 54 may further decrease.

このような現象は、重量の軽い小型の表面実装型電子部品アレイにおいて顕著に表れ、特に素体の寸法が3.2mm×1.6mm×1.2mm以下であり且つ4つ以上の外部電極を有する表面実装型電子部品アレイに発生しやすい。   Such a phenomenon appears remarkably in a small surface-mount electronic component array that is light in weight. In particular, the dimensions of the element body are 3.2 mm × 1.6 mm × 1.2 mm or less and four or more external electrodes are used. It tends to occur in the surface mount electronic component array.

これに対し本実施形態の表面実装型電子部品アレイ1では、素体2の上面2fには実質的に外部電極3,4が形成されていない。このため、図12に示すように、吸着ノズル54により素体2の上面2fを吸着保持したときには、吸着ノズル54の先端面がほぼ全体的に素体2の上面2fに密着した状態となるため、吸着ノズル54の先端面と素体2の上面2fとの間にギャップが形成されることは無い。従って、吸着ノズル54の吸引力を必要以上に増大させなくても、吸着ノズル54による素体2の吸着力が十分に得られるようになる。また、外部電極3,4の表面に施されためっきが吸着ノズル54の先端に付着堆積することも防止されるため、吸着ノズル54による素体2の吸着力の低下が確実に抑えられる。従って、表面実装型電子部品アレイ1が吸着ノズル54によって適切に吸着保持されるため、表面実装型電子部品アレイ1をプリント基板に安定して実装することが可能となる。   On the other hand, in the surface mount type electronic component array 1 of the present embodiment, the external electrodes 3 and 4 are not substantially formed on the upper surface 2 f of the element body 2. For this reason, as shown in FIG. 12, when the upper surface 2f of the element body 2 is adsorbed and held by the adsorption nozzle 54, the tip end surface of the adsorption nozzle 54 is almost in close contact with the upper surface 2f of the element body 2. A gap is not formed between the front end surface of the suction nozzle 54 and the upper surface 2f of the element body 2. Accordingly, the suction force of the element body 2 by the suction nozzle 54 can be sufficiently obtained without increasing the suction force of the suction nozzle 54 more than necessary. Further, since the plating applied to the surfaces of the external electrodes 3 and 4 is prevented from adhering and depositing on the tip of the suction nozzle 54, the lowering of the suction force of the element body 2 by the suction nozzle 54 is reliably suppressed. Accordingly, since the surface mount electronic component array 1 is appropriately sucked and held by the suction nozzle 54, the surface mount electronic component array 1 can be stably mounted on the printed board.

ここで、本実施形態に係わる積層型チップインダクタアレイを1ロット(約60万個)製造し、外観検査後に測定テーピングを行い、マウンタによりピックアップして、ピックアップ率の抜き取り検査(検体数:2万個)を行った。その結果、ピックアップ率(ピックアップした検体数に対して適切にピックアップできた検体数の比率)は、99.99%であった。また、図10に示す構造の積層型チップインダクタアレイについても、同様にしてピックアップ率の抜き取り検査を行ったところ、ピックアップ率は99.81%であった。   Here, one lot (about 600,000 pieces) of the multilayer chip inductor array according to the present embodiment is manufactured, the measurement taping is performed after the appearance inspection, the pickup is picked up by the mounter, and the pick-up rate is sampled (number of samples: 20,000). ). As a result, the pickup rate (ratio of the number of samples that could be properly picked up relative to the number of samples picked up) was 99.99%. Further, regarding the multilayer chip inductor array having the structure shown in FIG. 10, the pick-up rate was similarly checked, and the pick-up rate was 99.81%.

以上のことから、本実施形態の有効性が確認された。なお、ピックアップ率の良否を判定するための基準値は、一般に99.9%とされている。   From the above, the effectiveness of the present embodiment was confirmed. The reference value for determining whether the pickup rate is good is generally 99.9%.

なお、本発明は、上記実施形態に限定されるものではない。例えば、直方体形状を有する素体の表面に形成される外部電極の数としては、少なくとも4つあれば良い。   The present invention is not limited to the above embodiment. For example, the number of external electrodes formed on the surface of the element body having a rectangular parallelepiped shape may be at least four.

また、上記実施形態の表面実装型電子部品アレイ1はインダクタアレイであるが、本発明は、特にこれには限られず、例えばビーズアレイやコンデンサアレイ等の他、インダクタ及びコンデンサやバリスタを含むフィルタアレイ、コモンモードフィルタ等にも適用可能である。   The surface mount electronic component array 1 of the above embodiment is an inductor array, but the present invention is not particularly limited to this. For example, in addition to a bead array, a capacitor array, etc., a filter array including an inductor, a capacitor, and a varistor. It is also applicable to common mode filters.

本発明に係わる表面実装型電子部品アレイの一実施形態を示す斜視図である。1 is a perspective view showing an embodiment of a surface mount electronic component array according to the present invention. 図1に示す表面実装型電子部品アレイの平面図である。FIG. 2 is a plan view of the surface mount electronic component array shown in FIG. 1. 図1に示す素体の分解斜視図である。FIG. 2 is an exploded perspective view of the element body shown in FIG. 1. 図1に示す表面実装型電子部品アレイの側面図である。FIG. 2 is a side view of the surface mount electronic component array shown in FIG. 1. 図1に示す素体に外部電極を形成する工程を示す斜視図である。It is a perspective view which shows the process of forming an external electrode in the element body shown in FIG. 図1に示す素体に外部電極を形成する工程を示す斜視図である。It is a perspective view which shows the process of forming an external electrode in the element body shown in FIG. 図1に示す素体に外部電極を形成する工程を示す斜視図である。It is a perspective view which shows the process of forming an external electrode in the element body shown in FIG. 図1に示す素体に外部電極を形成する工程を示す側面図である。It is a side view which shows the process of forming an external electrode in the element body shown in FIG. 図7及び図8に示す工程により素体に外部電極を形成する手順を示す図である。It is a figure which shows the procedure which forms an external electrode in an element body by the process shown in FIG.7 and FIG.8. 比較例としての表面実装型電子部品アレイを示す斜視図である。It is a perspective view which shows the surface mount type electronic component array as a comparative example. 図10に示す表面実装型電子部品アレイが吸着ノズルに吸着保持される状態を示す図である。It is a figure which shows the state in which the surface mount type electronic component array shown in FIG. 図1に示す表面実装型電子部品アレイが吸着ノズルに吸着保持される状態を示す図である。It is a figure which shows the state by which the surface mounting type electronic component array shown in FIG.

符号の説明Explanation of symbols

1…表面実装型電子部品アレイ、2…素体、2a…下面(実装面、第1面)、2b〜2e…側面(第2面)、2f…上面(第3面)、3…外部電極、3a…電極部(第1電極部)、3b…電極部(第2電極部)、4…外部電極、4a…電極部(第1電極部)、4b…電極部(第2電極部)。   DESCRIPTION OF SYMBOLS 1 ... Surface mount type electronic component array, 2 ... Element body, 2a ... Lower surface (mounting surface, 1st surface), 2b-2e ... Side surface (2nd surface), 2f ... Upper surface (3rd surface), 3 ... External electrode 3a ... Electrode part (first electrode part), 3b ... Electrode part (second electrode part), 4 ... External electrode, 4a ... Electrode part (first electrode part), 4b ... Electrode part (second electrode part).

Claims (2)

直方体形状を有する素体と、前記素体の表面に形成された少なくとも4つの外部電極とを備え、他の部品に実装される表面実装型電子部品アレイであって、
前記素体は、前記他の部品に対する実装面を構成する第1面と、前記第1面に隣り合う4つの第2面と、前記第1面に対向すると共に前記各第2面に隣り合う第3面とを有し、
前記外部電極は、前記第1面に形成された第1電極部と、前記第1電極部と繋がるように前記第2面に形成され、前記第2面と前記第3面との角部まで延びている第2電極部とを有し、
前記第3面には、前記外部電極が実質的に形成されていないことを特徴とする表面実装型電子部品アレイ。
A surface-mount type electronic component array comprising an element body having a rectangular parallelepiped shape and at least four external electrodes formed on the surface of the element body, and mounted on another component,
The element body has a first surface constituting a mounting surface for the other component, four second surfaces adjacent to the first surface, and faces the first surface and is adjacent to each second surface. A third surface,
The external electrode is formed on the second surface so as to be connected to the first electrode portion formed on the first surface and the first electrode portion, and to the corner portion between the second surface and the third surface. A second electrode portion extending,
The surface-mount type electronic component array, wherein the external electrode is not substantially formed on the third surface.
前記外部電極において前記第1電極部と前記第2電極部とを繋ぐ部分の厚みは、前記第1電極部の最大厚みの70%以上であることを特徴とする請求項1記載の表面実装型電子部品アレイ。
2. The surface-mounting type according to claim 1, wherein a thickness of a portion connecting the first electrode portion and the second electrode portion in the external electrode is 70% or more of a maximum thickness of the first electrode portion. Electronic component array.
JP2005268793A 2005-09-15 2005-09-15 Surface mount electronic component array Expired - Fee Related JP4823623B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005268793A JP4823623B2 (en) 2005-09-15 2005-09-15 Surface mount electronic component array

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005268793A JP4823623B2 (en) 2005-09-15 2005-09-15 Surface mount electronic component array

Publications (2)

Publication Number Publication Date
JP2007081228A true JP2007081228A (en) 2007-03-29
JP4823623B2 JP4823623B2 (en) 2011-11-24

Family

ID=37941186

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005268793A Expired - Fee Related JP4823623B2 (en) 2005-09-15 2005-09-15 Surface mount electronic component array

Country Status (1)

Country Link
JP (1) JP4823623B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009218354A (en) * 2008-03-10 2009-09-24 Tdk Corp Surface-mounting electronic component and surface-mounting electronic component array
JP2014207407A (en) * 2013-04-16 2014-10-30 Tdk株式会社 Multilayer capacitor array
US11094444B2 (en) 2017-06-05 2021-08-17 Murata Manufacturing Co., Ltd. Coil component

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63162520U (en) * 1987-04-10 1988-10-24
JPH0262022A (en) * 1988-08-26 1990-03-01 Murata Mfg Co Ltd Laminated ceramic capacitor
JPH03136212A (en) * 1989-10-20 1991-06-11 Matsushita Electric Ind Co Ltd Surface mounting type network electronic part
JPH05190380A (en) * 1992-01-08 1993-07-30 Murata Mfg Co Ltd Composite electronic parts
JPH0696992A (en) * 1992-07-27 1994-04-08 Murata Mfg Co Ltd Multilayer electronic component, production method thereof, and characteristics measuring method therefor
JPH1022170A (en) * 1996-07-04 1998-01-23 Murata Mfg Co Ltd Chip-like electronic part and its manufacturing method
JP2001523898A (en) * 1997-11-24 2001-11-27 エイブイエックス コーポレイション Improved microminiature surface mount capacitors and their fabrication
JP2002158149A (en) * 2000-11-21 2002-05-31 Taiyo Yuden Co Ltd Method of forming electrode of electronic component and device for forming the same
JP2002219644A (en) * 2001-01-23 2002-08-06 Murata Mfg Co Ltd Method for manufacturing ceramic electronic parts
JP2003060463A (en) * 2001-08-09 2003-02-28 Murata Mfg Co Ltd Layered lc composite component and manufacturing method therefor
JP2003068553A (en) * 2001-08-24 2003-03-07 Matsushita Electric Ind Co Ltd Electrode formation method of chip electronic component
JP2003078377A (en) * 2001-08-30 2003-03-14 Fdk Corp Lc combined chip component
JP2004158600A (en) * 2002-11-06 2004-06-03 Matsushita Electric Ind Co Ltd Chip type electronic component and method of manufacturing same
JP2005019921A (en) * 2003-06-30 2005-01-20 Tdk Corp Method for forming external electrode, and electronic component
JP2005079529A (en) * 2003-09-03 2005-03-24 Murata Mfg Co Ltd Manufacturing method of ceramic electronic component

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63162520U (en) * 1987-04-10 1988-10-24
JPH0262022A (en) * 1988-08-26 1990-03-01 Murata Mfg Co Ltd Laminated ceramic capacitor
JPH03136212A (en) * 1989-10-20 1991-06-11 Matsushita Electric Ind Co Ltd Surface mounting type network electronic part
JPH05190380A (en) * 1992-01-08 1993-07-30 Murata Mfg Co Ltd Composite electronic parts
JPH0696992A (en) * 1992-07-27 1994-04-08 Murata Mfg Co Ltd Multilayer electronic component, production method thereof, and characteristics measuring method therefor
JPH1022170A (en) * 1996-07-04 1998-01-23 Murata Mfg Co Ltd Chip-like electronic part and its manufacturing method
JP2001523898A (en) * 1997-11-24 2001-11-27 エイブイエックス コーポレイション Improved microminiature surface mount capacitors and their fabrication
JP2002158149A (en) * 2000-11-21 2002-05-31 Taiyo Yuden Co Ltd Method of forming electrode of electronic component and device for forming the same
JP2002219644A (en) * 2001-01-23 2002-08-06 Murata Mfg Co Ltd Method for manufacturing ceramic electronic parts
JP2003060463A (en) * 2001-08-09 2003-02-28 Murata Mfg Co Ltd Layered lc composite component and manufacturing method therefor
JP2003068553A (en) * 2001-08-24 2003-03-07 Matsushita Electric Ind Co Ltd Electrode formation method of chip electronic component
JP2003078377A (en) * 2001-08-30 2003-03-14 Fdk Corp Lc combined chip component
JP2004158600A (en) * 2002-11-06 2004-06-03 Matsushita Electric Ind Co Ltd Chip type electronic component and method of manufacturing same
JP2005019921A (en) * 2003-06-30 2005-01-20 Tdk Corp Method for forming external electrode, and electronic component
JP2005079529A (en) * 2003-09-03 2005-03-24 Murata Mfg Co Ltd Manufacturing method of ceramic electronic component

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009218354A (en) * 2008-03-10 2009-09-24 Tdk Corp Surface-mounting electronic component and surface-mounting electronic component array
JP2014207407A (en) * 2013-04-16 2014-10-30 Tdk株式会社 Multilayer capacitor array
US11094444B2 (en) 2017-06-05 2021-08-17 Murata Manufacturing Co., Ltd. Coil component

Also Published As

Publication number Publication date
JP4823623B2 (en) 2011-11-24

Similar Documents

Publication Publication Date Title
US7106161B2 (en) Coil component
US9111682B2 (en) Multilayer ceramic electronic component
KR102443777B1 (en) Chip-type electronic components
US20150270068A1 (en) Electronic component
JP2008066461A (en) Multilayer capacitor
JP2010258070A (en) Multilayer ceramic electronic component
JP2007096215A (en) Multi-layered electronic part
CN104952615A (en) Electronic component
KR20160000612A (en) Chip coil component and manufacturing method thereof
US11348733B2 (en) Chip electronic component, electronic component mounting structure and electronic component assembly
KR20100049846A (en) Complex ceramic chip component capable for surface-mounting
JP4849123B2 (en) Manufacturing method of multilayer capacitor
JP4823623B2 (en) Surface mount electronic component array
JP2002057063A (en) Multilayer ceramic electronic component
JP3765225B2 (en) Chip-type multiple electronic components
KR20230103495A (en) Multi-layer capacitor
JP2005223280A (en) Chip-type electronic component and its manufacturing method
JP2007012825A (en) Chip part and its manufacturing method
JP2006147790A (en) Inductor component
JP2003272923A (en) Electronic component
JP5014856B2 (en) Multilayer filter
JP4983381B2 (en) Laminated electronic components
KR102194723B1 (en) Chip coil component and manufacturing method thereof
JP2008117999A (en) Electric element
JPH07169651A (en) Multilayer chip filter

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071227

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080325

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080523

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080602

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20081024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110616

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110907

R150 Certificate of patent or registration of utility model

Ref document number: 4823623

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140916

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees